显示装置及其源极驱动器的制造方法
【专利摘要】本发明公开一种显示装置及源极驱动器，源极驱动器包括复数个数据线、选择模块与复数个通道群组。数据线电性连接选择模块且用以传输复数个第一数据信号。选择模块接收这些第一数据信号，并依据模式控制信号以第一模式或第二模式排列这些第一数据信号，据以输出复数个第二数据信号。每一通道群组传输选择模块所输出的这些第二数据信号，且具有第一通道单元与第二通道单元。于第一模式，通道群组中的第一通道单元与第二通道单元分别接收不同的第二数据信号。于第二模式，通道群组中的第一通道单元与第二通道单元接收相同的第二数据信号。
【专利说明】显示装置及其源极驱动器【技术领域】
[0001]本发明有关于一种显示装置及其源极驱动器，且特别是有关于一种可选择使用不同驱动方式的显示装置及其源极驱动器。
【背景技术】
[0002]近年来随着光电技术与半导体技术的快速发展，带动了平面显示装置的普及使用。在众多的平面显示装置中，液晶显示器由于具有高度的空间利用率、低消耗功率、零辐射以及低电磁干扰等优越特性，因而成为市场的主流。
[0003]薄膜电晶体液晶显不器(thinfilm transistor liquid crystal display,TFT-LCD)为常用的一种液晶显示器类型，其驱动装置主要包括源极驱动器与闸极驱动器。
[0004]传统上，液晶显示面板内的每一个像素电性连接一条闸极驱动器的闸极线与源极驱动器的数据线(此即为IDlG的面板结构)，但是却易有液晶显示器的大视角的色偏问题发生。为了解决此问题，目前已提出将液晶显示面板内的每一个像素区分为两个独立可驱动的子像素，且此两个子像素使用同一条闸极线与不同条的数据线来进行驱动(此即为2D1G的面板结构)。
[0005]然而，在液晶显示器的制造过程中，设计人员往往先需要通过确认此液晶显示器所欲使用的是IDlG或是2D1G的面板结构，再来进行源极驱动器的设计。举例来说，若欲生产以IDlG模式进行驱动的液晶显示器，则要设计出适用于IDlG的源极驱动器。另一方面，若欲生产以2D1G模式进行驱动的液晶显示器，则要设计出适用于2D1G的源极驱动器。因此，业界需要一种兼顾IDlG与1D2G的源极驱动器，以减少备料时的成本与不便。
【发明内容】
[0006]本发明在于提供一种 源极驱动器，此源极驱动器通过选择模块的设计，使得电性连接在其后的通道群组中的两个通道单元可以选择性地接收不同的数据信号或是相同的数据信号，而能使本发明的源极驱动器可以通过时序控制器而选择切换至IDlG或2D1G的显不系统。
[0007]本发明实施例提供一种源极驱动器，此源极驱动器包括复数个数据线、选择模块以及复数个通道群组，其中选择模块电性连接所述多个数据线。所述多个数据线用以传输复数个第一数据信号。选择模块用以接收所述多个第一数据信号，并依据一个模式控制信号以第一模式或第二模式排列所述多个第一数据信号，据以输出复数个第二数据信号。所述多个通道群组用以传输选择模块所输出的所述多个第二数据信号，且每一个通道群组具有一个第一通道单元与一个第二通道单元。于该第一模式中，任意一个通道群组中的第一通道单元与第二通道单元接收不同的第二数据信号。于第二模式中，任意一个通道群组中的第一通道单元与第二通道单元接收相同的第二数据信号。
[0008]本发明在于提供一种显示装置，此显示装置的源极驱动器通过选择模块的设计，使得电性连接在其后的通道群组当中的两个通道单元可以选择性地接收不同的数据信号或是相同的数据信号，而能使本发明的源极驱动器可以通过时序控制器而选择切换至IDlG或2D1G的显示系统。 [0009]本发明实施例提供一种显示装置，此显示装置包括时序控制器、源极驱动器以及显示面板，其中源极驱动器电性连接时序控制器与显示面板。时序控制器提供复数个第一数据信号与控制信号。源极驱动器包括复数个数据线、选择模块以及复数个通道群组，其中选择模块电性连接所述多个数据线。所述多个数据线用以传输复数个第一数据信号。选择模块用以接收所述多个第一数据信号，并依据一个模式控制信号以第一模式或第二模式排列所述多个第一数据信号，据以输出复数个第二数据信号。所述多个通道群组用以传输选择模块所输出的所述多个第二数据信号，且每一个通道群组具有一个第一通道单元与一个第二通道单元。于该第一模式中，任意一个通道群组中的第一通道单元与第二通道单元接收不同的第二数据信号。于第二模式中，任意一个通道群组中的第一通道单元与第二通道单元接收相同的第二数据信号。显示面板接收所数多个通道群组所输出的所述多个第二数据信号。
[0010]综上所述，本发明实施例提供一种显示装置及其源极驱动器，通过利用时序控制器所提供的模式控制信号，使得在通道群组之前的选择模块可以选择性地让所述多个数据信号进行两种不同的传送方式，进而让通道群组当中的两个通道单元可以选择性地接收不同的数据信号或是相同的数据信号。
[0011]为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利范围作任何的限制。
【专利附图】
【附图说明】
[0012]图1为依据本发明一实施例的显示装置的功能方块图。
[0013]图2为依据本发明一实施例的源极驱动器于第一模式的功能方块图。
[0014]图3为依据本发明一实施例的源极驱动器于第二模式的功能方块图。
[0015]图4为依据本发明另一实施例的源极驱动器的功能方块图。
[0016]图5A为依据本发明另一实施例的第二暂存模块于第一模式的功能方块图。
[0017]图5B为依据本发明另一实施例的第二暂存模块于第二模式的功能方块图。
[0018]【主要元件符号说明】
[0019]1:显示装置10、10’:源极驱动器
[0020]LO~L5:数据线100、100’:选择模块
[0021]1000:选择单元102、102a~102f:通道群组
[0022]1020:第一通道单元10200:第一 DAC模块
[0023]10202:第一运算放大器 1022:第二通道单元
[0024]10220:第二 DAC模块10222:第二运算放大器
[0025]104:第一暂存模块106:第二暂存模块
[0026]1060:第一数据锁存单元 1062:二对二切换单元
[0027]1064:第二数据锁存单元 1066:升压单元
[0028]108:控制模块MODE:模式控制信号[0029]POL:极性信号12:闸极驱动器
[0030]14:时序控制器16:显示面板
[0031]DO~D5、D0’~D5’:数据信号
【具体实施方式】
[0032]请参照图1，图1为依据本发明一实施例的显示装置的功能方块图。如图1所示，显示装置I包括源极驱动器10、闸极驱动器12、时序控制器14以及显示面板16，其中时序控制器14分别电性连接源极驱动器10与闸极驱动器12，而显示面板16则电性连接源极驱动器10与闸极驱动器12的输出端。由于闸极驱动器12、时序控制器14以及显示面板16其相关作动与用途皆采用现有的制造技术，于所属【技术领域】具有通常知识者皆当能清楚明了，故不再赘述。
[0033]源极驱动器10包括复数个数据线LO~L5、选择模块100以及复数个通道群组102，其中选择模块100电性连接所述多个数据线LO~L5。所述多个数据线LO~L5用以传输由时序控制器14所提供的复数个数据信号DO~D5至选择模块100，举例来说，数据信号DO是由数据线LO所传送、数据信号Dl是由数据线LI所传送，以此类推…。除此之外，时序控制器14还提供一个模式控制信号MODE，而使得选择模块100可以依据此模式控制信号MODE来决定数据信号DO~D5的排列方式，以输出经排列过后的数据信号D0’~D5’。换句话说，选择模块100是依据控制信号MODE来决定执行第一模式或第二模式。
[0034]所述多个通道群组102用来传输选择模块100所输出的数据信号D0’~D5’。此外，每一个通道群组102皆具有第一通道单元1020a与第二通道单元1022a。
[0035]由此，数据信号DO~D5可以通过选择模块100的操作，使得在第一模式时，任意一个通道群组102中的第一通道 单元1020与第二通道单元1022接收相同的数据信号D0’~D5’(例如第一通道单元1020与第二通道单元1022皆接收到数据信号D0’)。在第二模式时，任意一个通道群组102中的第一通道单元1020与第二通道单元1022接收不同的数据信号D0’~D5’(例如第一通道单元1020与第二通道单元1022分别接收到数据信号D0’与D1’)，使得本发明的源极驱动器10可以选择性地适用于IDlG或是2D1G的显示面板16上。
[0036]另外，本发明所述的源极驱动器10具有六条数据线LO~L5以及六条通道群组102a~102f，仅为清楚说明本发明的源极驱动器10可适用于IDlG或是2D1G的显示面板16，故在此不加以限制。为了更加清楚说明本发明的源极驱动器10其内部的详细作动关系，以下分别就源极驱动器10的内部各个模块做详细的说明。
[0037]〔源极驱动器的一实施例〕
[0038]请参照图2，图2为依据本发明一实施例的源极驱动器于第一模式的功能方块图。如图2所示，源极驱动器10中的选择模块100是由复数个选择单元1000所组成，所述多个选择单元1000分别电性连接所述多个数据线LO~L5的至少其中的一条，且每一个选择单元1000的两个输入端皆分别有顺序地连接所述多个数据线LO~L5。举例来说，对应通道群组102a前端的两个选择单元1000，其左端输入端分别电性连接数据线LO与LI，而其右端输入端则共同电性连接数据线LO ;对应通道群组102b前端的两个选择单元1000，其左端输入端分别电性连接数据线L2与L3，而其右端输入端则共同电性连接数据线LI，依此类推…。
[0039]接着，每一个选择单元1000依据由时序控制器14所提供的模式控制信号MODE，而选择性地输出电性连接于此选择单元1000的所述多个数据线LO~L5其中之一所传输的数据信号D0’~D5’。换句话说，选择单元1000通过模式控制信号MODE的触发而选择性使其选择单元1000的左端输入端或右端输入端通过选择单元1000以输出至下一模块。于实务上，选择单元1000可以为一种二选一多工器(multiplexer, MUX),但不以此为限。因此，于第一模式时，本实施例的选择单元1000是选择其左端输入端输出至下一模块，换句话说，于第二模式时，本实施例的选择单兀1000是选择其右端输入端输出至下一模块。
[0040]除此之外，本发明实施例的源极驱动器10还具有复数个第一暂存模块104，每一个暂存模块104的输入端电性连接所对应的选择单兀1000的输出端,并于暂存模块104的两个输出端分别电性连接所对应的通道群组102中的第一通道单元1020与第二通道单元1022。第一暂存模块104通过接收由所对应的选择单元1000所输出的两个数据信号，而选择性地直接输出或交错输出上述两个数据信号至所对应的第一通道单元1020与第二通道单元1022。
[0041]于实务上，第一暂存模块104可以为一种通过至少一个数据锁存(data latch)单元、二对二切换单元以及升压(level shift)单元的组合电路，由于其功能已为已知，故不再赘述。值得一提的是，二对二切换单元受控于时序控制器14所提供的极性信号POL(未绘示于图2)，使得第一暂存模块104可以选择性地直接输出或交错输出所接收的两个数据信号，以传输至此第一暂存模块104所对应的第一通道单元1020与第二通道单元1022。
[0042]另外，由图2可知本发明的源极驱动器10中的每一个通道群组102是由第一数字模拟转换(DAC)模块10200、第二数字模拟转换模块10220、第一运算放大器10202以及第二运算放大器10222所组成，并将第一运算放大器以及第二运算放大器所输出的数据信号传输至显示面板16。于实务上，第一数字模拟转换模块与第二数字模拟转换模块分别可以为一种P型金属氧化物半导体场效电晶体(PM0SFET)与N型金属氧化物半导体场效电晶体(NM0SFET)所构成的数字模拟转换器，且在其两个数字模拟转换器的输出端电性连接有切换电路，但本发明并不以此为限。由于其通道群组102内的功能模块也为已知，故不再赘述。
[0043]以图2所绘示的源极驱动器10的实际操作例子来说，所述多个数据线LO~L5分别用以传输由时序控制器14所提供的所述多个数据信号DO~D5，且所述多个数据线LO~L5分别有顺序地电性连接复数个选择单元1000，使得每一个选择单元1000可以接收一条数据线或两条数据线所传输的至少一个数据信号。接着，选择单元1000依据模式控制信号MODE的触发进入第一模式，而将选择单元1000的左端输入端的数据信号传送至所对应的第一暂存模块104。由此，所述多个通道群组102中的第一通道单元1020与第二通道单元1022可以分别输出处理过后的数据信号至显示面板16。
[0044]因此，以通道群组102a~102f中的第一通道单元1020与第二通道单元1022顺序排列时，源极驱动器10所输出数据信号可视为以D0’、Dr、D2’、D3’、D4’、D5’、D0’、Dl’、D2’、D3’、D4’、D5’排 列。由此，本发明实施例的源极驱动器10可适用于IDlG的显示面板16。
[0045]请参照图3，图3为依据本发明一实施例的源极驱动器于第二模式的功能方块图。如图3所示，当源极驱动器10中的选择单元1000依据模式控制信号MODE的触发进入第二模式时，选择单元1000的右端输入端的数据信号会传送至所对应的第一暂存模块104进行后续的处理。由此，所述多个通道群组102中的第一通道单元1020与第二通道单元1022可以分别输出处理过后的数据信号至显示面板16。
[0046]因此，以通道群组102a~102f中的第一通道单元1020与第二通道单元1022顺序排列时，源极驱动器10所输出数据信号可视为以D0’、D0’、Dr、Dl’、D2’、D2’、D3’、D3’、D4’、D4’、D5’、D5’排列。由此，本发明实施例的源极驱动器10可适用于2D1G的显示面板16。
[0047]〔源极驱动器的另一实施例〕
[0048]请参照图4，图4为依据本发明另一实施例的源极驱动器的功能方块图。如图4所示，本实施例的源极驱动器10’的选择模块100’的输入端也电性连接复数个数据线LO~L5，且选择模块100’也受控于由时序控制器14所提供的模式控制信号MODE。然而，与前一实施例不同的是，本实施例的选择模块100’是直接设置于源极驱动器10’的最前端，而前一实施例的选择模块100是设置于所述多个数据线LO~L5进行完数据信号的分配后的后端。 [0049]承接上述，通过模式控制信号MODE使得本实施例的选择模块100’具有两种模式，以选择模块100’的输入端对应输出端的数据线观点来说的话，此两种模式分别为L0-L0、Ll-Ll、L2-L2、L3-L3、L4-L4 以及 L5-L5 的第一模式与 L0-L0、L1-L3、L2-L1、L3-L4、L4-L2以及L5-L5的第二模式。举例来说，若于第一模式时，电性连接选择模块100’的输入端的数据线L3是传输数据信号D3，由于L3-L3使得选择模块100’的数据线L3所对应的输出端输出数据信号D3’;若于第二模式时，电性连接选择模块100的输入端的数据线L3是传输数据信号D3且数据线L4是传输数据信号D4，但由于L3-L4使得选择模块100’的数据线L3所对应的输出端则会据以输出数据信号D4’，依此类推…。
[0050]此外，本实施例的源极驱动器10’还具有复数个第二暂存模块106以及控制模块108，且所述多个第二暂存模块106电性连接于选择模块100’的输出端、复数个通道群组102a~102f以及控制模块108之间。控制模块108通过接收模式控制信号MODE与极性信号P0L，据以控制第二暂存模块106中的数据信号的传输路径。更详细地说，每一个第二暂存模块106先通过接收选择模块100’所输出的数据信号D0’~D5’的其中之二，并通过控制模块108所接收到的模式控制信号MODE与极性信号P0L，而使得第二暂存模块106可以有选择性地直接输出这两个数据信号至所对应的第一通道单元1020与第二通道单元1022 (第一模式)，或是重复输出这两个信号的其中一个至所对应的第一通道单元1020与第二通道单元1022 (第二模式)。
[0051]因此于实务上，本实施例的选择模块100’可以为一种数据汇流排映射电路(databus mapping circuit),而控制模块108可以为一种逻辑电路,但不以此限。为了更清楚说明第二暂存模块106其内部数据信号的传输路径，请参照图5A与图5B。
[0052]图5A为依据本发明另一实施例的第二暂存模块于第一模式的功能方块图；图5B为依据本发明另一实施例的第二暂存模块于第二模式的功能方块图。与前一实施例的第一暂存模块104相同的是，第二暂存模块106同样是由至少一个数据锁存单元、二对二切换单元以及升压(level shift)单元所组合成的电路，其分别具有第一数据锁存单元1060、二对二切换单元1062、第二数据锁存单元1064以及升压单元1066。
[0053]如图5A所示，当电性连接二对二切换单元1062的控制模块108接收到指示二对二切换单元1062执行第一模式的模式控制信号MODE与极性信号POL后，二对二切换单元1062的两个输出端会直接输出由输入端所输入的数据信号。
[0054]如图5B所示，当电性连接二对二切换单元1062的控制模块108接收到指示二对二切换单元1062执行第二模式的模式控制信号MODE与极性信号POL后，二对二切换单元1062的两个输出端会选择性地仅输出其中一个输入端所输入的数据信号。
[0055]请一并参照图4与图5A，当模式控制信号MODE与极性信号POL指示源极驱动器10’执行第一模式时，电性连接选择模块100’的输入端的数据线LI?L5所传输的数据信号DO?D5会直接输出至对应连接的第二暂存模块106。此时，控制模块108也接收到模式控制信号MODE与极性信号POL的指示，使得控制模块108控制二对二切换单元1062直接输出由输入端所输入的数据信号并将这些数据信号传递至对应的通道群组102a?102f。
[0056]因此，以通道群组102a?102f中的第一通道单元1020与第二通道单元1022顺序排列时，源极驱动器10，所输出数据信号可视为以DO’、Dl’、D2’、D3’、D4’、D5’、DO’、D1’、D2’、D3’、D4’、D5’排列。由此，本发明实施例的源极驱动器10’可适用于IDlG的显示面板16。
[0057]请一并参照图4与图5B，当模式控制信号MODE与极性信号POL指示源极驱动器10’执行第二模式时，电性连接选择模块100’的输入端的数据线LI?L5所传输的数据信号DO?D5会在通过选择模块100’改变为D0’、D3’、D1’、D4’、D2’以及D5’的排列以传递至对应连接的第二暂存模块106。此时，控制模块108也接收到模式控制信号MODE与极性信号POL的指示，使得控制模块108控制二对二切换单元1062会选择性地仅输出二对二切换单元1062其中一个输入端所输入的数据信号，并将这些数据信号传递至对应的通道群组 102a ?102f。
[0058]因此，以通道群组102a?102f中的第一通道单元1020与第二通道单元1022顺序排列时，源极驱动器10，所输出数据信号可视为以DO，、DO，、Dl，、Dl，、D2，、D2，、D3，、D3，、D4’、D4’、D5’、D5’排列。由此，本发明实施例的源极驱动器10’可适用于2D1G的显示面板16。
[0059]〔实施例的可能功效〕综上所述，本发明实施例提供一种显示装置及其源极驱动器，通过利用时序控制器所提供的模式控制信号，使得在通道群组之前的选择模块可以选择性地让所述多个数据信号进行两种不同的传送方式，进而让通道群组当中的两个通道单元可以选择性地接收不同的数据信号或是相同的数据信号。由此，本发明的源极驱动器可以同时适用于IDlG以及2D1G的显示面板，且不需要增加太多制造成本。
[0060]以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。
【权利要求】
1.一种源极驱动器，其特征在于，该源极驱动器包括: 复数个数据线，用以传输复数个第一数据信号； 一选择模块，电性连接该些数据线，接收该些第一数据信号，并依据一模式控制信号以一第一模式或一第二模式排列该些第一数据信号，据以输出复数个第二数据信号；以及复数个通道群组，传输该选择模块所输出的该些第二数据信号，且每一该通道群组具有一第一通道单元与一第二通道单元； 其中，于该第一模式中，任一该通道群组中的该第一通道单元与该第二通道单元接收不同的该些第二数据信号，于该第二模式中，任一该通道群组中的该第一通道单元与该第二通道单元接收相同的该些第二数据信号。
2.如权利要求1所述的源极驱动器，其特征在于，该选择模块具有复数个选择单元，该些选择单元分别电性连接至少其中之一的该些数据线，每一该选择单元依据该模式控制信号而选择性地输出电性连接于该选择单元的该些数据线其中之一所传输的该第二数据信号。
3.如权利要求2所述的源极驱动器，其特征在于，该源极驱动器还包括复数个第一暂存模块，每一该第一暂存模块电性连接该些选择单元的其中之二，通过接收由该些选择单元的其中之二所输出该些第二数据信号，以选择性地直接输出或交错输出该些第二数据信号至所对应的该第一通道单元与该第二通道单元。
4.如权利要求1所述的源极驱动器，其特征在于，该源极驱动器还包括复数个第二暂存模块，该些第二暂存模块电性连接于该选择模块的输出端与该些通道群组之间，每一该第二暂存模块通过接收该选择模块所输出的该些第二数据信号的其中之二，以选择性地直接输出该些第二数据信号的其中之二或重复输出该些第二数据信号的其中之二的任一该第二数据信号至所对应的该第一通道单元与该第二通道单元。
5.如权利要求4所述的源极驱动器，其特征在于，该些第二暂存模块还电性连接一控制模块，该控制模块依据该模式控制信号，据以控制该些第二暂存模块所输出的该些该第二数据信号。
6.一种显示装置，其特征在于，该显示装置包括: 一时序控制器，提供复数个第一数据信号与一控制信号； 一源极驱动器，电性连接该时序控制器，该源极驱动器包括: 复数个数据线，用以传输该些第一数据信号； 一选择模块，电性连接该些数据线，接收该些第一数据信号，并依据该模式控制信号以一第一模式或一第二模式排列该些第一数据信号，据以输出复数个第二数据信号；以及复数个通道群组，传输该选择模块所输出的该些第二数据信号，且每一该通道群组具有一第一通道单元与一第二通道单元； 其中，于该第一模式中，任一该通道群组中的该第一通道单元与该第二通道单元接收不同的该些第二数据信号，于该第二模式中，任一该通道群组中的该第一通道单元与该第二通道单元接收相同的该些第二数据信号；以及 一显示面板，接收该些通道群组所输出的该些第二数据信号。
7.如权利要求6所述的显示装置，其特征在于，该选择模块具有复数个选择单元，该些选择单元分别电性连接至少其中之一的该些数据线，每一该选择单元依据该模式控制信号而选择性地输出电性连接于该选择单元的该些数据线其中之一所传输的该第二数据信号。
8.如权利要求7所述的显示装置，其特征在于，该源极驱动器还包括复数个第一暂存模块，每一该第一暂存模块电性连接该些选择单元的其中之二，通过接收由该些选择单元的其中之二所输出该些第二数据信号，以选择性地直接输出或交错输出该些第二数据信号至所对应的该第一通道单元与该第二通道单元。
9.如权利要求6所述的显示装置，其特征在于，该源极驱动器还包括复数个第二暂存模块，该些第二暂存模块电性连接于该选择模块的输出端与该些通道群组之间，每一该第二暂存模块通过接收该选择模块所输出的该些第二数据信号的其中之二，以选择性地直接输出该些第二数据信号的其中之二或重复输出该些第二数据信号的其中之二的任一该第二数据信号至所对应的该第一通道单元与该第二通道单元。
10.如权利要求9所述的显示装置，其特征在于，该些第二暂存模块还电性连接一控制模块，该控制模块依据 该模式控制信号，据以控制该些第二暂存模块所输出的该些第二数据信号。
【文档编号】G09G3/36GK103544925SQ201310294883
【公开日】2014年1月29日 申请日期:2013年7月15日 优先权日:2012年7月16日
【发明者】庄凯岚 申请人:瑞鼎科技股份有限公司