移位寄存器电路及其形成方法及包含其的显示装置制造方法
【专利摘要】本发明提供一种移位寄存器电路，该移位寄存器电路包括复数个移位寄存器，每一个移位寄存器用以产生一个扫描信号，其中，第n级移位寄存器包括：开关电路、控制电路、输出电路、下拉电路以及复位电路，其中，根据控制电路与复位电路接收跨级移位寄存器信号的不同，该移位寄存器电路可执行正向扫描或者逆向扫描。利用本发明提供的移位寄存器电路及其形成方法及包含其的显示装置，在不增加移位寄存器内部电路漏电路径的情况下，有效的简化了其电路结构、减小了工作能耗；此外，通过一道光罩修改移位寄存器电路正逆扫描架构的制程方式，更是有效的提高了其在制程面的灵活度。
【专利说明】移位寄存器电路及其形成方法及包含其的显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其是一种在制程中容易切换正逆扫描结构的移位寄存器电路及其形成方法及包含其的显示装置。
【背景技术】
[0002]随着显示技术的日渐成熟，液晶显示器已经广泛地应用在各种各样的电子显示产品中，例如智慧型电视、笔记本电脑、行动电话或者个人数字助理等。在现有的液晶显示技术中，液晶显示器包括数据驱动电路(Data Driver Circuit)、扫描驱动电路(Scan DriverCircuit)及液晶显示面板，其中，液晶显示面板包含有像素阵列，当液晶显示器正常工作时，扫描驱动电路就用于依序提供复数个扫描信号给像素阵列中的像素行，以使得数据驱动电路输出的数据电压传输至各个像素单元，从而显示对应的图像画面。
[0003]此外，为了响应电子显示产品轻薄化的趋势以及得到更具竞争力的生产成本，现有技术中已提出了采用阵列上栅极(Gate-On-Array，GOA)型扫描驱动电路来产生扫描信号，来取代额外增加电路板的原有设计，且GOA型扫描驱动电路通常包括级联耦接的复数个移位寄存器以依序输出复数个扫描信号，同时每一个移位寄存器的输出还会作为下一级移位寄存器的起始脉冲信号(Start Pulse Signal)。
[0004]不过，随着技术的演变，GOA型扫描驱动电路已经不仅仅限于执行正向扫描，更需要切换成逆向扫描，故在现有技术中，较为常见的一种做法就是在每一个移位寄存器中多加入两个薄膜晶体管(TFT)，以作为逆向扫描时的启动开关和电位下拉开关。但是这样的设计虽然实现了逆向扫描的功能，但由于增加了薄膜晶体管的缘故，其直接导致了整个电路在工作时增加了漏电的路径，进而使得能耗上升；同时也进一步增加了 GOA型扫描驱动电路的电路规模，并使得制程过程中需要修改多道光罩才能符合上述设计要求。因此，为了简化现有技术中移位寄存器的电路结构、减小工作能耗，并进一步的提高制程面的灵活度，故急需设计一种能够解决上述问题的移位寄存器电路。
【发明内容】
[0005]为了能够简化移位寄存器的电路结构、减小工作能耗，并且在制程中容易切换正逆扫描结构，本发明公开了一种移位寄存器电路及其形成方法及包含其的显示装置。
[0006]本发明公开了一种移位寄存器电路，该移位寄存器电路包括复数个移位寄存器，每一个移位寄存器用以产生一个扫描信号，其中，第η级移位寄存器包括:
[0007]开关电路，用于使第η级移位寄存器分别与第η_2χ级移位寄存器、第η+2χ级移位寄存器跨级串接；
[0008]控制电路，用于响应该第η_2χ级移位寄存器输出的第η_2χ级控制信号及第η_2χ级扫描信号，以输出第η级控制信号；
[0009]输出电路，该输出电路与该控制电路连接于第一节点，用于响应该第η级控制信号，以输出第η级扫描信号；
[0010]下拉电路，该下拉电路与该控制电路连接于该第一节点且该下拉电路与该输出电路连接于第二节点，用于响应至少一组时序信号和第一电压，以使得该第一节点的第一电位与该第二节点的第二电位下拉至预设电位；以及
[0011]复位电路，该复位电路与该控制电路连接于该第一节点且该复位电路与该输出电路连接于该第二节点，用于响应该第n+2x级移位寄存器输出的第n+2x级扫描信号和该第一电压，以复位该控制电路及该输出电路；
[0012]其中,η是自然数，x=±l,当X=I时,该移位寄存器电路执行正向扫描；当X=-1时，该移位寄存器电路执行逆向扫描。
[0013]作为可选的方案，该移位寄存器电路还包括一组虚拟移位寄存器，该组虚拟移位寄存器连接该复数个移位寄存器中的倒数两级移位寄存器，用于响应该复数个移位寄存器中该倒数两级移位寄存器输出的扫描信号。
[0014]作为可选的方案，该控制电路包括第一晶体管和第二晶体管，其中，该第一晶体管的第一端接收该第n-2x级控制信号，该第一晶体管的第二端接收一个高频信号，以及该第一晶体管的第三端连接该第二晶体管的第一端；该第二晶体管的第二端接收该第n-2x级扫描信号，以及该第二晶体管的第三端连接至该第一节点并输出该第η级控制信号。
[0015]作为可选的方案，该输出电路包括第三晶体管，该第三晶体管的第一端连接于该第一节点并接收该第η级控制信号，该第三晶体管的第二端接收另一高频信号，以及该第三晶体管的第三端连接至该第二节点并输出该第η级扫描信号。
[0016]作为可选的方案，该复位电路包括第四晶体管和第五晶体管，其中，该第四晶体管的第一端和该第五晶体管的第一端连接于第三节点，且均接收该第n+2x级扫描信号，该第四晶体管的第二端和该第五晶体管的第二端均接收该第一电压，以及该第四晶体管的第三端连接于该第一节点，该第五晶体管的第三端连接于该第二节点。
[0017]作为可选的方案，该开关电路包括第一开关电路和第二开关电路，其中，该第一开关电路用于电性连接该控制电路与该第η-2χ级移位寄存器；该第二开关电路用于电性连接该复位电路与该第η+2χ级移位寄存器。
[0018]本发明还公开了一种显示装置，该显示装置包括:
[0019]基板；
[0020]像素阵列，图案化形成在该基板上，该像素阵列包含复数个像素单元；
[0021]扫描驱动电路，该扫描驱动电路包含如权利要求1至6中任意一项所述的移位寄存器电路，该移位寄存器电路连接于该像素阵列，用以提供扫描信号至该复数个像素单元;
[0022]数据驱动电路，连接于该像素阵列，用以提供数据信号至该复数个像素单元。
[0023]更进一步的，本发明还公开了一种移位寄存器电路的形成方法，该移位寄存器电路包括复数个移位寄存器，每一个移位寄存器用以产生一个扫描信号，其中，第η级移位寄存器的形成方法包括:
[0024]Α.提供基板；
[0025]B.于该基板上图案化形成控制电路、输出电路、下拉电路和复位电路；其中，该控制电路用于响应该第η-2χ级移位寄存器输出的第η-2χ级控制信号及第η_2χ级扫描信号，以输出第η级控制信号；该输出电路与该控制电路连接于第一节点，用于响应该第η级控制信号，以输出第η级扫描信号；该下拉电路与该控制电路连接于该第一节点且与该输出电路连接于第二节点，用于响应至少一组时序信号和第一电压，以使得该第一节点的第一电位与该第二节点的第二电位下拉至预设电位；该复位电路与该控制电路连接于该第一节点且与该输出电路连接于该第二节点，用于响应该第η+2χ级移位寄存器输出的第η+2χ级扫描信号和该第一电压，以复位该控制电路及该输出电路；
[0026]C.设置第一组金属线，使该控制电路电性连接该第η_2χ级移位寄存器；
[0027]D.设置第二组金属线，使该复位电路电性连接该第η+2χ级移位寄存器；
[0028]其中,η是自然数，χ=±1,当X=I时,该移位寄存器电路执行正向扫描；当X=-1时，该移位寄存器电路执行逆向扫描。
[0029]作为可选的方案，当该移位寄存器电路执行正向扫描时，该第一组金属线用以传输第η-2级扫描信号与第η-2级控制信号至该控制电路；该第二组金属线用以使该复位电路接收第η+2级扫描信号。
[0030]作为可选的方案，当该移位寄存器电路执行逆向扫描时，该第一组金属线用以传输该第η+2级扫描信号与第η+2级控制信号至该控制电路；该第二组金属线用以使该复位电路接收该第η-2级扫描信号。
[0031]与现有技术相比，利用本发明提供的移位寄存器电路及其形成方法及包含其的显示装置，在不增加移位寄存器内部电路漏电路径的情况下，有效的简化了其电路结构、减小了工作能耗。并且利用移位寄存器跨级串接的方式，提升了像素单元的充电效果。此外，通过一道光罩修改移位寄存器电路正逆扫描架构的制程方式，更是有效的提高了其在制程面的灵活度，使得本发明提供的移位寄存器电路及其形成方法及包含其的显示装置更具有实际产生意义。
【专利附图】
【附图说明】
[0032]图1为本发明一实施例中移位寄存器电路执行正向扫描时显示装置的部分电路架构图；
[0033]图2为本发明一实施例中第η级移位寄存器的电路架构图；
[0034]图3Α、3Β分别为开关电路分别与控制电路、复位电路连接的电路示意图；
[0035]图4为本发明一实施例中移位寄存器电路执行正向扫描时包含虚拟移位寄存器的移位寄存器电路的部分电路架构图；
[0036]图5为本发明另一实施例中移位寄存器电路执行逆向扫描时显示装置的部分电路架构图；
[0037]图6为本发明一实施例中第η级移位寄存器电路的形成方法流程图。
【具体实施方式】
[0038]为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。
[0039]请参照图1，为本发明一实施例中移位寄存器电路执行正向扫描时显示装置的部分电路架构图。在本实施例中，显示装置I包括:基板10 ;像素阵列12，图案化形成在基板10上，且像素阵列12包含复数个像素单元(图中未示出)；扫描驱动电路11，其包含由复数个移位寄存器SR(I)?SR(n+m)跨级串接组成的移位寄存器电路14，且移位寄存器电路14连接于像素阵列12，用以提供复数个扫描信号G (I)?G(n+m)至像素阵列14中的复数个像素单元，其中，n、m均为自然数；数据驱动电路13，连接于该像素阵列，用以提供复数个数据信号至复数个像素单元。需要说明的是，像素阵列12和数据驱动电路13的结构常见于现有技术中，故不在此赘述，且关于移位寄存器电路14的电路结构会配合具体实施例详细说明。
[0040]如图1所示的，本发明中的移位寄存器包括复数个移位寄存器SR(I)?SR(n+m)，每一个移位寄存器用以产生一个扫描信号，故复数个移位寄存器SR(I)?SR(n+m)即可以对应输出复数个扫描信号G(I)?G(n+m)，更进一步，为了更详细说明每一个移位寄存器的内部电路架构，请进一步结合图1、图2、图3A和图3B，图2为本发明一实施例中第η级移位寄存器的电路架构图；图3Α、3Β分别为开关电路分别与控制电路、复位电路连接的电路示意图。且，在本实施例中，各个移位寄存器SR(I)?SR(n+m)的电路架构相同，下面以第η级移位寄存器SR (η)为例，该第η级移位寄存器SR (η)包括:开关电路(在图1、2中未示出)、控制电路100、输出电路200、下拉电路300和复位电路400。
[0041 ] 开关电路用于使第η级移位寄存器SR (η)分别与第η_2χ级移位寄存器SR (η_2χ)、第η+2χ级移位寄存器SR(n-2x)跨级串接，在本实施例中，开关电路包含第一开关电路510和第二开关电路520，其中，第一开关电路510包括第一开关T51和第二开关T52，第一开关T51用于响应正向启动信号STl以电性连接控制电路100与第n-2x级移位寄存器SR(n-2x)，而第二开关T52用于响应逆向启动信号ST2以电性连接控制电路100与第n_2x级移位寄存器SR(n-2x)，其中，x=±l，当x=l时，移位寄存器电路14执行正向扫描(如图1所示)，即移位寄存器电路14在正向启动信号STl的触发下可以依序输出G(I)?G(n+m)，此时，第一开关T51响应正向启动信号STl进而导通，使得控制电路100与第η-2级移位寄存器SR (η-2)电性连接；ix=_l时，移位寄存器电路14执行逆向扫描(如图5所示，为本发明另一实施例中移位寄存器电路执行逆向扫描时显示装置的部分电路架构图)，即移位寄存器电路14在逆向启动信号ST2的触发下可以依序输出G(n+m)?G(I)，此时，第二开关T52响应逆向启动信号ST2进而导通，使得控制电路100与第η+2级移位寄存器SR (η+2)电性连接。第二开关电路520包括第三开关Τ53和第四开关Τ54，第三开关Τ53用于响应正向启动信号STl以电性连接复位电路400与第η+2χ级移位寄存器SR(n+2x)，而第四开关T54用于响应逆向启动信号ST2以电性连接复位电路400与第n+2x级移位寄存器SR(n+2x)，同理，当x=l时，移位寄存器电路14执行正向扫描(如图1所示)，即移位寄存器电路14在正向启动信号STl的触发下依序输出G(I)?G(n+m)，此时，第三开关T53响应正向启动信号STl进而导通，使得复位电路400与第η+2级移位寄存器SR (η+2)电性连接；当χ=_1时，移位寄存器电路14执行逆向扫描(如图5所示)，即移位寄存器电路14在逆向启动信号ST2的触发下依序输出G (n+m)?G(l)，此时，第四开关T54响应逆向启动信号ST2进而导通，使得复位电路400与第η-2级移位寄存器SR (η-2)电性连接。
[0042]综合上述说明，在实际应用中，控制电路100实质上是由第一开关Τ51和第二开关Τ52的通断来控制其与第η-2级移位寄存器SR (η-2)和第η+2级移位寄存器SR (η+2)中的其中之一电性连接，同理可知，复位电路400实质上是分别由第三开关Τ53和第四开关Τ54的通断来控制其与第η+2级移位寄存器SR (η+2)和第η_2级移位寄存器SR(n_2)中的其中之另一电性连接。故换句话说，不管移位寄存器电路14在正向扫描还是逆向扫描时，控制电路100与复位电路400电性连接的移位寄存器始终是不相同的。
[0043]基于上述第一开关电路510的设置，控制电路100可以用于响应第n_2x级移位寄存器SR(n-2x)输出的第n-2x级控制信号Q(n_2x)及第n_2x级扫描信号G(n_2x)，以输出第η级控制信号Q(n)。具体的，如图2所示，在本实施例中，控制电路100包括第一晶体管Tll和第二晶体管T12，其中，第一晶体管Tll的第一端接收第n-2x级控制信号Q(n_2x)，第一晶体管Tll的第二端接收一个高频信号HC3，以及第一晶体管Tll的第三端连接第二晶体管T12的第一端；第二晶体管T12的第二端接收第n-2x级扫描信号G(n_2x)，以及第二晶体管T12的第三端连接至第一节点A并输出第η级控制信号Q(η)，即第η级控制信号Q(η)对应于第一节点A的电位。当χ=1时，即移位寄存器电路正向扫描时，第一晶体管Tll会响应第η-2级移位寄存器SR (η-2)对应的第η_2级控制信号Q(n_2)，从而藉由第一晶体管Tll的第二端接收的高频信号HC3拉高第二晶体管T12的第一端的电位，使其导通并进一步藉由第二晶体管T12的第二端接收的第η-2级扫描信号G(n-2)来拉高第一节点的电位，即使得第二晶体管T12的第三端输出第η级控制信号Q(n)至输出电路200。而在移位寄存器电路逆向扫描时，与正向扫描唯一不同点在于，控制电路100是通过响应第η+2级移位寄存器SR (η+2)输出的第η+2级控制信号Q (η+2)及第η+2级扫描信号G (η+2)来控制第二晶体管Τ12的第三端输出第η级控制信号Q (η)至输出电路200中。
[0044]输出电路200与控制电路100连接于第一节点Α，用于响应第η级控制信号Q (η)，以输出第η级扫描信号G (η)。在本实施例中,输出电路200包括一个第三晶体管Τ21,且第三晶体管Τ21的第一端连接于第一节点A用于接收控制电路100输出的第η级控制信号Q (η)，进而响应该第η级控制信号Q (η)以通断第三晶体管Τ21，第三晶体管Τ21的第二端则接收另一个高频信号HC1，以及第三晶体管Τ21的第三端连接至第二节点B用以输出第η级扫描信号G(n)。故当第三晶体管T21处于导通状态时，藉由第三晶体管T21的第二端接收的高频信号HCl即可以拉高第二节点B的电位，即使得第三晶体管T21的第三端输出第η级扫描信号G (η)。
[0045]下拉电路300与控制电路100连接于第一节点A且与输出电路200连接于第二节点B，此外，下拉电路300还接收至少一组时序信号LC1、LC2和第一电压VSS，通过响应此组时序信号LCl、LC2和第一电压VSS以使得第一节点A的第一电位Va与第二节点B的第二电位Vb下拉至预设电位。其中，时序信号LC1、LC2互为反相，该预设电位为第一电压VSS对应电位。需要说明的是，下拉电路300的内部结构常见于现有技术中，其可以由晶体管电路组成或者其他选择性导通元件组成均可，故不在此赘述。
[0046]复位电路400与控制电路100连接于第一节点A且与输出电路200连接于第二节点B,用于响应第η+2χ级移位寄存器输出的第η+2χ级扫描信号和第一电压VSS,以复位控制电路100及输出电路200。更进一步的，复位电路400包括第四晶体管Τ31和第五晶体管Τ32，其中，第四晶体管Τ31的第一端和第五晶体管Τ32的第一端连接于第三节点C，且均用于接收第η+2χ级扫描信号G(n+2x)，且第四晶体管T31的第二端和第五晶体管T32的第二端均用于接收第一电压VSS，此外，第四晶体管T31的第三端连接于第一节点A，第五晶体管T32的第三端连接于第二节点B。藉由第n+2x级扫描信号G(n+2x)的控制，当第四晶体管T31和第五晶体管T32皆导通时，第一节点A的第一电位Va与第二节点B的第二电位Vb同样可以被下拉至预设电位，以复位该控制电路100和输出电路200的输出端电位，在本实施例中，该预设电位为第一电压VSS对应电位。故换言之，下拉电路300与复位电路400均可以起到下拉电位的作用，两者实质在电路中作用效果相同，但两者的作动时间不同，此部分内容会在下文中作进一步说明。
[0047]下面请再次参照图1，纵观整个移位寄存器电路14，在本实施例中，移位寄存器电路14会接收两路时序信号LC1、LC2，四路高频信号HCl?HC4、第一电压VSS以及正向/逆向启动信号ST1/ST2等信号，这些信号可以由设置于基板10上的扫描驱动电路(图1中未示出)提供，也可以直接由外部电路提供，其信号源不作限定。
[0048]其中，时序/[目号LC1、LC2用以提供给每一个移位寄存器的下拉电路300,以控制每一个下拉电路300作动；四路高频信号HCl?HC4则分别连接各个移位寄存器的控制电路100与输出电路200，其与移位寄存器SR(I)?SR (n+m)的连接方式是以4个为一个循环的，即HCl连接移位寄存器SR(I)、HC2连接移位寄存器SR(2)、HC3连接移位寄存器SR(3)、HC4连接移位寄存器SR(4)、HC1连接移位寄存器SR(5)……以此类推，此外，不管移位寄存器电路正向扫描还是逆向扫描，当级移位寄存器的控制电路中第一晶体管Tll的第二端始终都是接收对应先输出的跨级移位寄存器中输出电路接收的高频信号，即以第η级移位寄存器SR (η)为当级移位寄存器为例，当移位寄存器电路正向扫描时，第一晶体管Tll的第二端接收对应第η-2级移位寄存器SR (η-2)中输出电路接收的高频信号，当移位寄存器电路逆向扫描时，第一晶体管Tll的第二端接收对应第η+2级移位寄存器SR (η+2)中输出电路接收的高频信号，以这样的方式提供高频信号的最大优势在于:拉长了每一路高频信号开启的间隔时间，从而间接的拉长了每一个像素单元的充电时间，以确保像素阵列中每一个像素单元都能够充电完全，这样对于一些高频、高解析度类型的显示装置是十分有利的。值得一提的是，在本实施例中移位寄存器采用跨级串接的方式同样也是为了拉长了每一个像素单元的充电时间，此设计目的与上述设计相似。
[0049]此外，正向/逆向启动信号ST1/ST2除了给开关电路提供信号外，其更要给移位寄存器电路的头两级移位寄存器提供启动信号，即当移位寄存器电路正向扫描时，以图1为例，正向启动信号STl即会输入至第I级移位寄存器和第2级移位寄存器中，以作为其各自控制电路的起始信号；而当移位寄存器电路逆向扫描时，以图5为例，逆向启动信号ST2即会输入至第n+m级移位寄存器和第n+m-Ι级移位寄存器中，以作为其各自控制电路的起始信号。
[0050]更进一步的，为了能够均衡各个移位寄存器的工作能耗，还需要在移位寄存器电路中增加一组虚拟移位寄存器，以串接倒数两级移位寄存器，在本实施例中，以图1中实现正向扫描的移位寄存器电路14为例，请参照图4，本发明一实施例中移位寄存器电路执行正向扫描时包含虚拟移位寄存器的移位寄存器电路的部分电路架构图。附加的一组虚拟移位寄存器包括移位寄存器SR(Pl)和SR(P2)，两者分别跨级串接第n+m-Ι移位寄存器SR (n+m-1)和第n+m级移位寄存器SR (n+m)，用以响应上述倒数两级移位寄存器SR(n+m_l)和SR (n+m)输出的扫描信号G(n+m-l)和G(n+m),同时,正向扫描信号STl还可以作为倒数两级移位寄存器SR(n+m-l)和SR (n+m)中复位电路的控制信号，即利用正向扫描信号STl导通第四晶体管T31和第五晶体管T32以实现电位下拉动作。同理可证，当移位寄存器电路逆向扫描时，增加的虚拟移位寄存器即分别跨级串接第I移位寄存器SR(I)和第2级移位寄存器SR(2)，以响应移位寄存器SR⑴和SR⑵输出的扫描信号G(I)和G (2)。
[0051]下面结合图1、图2、图3A、3B来说明本发明的移位寄存器电路14的工作原理，其一般分为四个阶段(以图2所示的第η级移位寄存器为例):第一阶段，控制电路100响应作为启动信号的第η-2χ级扫描信号G(n-2x)和第n_2x级控制信号Q(n_2x)，以拉高第一节点A的电位，进而输出第η级控制信号Q (η)至输出电路200 ;第二阶段，输出电路200接收到控制信号Q(ri)后，即会开启第三晶体管T21以拉高第二节点B的电位，进而输出第η级扫描信号G(n)至像素单元；第三阶段，由于第η级扫描信号G(n)的输出，其会进一步触发第η+2级移位寄存器对应的第η+2级扫描信号G (η+2)的输出，此时，复位电路400接收到第η+2级扫描信号G (η+2)后，即会触发第四晶体管Τ31和第五晶体管Τ32导通，从而下拉第一节点A和第二节点B的电位，不过由于第η+2级扫描信号G(n+2)的限制，复位电路400工作时长也会被限制，故在第三阶段复位电路400无法将第一节点A的第一电位Va和第二节点B的第二电位Vb下拉至预设电位；因此在第四阶段，时序信号LC1、LC2触发下拉电路300作动，藉由下拉电路300的作动使得第一节点A和第二节点B对应第三阶段时的电位被进一步下拉至预设电位，以完全完成下拉动作，以此循环。
[0052]请参考图5，本发明另一实施例中移位寄存器电路执行逆向扫描时显示装置的部分电路架构图(为了方便描述，图5中各个部件沿用图1中的对应标号)。相比于图1中包含执行正向扫描的移位寄存器电路的显示装置，本实施例不同在于:图5中的移位寄存器电路14是在逆向启动信号ST2的触发下实现输出，且其可以依序输出复数个扫描信号G (n+m)?G(I),该输出顺序正好与正向扫描对应的输出顺序相反,故这种输出顺序称之为逆向扫描。除了扫描顺序不同外，图5中逆向扫描的移位寄存器电路14与图1中正向扫描的移位寄存器电路14的工作原理实质上是相同的，故不在此赘述。
[0053]根据上述实施例可以看出，藉由开关电路的设计，可以使得移位寄存器电路实现正向扫描或者逆向扫描，但本发明不局限于此，下面请参考图6，为本发明一实施例中第η级移位寄存器的形成方法流程图，该移位寄存器电路包括复数个移位寄存器，且每个移位寄存器形成的方法相同，故以第η级移位寄存器的形成方法为例，该形成方法包括:
[0054]S100.提供一基板；
[0055]S200.于该基板上图案化形成控制电路、输出电路、下拉电路和复位电路；
[0056]S300.设置第一组金属线，使该控制电路电性连接该第η_2χ级移位寄存器；
[0057]S400.设置第二组金属线，使该复位电路电性连接该第η+2χ级移位寄存器；
[0058]其中，以图2所示的第η级移位寄存器电路结构为例，控制电路100用于响应第η-2χ级移位寄存器SR(n-2x)输出的第n_2x级控制信号Q(n_2x)及第n_2x级扫描信号G (n-2x)，以输出第η级控制信号Q (η);输出电路200与控制电路100连接于第一节点Α，用于响应该第η级控制信号Q (η)，以输出第η级扫描信号G (η);下拉电路300与控制电路100连接于第一节点A且与输出电路200连接于第二节点B，用于响应至少一组时序信号LCl、LC2和第一电压VSS，以使得第一节点A的第一电位Va与第二节点B的第二电位Vb下拉至预设电位(例如为第一电压VSS对应的电位)；复位电路400与控制电路100连接于第一节点A且与输出电路200连接于第二节点B，用于响应该第η+2χ级移位寄存器SR(n+2x)输出的第n+2x级扫描信号G(n+2x)和第一电压VSS，以复位控制电路100及输出电路200。
[0059]此外，η是自然数，χ=±1，当X=I时，该移位寄存器电路执行正向扫描(如图1所示)；当x=-l时，该移位寄存器电路执行逆向扫描(如图5所示)。
[0060]当该移位寄存器电路执行正向扫描(如图1所示)时，第一组金属线用以传输第η-2级扫描信号G (η-2)与第η_2级控制信号Q (η-2)至控制电路100 ;第二组金属线用以使复位电路400接收第η+2级扫描信号G (η+2)。
[0061]当该移位寄存器电路执行逆向扫描(如图5所示)时，第一组金属线用以传输第η+2级扫描信号G (η+2)与第η+2级控制信号Q (η+2)至控制电路100 ;第二组金属线用以使复位电路400接收第η_2级扫描信号G(n_2)。
[0062]需要说明的是，控制电路100、输出电路200、下拉电路300和复位电路400以及第一组金属线、第二组金属线可以利用成膜、光罩、蚀刻等图案化制程方式形成在该基板上，且第一组金属线和第二组金属线可以于同一道光罩中形成，即本发明的移位寄存器的形成方法，可以在只需改变连接第一组金属线和第二组金属线的连接对象，即可以改变移位寄存器电路的扫描方式，而无需修改其他光罩的制程。实质上，第一组金属线和第二组金属线取代了上述实施例中开关电路，其是以直接定向连接的方式来确定改变移位寄存器电路的扫描方式，而开关电路的设计则是提供了移位寄存器电路可切换正逆扫的功能。由此看来，利用本实施例的移位寄存器的形成方法，可以有效的提高移位寄存器电路在制程面的灵活度，也避免了现有技术为了形成逆扫结构而需要修改多道制程的问题。
[0063]综上所述，利用本发明提供的移位寄存器电路及其形成方法及包含其的显示装置，在不增加移位寄存器内部电路漏电路径的情况下，有效的简化了其电路结构、减小了工作能耗。并且利用移位寄存器跨级串接的方式，提升了像素单元的充电效果。此外，通过一道光罩修改移位寄存器电路正逆扫描架构的制程方式，更是有效的提高了其在制程面的灵活度，使得本发明提供的移位寄存器电路及其形成方法及包含其的显示装置更具有实际产生意义。
[0064]本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已揭露的实施例并未限制本发明的范围。相反地，在不脱离本发明的精神和范围内所作的更动与润饰，均属本发明的专利保护范围。
【权利要求】
1.一种移位寄存器电路，其特征在于该移位寄存器电路包括复数个移位寄存器，每一个移位寄存器用以产生一个扫描信号，其中，第η级移位寄存器包括: 开关电路，用于使第η级移位寄存器分别与第η-2χ级移位寄存器、第η+2χ级移位寄存器跨级串接； 控制电路，用于响应该第η-2χ级移位寄存器输出的第η-2χ级控制信号及第η_2χ级扫描信号，以输出第η级控制信号； 输出电路，该输出电路与该控制电路连接于第一节点，用于响应该第η级控制信号，以输出第η级扫描信号； 下拉电路，该下拉电路与该控制电路连接于该第一节点且该下拉电路与该输出电路连接于第二节点，用于响应至少一组时序信号和第一电压，以使得该第一节点的第一电位与该第二节点的第二电位下拉至预设电位；以及 复位电路，该复位电路与该控制电路连接于该第一节点且该复位电路与该输出电路连接于该第二节点，用于响应该第η+2χ级移位寄存器输出的第η+2χ级扫描信号和该第一电压，以复位该控制电路及该输出电路； 其中，η是自然数,χ=±1,当χ=1时，该移位寄存器电路执行正向扫描；当x=-l时，该移位寄存器电路执行逆向扫描。
2.如权利要求1所述的移位寄存器电路，其特征在于该移位寄存器电路还包括一组虚拟移位寄存器，该组虚拟移位寄存器连接该复数个移位寄存器中的倒数两级移位寄存器，用于响应该复数个移位寄存器中该倒数两级移位寄存器输出的扫描信号。
3.如权利要求1所述的移位寄存器电路，其特征在于该控制电路包括第一晶体管和第二晶体管，其中，该第一晶体管的第一端接收该第n-2x级控制信号，该第一晶体管的第二端接收一个高频信号，以及该第一晶体管的第三端连接该第二晶体管的第一端；该第二晶体管的第二端接收该第n-2x级扫描信号，以及该第二晶体管的第三端连接至该第一节点并输出该第η级控制信号。
4.如权利要求3所述的移位寄存器电路，其特征在于该输出电路包括第三晶体管，该第三晶体管的第一端连接于该第一节点并接收该第η级控制信号，该第三晶体管的第二端接收另一高频信号，以及该第三晶体管的第三端连接至该第二节点并输出该第η级扫描信号。
5.如权利要求4所述的移位寄存器电路，其特征在于该复位电路包括第四晶体管和第五晶体管，其中，该第四晶体管的第一端和该第五晶体管的第一端连接于第三节点，且均接收该第η+2χ级扫描信号，该第四晶体管的第二端和该第五晶体管的第二端均接收该第一电压，以及该第四晶体管的第三端连接于该第一节点，该第五晶体管的第三端连接于该第二节点。
6.如权利要求1所述的移位寄存器电路，其特征在于该开关电路包括第一开关电路和第二开关电路，其中，该第一开关电路用于电性连接该控制电路与该第η-2χ级移位寄存器；该第二开关电路用于电性连接该复位电路与该第η+2χ级移位寄存器。
7.一种显示装置，其特征在于该显示装置包括: 基板； 像素阵列，图案化形成在该基板上，该像素阵列包含复数个像素单元； 扫描驱动电路，该扫描驱动电路包含如权利要求1至6中任意一项所述的移位寄存器电路，该移位寄存器电路连接于该像素阵列，用以提供扫描信号至该复数个像素单元； 数据驱动电路，连接于该像素阵列，用以提供数据信号至该复数个像素单元。
8.—种移位寄存器电路的形成方法，其特征在于该移位寄存器电路包括复数个移位寄存器，每一个移位寄存器用以产生一个扫描信号，其中，第η级移位寄存器的形成方法包括: Α.提供基板； Β.于该基板上图案化形成控制电路、输出电路、下拉电路和复位电路；其中，该控制电路用于响应该第η-2χ级移位寄存器输出的第η-2χ级控制信号及第η_2χ级扫描信号，以输出第η级控制信号；该输出电路与该控制电路连接于第一节点，用于响应该第η级控制信号，以输出第η级扫描信号；该下拉电路与该控制电路连接于该第一节点且与该输出电路连接于第二节点，用于响应至少一组时序信号和第一电压，以使得该第一节点的第一电位与该第二节点的第二电位下拉至预设电位；该复位电路与该控制电路连接于该第一节点且与该输出电路连接于该第二节点，用于响应该第η+2χ级移位寄存器输出的第η+2χ级扫描信号和该第一电压，以复位该控制电路及该输出电路； C.设置第一组金属线，使该控制电路电性连接该第η-2χ级移位寄存器； D.设置第二组金属线，使该复位电路电性连接该第η+2χ级移位寄存器； 其中，η是自然数,χ=±1,当χ=1时，该移位寄存器电路执行正向扫描；当x=-l时，该移位寄存器电路执行逆向扫描。
9.如权利要求8所述的形成方法，其特征在于当该移位寄存器电路执行正向扫描时，该第一组金属线用以传输第n-2级扫描信号与第n-2级控制信号至该控制电路；该第二组金属线用以使该复位电路接收第n+2级扫描信号。
10.如权利要求8所述的形成方法，其特征在于当该移位寄存器电路执行逆向扫描时，该第一组金属线用以传输该第n+2级扫描信号与第n+2级控制信号至该控制电路；该第二组金属线用以使该复位电路接收该第n-2级扫描信号。
【文档编号】G09G3/36GK104347039SQ201310314911
【公开日】2015年2月11日 申请日期:2013年7月24日 优先权日:2013年7月24日
【发明者】魏振洋, 樊祥彬 申请人:友达光电股份有限公司