显示面板驱动器的设定方法、显示面板驱动器及显示装置制造方法

显示面板驱动器的设定方法、显示面板驱动器及显示装置制造方法
【专利摘要】本发明涉及一种能对多个显示面板驱动器迅速地进行符合标准的设定的显示面板驱动器的设定方法、显示面板驱动器及包含该显示面板驱动器的显示装置。当将多个显示面板驱动器设定为符合标准的状态时，将示出其设定内容的设定数据储存在存储器。然后，多个显示面板驱动器中的一个显示面板驱动器将示出上述设定数据成为读出状态的第一信号供给到上述存储器，并且供给到其它显示面板驱动器。根据这样的第一信号，存储器将设定数据读出到第一线上。此时，上述一个显示面板驱动器导入读出到该第一线上的设定数据，进行基于该设定数据的设定。另一方面，其它显示面板驱动器根据这样的第一信号，从上述第一线上导入设定数据，进行基于该设定数据的设定。
【专利说明】显示面板驱动器的设定方法、显示面板驱动器及显示装置
【技术领域】
[0001]本发明涉及根据影像信号用多个显示面板驱动器驱动显示面板时的显示面板驱动器的设定方法及该显示面板驱动器，以及包括多个显示面板驱动器的显示装置。
【背景技术】
[0002]在等离子体显示面板、液晶面板、有机EL (Electro Luminescence:电致发光)面板等显示面板设置有将与影像信号相应的灰度电压供给到形成于显示面板的多个源极线(source line)的多个源极驱动器(source driver)。
[0003]此时，因为与显示面板的驱动方法对应地决定各源极驱动器的驱动方法，所以通常另外设置对源极驱动器等的功能的动作定时等进行控制的定时控制器(timingcontroller)。
[0004]因此，提出了搭载了存储有与由这些显示面板及多个源极驱动器构成的系统的标准配合地应设定在定时控制器的系统接口信息的EEPROM (Electrically ErasableProgrammable Read-Only Memory:电可擦可编程只读存储器)的显示面板(例如,参照专利文献I的图1)。
[0005]关于该定时控制器与EEPROM间的通信，只要是I对I的关系，就能通过直接设置通信用的路径而进行应对。因此，正在开发一体形成源极驱动器与定时控制器的集成电路(参照专利文献2)。在这样的集成电路中，需要对内置有定时控制器的每个源极驱动器进行来自EEPROM的设定，需要在每个源极驱动器与EEPROM间准备专用线来进行通信，或使用共同的通信线使定时不同地进行设定。
[0006]因此，作为使各源极驱动器与EEPROM间的通信简化的方式，还提出了在源极驱动器间进行通信的技术(参照专利文献3的图1)。
[0007]在该显示面板中，在每个源极驱动器6之中只有一个源极驱动器6a与上述EEPR0M21连接，该源极驱动器6a成为基点，导入从EEPR0M21读出的系统接口信息。然后，源极驱动器6a —边基于这样的系统接口信息进行自身的设定，一边将该系统接口信息经由第一 ITO (Indium Tin Oxide:氧化铟锡)布线图案12中转供给到进行级联连接(cascadeconnection)的其它源极驱动器6。此时，其它源极驱动器6—边基于经由第一 ITO布线图案12供给的系统接口信息进行自身的设定，一边将该系统接口信息经由第二 ITO布线图案12中转供给到进行级联连接的其它源极驱动器6。根据这样的结构，从EEPR0M21读出的系统接口信息经由成为基点的源极驱动器6a还供给到其它源极驱动器6，在该源极驱动器6内也进行基于系统接口信息的设定。
[0008]像这样，在上述的显示面板中，将从EEPROM读出的设定用信息临时导入到成为基点的源极驱动器，经由进行级联连接的布线将其中转供给到其它源极驱动器。因此，以串联方式进行级联连接的源极驱动器的级数越多，直到对所有的源极驱动器供给设定用的信息为止所耗费的时间就越长。因此，存在从开始进行设定处理起到转移到实际的显示动作为止的待机时间变长的问题。[0009]现有技术文献
专利文献
专利文献1:日本特开2007 - 079077号公报；
专利文献2:日本特开2010 - 190932号公报；
专利文献3:日本特开2009 - 32714号公报。

【发明内容】

[0010]发明要解决的课题
本发明是为了消除这样的问题而完成的，其目的在于，提供一种能对多个显示面板驱动器迅速地进行符合标准的设定的显示面板驱动器的设定方法、显示面板驱动器及包括该显示面板驱动器的显示装置。
[0011]用于解决课题的方案
本发明的显示面板驱动器的初始设定方法是基于储存在存储器的设定数据将对显示与影像信号相应的图像的显示面板进行驱动的多个显示面板驱动器设为符合标准的设定的显示面板驱动器的设定方法，具有:每个所述显示面板驱动器中的一个显示面板驱动器将示出所述设定数据变成为读出状态的第一信号供给到所述存储器及除了所述一个显示面板驱动器以外的其它显示面板驱动器，并且导入从所述存储器读出到第一线上的所述设定数据，进行基于该设定数据的设定的步骤；以及所述其它显示面板驱动器根据从所述一个显示面板驱动器供给的所述第一信号从所述第一线上导入所述设定数据进行基于该设定数据的设定的步骤。
[0012]此外，本发明的显示面板驱动器是根据存储在存储器的设定数据来完成设定的显示面板驱动器，具有:经由双向端子输出示出变成为应读出所述设定数据的状态的第一信号的第一电路；根据所述第一信号或经由所述双向端子从外部输入的第一信号生成导入启用信号的导入控制电路；以及根据所述导入启用信号导入从所述存储器读出的所述设定数据的寄存器(register )。
[0013]此外，本发明的显示装置是具有显示与影像信号相应的图像的显示面板、驱动所述显示面板的第一显示面板驱动器及第二显示面板驱动器、存储有设定数据的存储器的显示装置，所述第一显示面板驱动器具有:经由第一双向端子输出示出变成为应读出所述设定数据的状态的第一信号的第一电路；根据所述第一信号生成导入启用信号的第一导入控制电路；以及经由输入端子接受从所述存储器读出的所述设定数据，根据所述导入启用信号导入该设定数据的第一寄存器，所述第二显示面板驱动器具有:根据经由所述第一双向端子从外部输入到第二双向端子的所述第一信号生成导入启用信号的第二导入控制电路；以及经由输入端子接受从所述存储器读出的所述设定数据，根据所述导入启用信号导入该设定数据的第二寄存器，所述存储器的输出端子通过第一线与所述第一及第二显示面板驱动器的所述输入端子连接，所述第一及第二显示面板驱动器各自的所述第一及第二双向端子及所述存储器通过第二线进行连接。
[0014]发明效果
在本发明中，当将驱动显示面板的多个显示面板驱动器设定为符合标准的状态时，将示出该设定内容的设定数据储存在存储器。然后，多个显示面板驱动器中的一个显示面板驱动器将示出上述设定数据变成为读出状态的第一信号供给到上述存储器，并且供给到其它显示面板驱动器。根据这样的第一信号，存储器将设定数据读出到第一线上。此时，上述一个显示面板驱动器导入读出到该第一线上的设定数据，进行基于该设定数据的设定。另一方面，其它显示面板驱动器根据从上述一个显示面板驱动器供给的第一信号，从上述第一线上导入设定数据，进行基于该设定数据的设定。
[0015]根据这样的结构，根据从上述一个显示面板驱动器发出的第一信号，设定数据从上述存储器读出到第一线上，并且读出到该第一线上的设定数据同时导入到上述一个显示面板驱动器及其它显示面板驱动器。因此，与经由级联布线使从存储器读出的设定数据依次中转到多个显示面板驱动器的每一个的方案相比，能使设定动作迅速地结束。
【专利附图】

【附图说明】
[0016]图1是示出本发明的显示装置的概略结构的框图。
[0017]图2是示出作为本发明的显示面板驱动器的源极驱动器13A、13B的内部结构的框图。
[0018]图3是示出以锁存器(latch)编号上升顺序进行像素数据的导入的情况下的源极驱动器13的内部动作的一个例子的时序图。
[0019]图4是示出以锁存器编号下降顺序进行像素数据的导入的情况下的源极驱动器13的内部动作的一个例子的时序图。
[0020]图5是示出设定数据获取控制部130的内部结构的框图。
[0021]图6是示出从设定数据存储器14的设定数据的导入动作的时序图。
[0022]图7是示出源极驱动器13A、13B及设定数据存储器14的连接方式的图。
[0023]图8是示出对设定数据存储器14的设定数据的写入动作的时序图。
【具体实施方式】
[0024]图1是示出包括本发明的显示面板驱动器的显示装置的概略结构的框图。
[0025]如图1所示，这样的显示装置包括显示面板10、驱动控制部11、扫描驱动器12、源极驱动器13A、13B及设定数据存储器14。在源极驱动器13A内内置有驱动控制部IlA及驱动部15A，在源极驱动器13B内内置有驱动控制部IlB及驱动部15B。另外，在图1所示的一个例子中，虽然在源极驱动器13A及13B以外设置了扫描驱动器12，但是，也可以使扫描驱动器12内置于源极驱动器13A或13B内。
[0026]显示面板10是由等离子体显示面板、液晶面板、有机EL面板等构成的二维图像显示用的显示面板。在显示面板10设置有分别在二维画面的水平方向上延伸的η个(η是2以上的整数)扫描线C1~Cn和分别在二维画面的垂直方向上延伸的2m个(π!是I以上的整数)源极线S1~S2m，在扫描线及源极线的各交叉部的区域(被虚线包围的区域)形成有担当像素的显示单元。
[0027]驱动控制部IlA及IlB根据输入影像信号生成应对每个扫描线C1~Cn依次施加扫描脉冲的扫描控制信号，将其供给到扫描驱动器12。扫描驱动器12在与这样的扫描控制信号相应的定时生成扫描脉冲，将其依次择一'I"生地施加在显不面板?ο的每个扫描线C1~cn。[0028]此外，驱动控制部IlA及IlB生成与输入影像信号同步的扫描时钟信号SCLK及起动脉冲信号ST (后述)等各种控制信号，供给到源极驱动器13A及13B内的驱动部15A及15B。进而，驱动控制部IlA及IlB基于这样的输入影像信号生成表示每个像素的亮度电平的像素数据PD，将其一个显示线的量(2m个)一个显示线的量地以连续方式供给到驱动部15A及15B的每一个。即，驱动控制部IlA基于输入影像信号生成由与一个显不线的前一半对应的像素数据H)的序列构成的像素数据PD2, PD3>…、PDm,依次供给到驱动部15A。此外，驱动控制部IlB基于输入影像信号生成由与一个显示线的后一半对应的像素数据H)的序列构成的像素数据PDm+1、PDm+2、PDm+3、-,PD2m,依次供给到驱动部15B。
[0029]另外，分别作为显示面板驱动器的源极驱动器13A及13B具有相互相同的内部结构，分别构筑在不同的半导体IC芯片。
[0030]源极驱动器13A的驱动部15A具有依次导入上述的像素数据PD1~I3D2ni中的PD1~PDffl的每一个的m个锁存器(后述)。驱动部15A生成将与导入到各锁存器的像素数据PD1~PDm的每一个所示的亮度电平对应的灰度电压作为峰值的驱动脉冲GP1~GP111,分别经由输出端子D1~Dm输出到芯片外部。源极驱动器13A的输出端子D1~Dm分别与显示面板10的源极线S1~Sm连接。因此，在源极驱动器13A中生成的上述驱动脉冲GP1~GPm经由输出端子D1~Dm施加在源极线S1~Sm。
[0031]源极驱动器13B的驱动部15B具有依次导入上述的像素数据PD1~TO2m中的PDm+1~PD2m的每一个的m个锁存器(后述)。驱动部15B生成将与导入到各锁存器的像素数据PDm+1~TO2m的每一个所示的亮度电平对应的灰度电压作为峰值的驱动脉冲GPm+1~GP2m,分别经由输出端子D1~Dm输出到芯片外部。源极驱动器13B的输出端子D1~Dm分别与显示面板10的源极线Sm+1 ~S2m连接。因此，在源极驱动器13B中生成的上述驱动脉冲GPm+1~GP2m经由输出端子D1~Dm施加在源极线Sm+1~S2m。
[0032]设定数据存储器14例如是像EEPROM那样的不易失性存储器，预先存储有先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dsra,作为用于进行源极驱动器13A及13B的设定，即，用于指定符合系统的标准的动作的设定数据。另外，所谓先头锁存器指定数据DLh，是示出在搭载于源极驱动器13A及13B的数据锁存器部内应担当显示线的先头的像素数据H)的导入的锁存器的编号的数据。此外，所谓末尾锁存器指定数据DLt，是示出在这样的数据锁存器部内应担当显示线的最末尾的像素数据H)的导入的锁存器的编号的数据。此外，所谓扫描方向指定数据Dsra，是指定用锁存器编号上升顺序及锁存器编号下降顺序中的任一个扫描方向依次择一性地选择在该数据锁存器部内成为像素数据片的导入对象的锁存器的数据。例如，使设定数据存储器14存储如下的扫描方向指定数据Dscm,即，在数据锁存器部内以锁存器编号的上升顺序使各锁存器导入像素数据片的情况下，逻辑电平为0，在以锁存器编号的下降顺序使各锁存器导入像素数据片的情况下，逻辑电平为I。
[0033]设定数据存储器14根据从源极驱动器13A供给的存储器访问信号BDAO (后述)以连续方式读出与源极驱动器13A及13B各自对应的先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dsc:n。此时，设定数据存储器14将以连续方式表示这些DLh、DLt及Dscm的设定数据信号BDAI供给到源极驱动器13A及13B。此外，设定数据存储器14根据从源极驱动器13A供给的存储器访问信号BDA0，进行应设定的先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dsra各自的写入。
[0034]图2是示出源极驱动器13A及13B的内部结构的框图。
[0035]如图2所示，源极驱动器13A及13B分别包括设定数据获取控制部130、锁存器选择计数器131、锁存器启用生成部132、数据锁存器部133及驱动脉冲输出部134。
[0036]设定数据获取控制部130经由设置在源极驱动器13A、13B的输入端子Tl导入从设定数据存储器14读出的设定数据信号BDAI，进行保持。而且，设定数据获取控制部130从设定数据信号BDAI提取并读出先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dscm，将它们供给到锁存器选择计数器131。
[0037]此外，在经由设置在源极驱动器13A、13B的输入端子TO从外部供给的主从指定信号MSC示出主(master)侧的情况下，设定数据获取控制部130根据电源投入后的规定的定时生成用于访问设定数据存储器14的存储器访问信号BDAO (后述)，将其经由设置在源极驱动器13A、13B的双向端子T2输出到芯片外部。另一方面，在主从指定信号MSC示出从(slave)侧的情况下，设定数据获取控制部130经由双向端子T2从芯片外部导入存储器访问信号BDAO。
[0038]进而，在主从指定信号MSC示出主侧的情况下，设定数据获取控制部130根据电源投入后的规定的定时生成芯片选择信号BRST及时钟信号BCK (后述)，将它们经由设置在源极驱动器13A、13B的双向端子T3及T4输出到芯片外部。另一方面，在这样的主从指定信号MSC示出从侧的情况下，设定数据获取控制部130经由上述的双向端子T3及T4从芯片外部导入这些BRST及BCK。
[0039]锁存器选择计数器131由升降计数器1311及比较器1312构成。
[0040]升降计数器1311根据从驱动控制部11供给的起动脉冲信号ST导入用先头锁存器指定数据DLh示出的锁存器编号作为计数初始值。在此，在扫描方向指定数据Dsra示出锁存器编号的上升顺序的情况下，升降计数器1311作为增序计数器动作，从上述计数初始值起按扫描时钟信号SCLK的每个脉冲对该值进行增序计数。另一方面，在扫描方向指定数据Dsra示出锁存器编号的下降顺序的情况下，升降计数器1311作为降值计数器动作，从上述计数初始值起按扫描时钟信号SCLK的每个脉冲对该值进行降值计数。此时，升降计数器1311将当前的计数值作为锁存器选择值LS供给到比较器1312。比较器1312只在用末尾锁存器指定数据DLt示出的锁存器编号的值与锁存器选择值LS相等的情况下，生成使计数值重置为零的重置信号RS，将其供给到升降计数器1311。根据这样的重置信号RS，升降计数器1311将当前的计数值重置为零，停止该计数动作。
[0041]像这样，首先，升降计数器1311根据起动脉冲信号ST导入用先头锁存器指定数据DLh示出的锁存器编号作为计数初始值。然后，升降计数器1311将按照扫描方向指定数据Dscn对该计数初始值进行增序计数或降值计数而得到的计数值作为锁存器选择值LS供给到下一级的锁存器启用生成部132。
[0042]锁存器启用生成部132由解码器构成，该解码器基于锁存器选择值LS，生成只将锁存器启用信号E1-Em中的一个设为示出锁存器启用的逻辑电平1，将其它设为示出锁存器禁用的逻辑电平O的锁存器启用信号E1?Em。
[0043]例如，在锁存器选择值LS示出锁存器编号“I”的情况下，锁存器启用生成部132生成只将锁存器启用信号E1?Em中的E1设为逻辑电平I，其它全都成为逻辑电平O的锁存器启用信号E1~Em。此外，在锁存器选择值LS示出锁存器编号“2”的情况下，锁存器启用生成部132生成只将锁存器启用信号E1~Em中的E2设为逻辑电平1，其它全都成为逻辑电平O的锁存器启用信号E1~Em。此外，在锁存器选择值LS示出锁存器编号“3”的情况下，锁存器启用生成部132生成只将锁存器启用信号E1~Em中的E3设为逻辑电平1，其它全都成为逻辑电平O的锁存器启用信号E1~Em。此外，在锁存器选择值LS示出锁存器编号“m”的情况下，锁存器启用生成部132生成只将锁存器启用信号E1~Em中的Em设为逻辑电平1，其它全都成为逻辑电平O的锁存器启用信号E1~Em。
[0044]锁存器启用生成部132将上述的锁存器启用信号E1~Em供给到数据锁存器部133。
[0045]数据锁存器部133由分配有锁存器编号“ I”~“m”的m个锁存器133i~133m构成，对每个启用端子EN分别供给上述的锁存器启用信号E1~Em。此外，在锁存器133i~133m的每一个的数据输入端子I共同地供给上述的像素数据PD，而且在锁存器133i~133m的每一个的时钟输入端子共同地供给上述的扫描时钟信号SCLK。此时,在锁存器OS1~133m之中，只有在其启用端子EN供给了逻辑电平I的锁存器启用信号E的一个锁存器133根据扫描时钟信号SCLK导入像素数据H)，对其进行保持。
[0046]根据这样的结构，锁存器133i~133m根据从锁存器启用生成部132供给的锁存器启用信号E1~Em个别地导入从驱动控制部11供给的像素数据PD，对其进行保持。而且，锁存器133i~133^f各自保持的像素数据作为像素数据PPD1~PPDm供给到驱动脉冲输出部 134。
[0047]驱动脉冲输出部134将像素数据PPD1~PPDm的每一个个别地变换为具有与用该像素数据pro示出的亮度电平对应 的峰值电压的驱动脉冲GP，经由输出端子D1~Dm输出与各像素数据PPD1~PPDm对应的驱动脉冲GP1~GPm的每一个。
[0048]以下，对上述的锁存器选择计数器131、锁存器启用生成部132、数据锁存器部133的动作进行说明。
[0049]首先，在对与输出端子D1~Dm的每一个对应的锁存器133i~133m以锁存器编号的上升顺序，即，以锁存器1331、1332、1333、…、133^、133m的顺序导入像素数据的情况下，在设定数据存储器14预先写入以下那样的先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dscn。
[0050]DLh: “I”
DLt:“m”
Dscn: “O”
即，将示出担当显示线的先头的像素数据片的导入的锁存器的锁存器编号“I”的先头锁存器指定数据DLh、示出担当显示线的最末尾的像素数据片的导入的锁存器的锁存器编号“m”的末尾锁存器指定数据DLt写入到设定数据存储器14。进而，将示出以锁存器编号的上升顺序进行像素数据片的导入的逻辑电平O的扫描方向指定数据Dscn写入到设定数据存储器14。
[0051]由此，如图3所示，升降计数器1311根据起动脉冲信号ST导入用先头锁存器指定数据DLh示出的值“I”作为计数初始值，将该值作为锁存器选择值LS供给到锁存器启用生成部132。锁存器启用生成部132根据用该锁存器选择值LS示出的值“1”，如图3所示，首先将逻辑电平I的锁存器启用信号E1供给到锁存器133i。此时，锁存器133i导入像素数据PD的值，将其作为像素数据PPD1输出。在此，因为扫描方向指定数据Dscn为“O”，所以升降计数器1311作为增序计数器动作。因此，在扫描时钟信号SCLK的每个上升沿，升降计数器1311的计数值，即，锁存器选择值LS如图3所示地各增加“I”。由此，锁存器启用生成部132根据锁存器选择值LS的值，如图3所示，依次择一性地将成为逻辑电平I的锁存器启用信号 E2、E3、--^?1_13?1供给到锁存器 1332、1333、1334、…、133^、133m。此时，锁存器 1332 ~133m的每一个如图3所示地在分别供给的锁存器启用信号E2~Em的定时依次导入像素数据H)的值，分别作为像素数据PPD2~PPDm输出。在此，当升降计数器1311的计数值变得与用末尾锁存器指定数据DLt示出的值“m”相等时，由比较器1312生成重置信号RS，升降计数器1311的计数值，即，锁存器选择值LS被重置为“O”。因此，在逻辑电平I的锁存器启用信号Em被供给到锁存器133m以后，不会进行逻辑电平I的锁存器启用信号Em+1~Ek的生成，因此，也不进行锁存器133m+1~133k的导入动作。
[0052]另一方面，在对上述的锁存器133i~133m以锁存器编号的下降顺序，即，以锁存器133^133^、…、1333、1332、133i的顺序导入像素数据的情况下，将以下那样的先头锁存器指定数据DLin末尾锁存器指定数据DLt及扫描方向指定数据Dscm预先写入到设定数据存储器14。
[0053]DLh:“m”
DLt:“1”
Dscn I” 即，将示出担当显示线的先头的像素数据片的导入的锁存器的锁存器编号“m”的先头锁存器指定数据DLh、示出担当显示线的最末尾的像素数据片的导入的锁存器的锁存器编号“I”的末尾锁存器指定 数据DLt写入到设定数据存储器14。进而，将示出以锁存器编号的下降顺序进行像素数据片的导入的逻辑电平I的扫描方向指定数据Dscn写入到设定数据存储器14。
[0054]由此，如图4所示，升降计数器1311根据起动脉冲信号ST导入用先头锁存器指定数据DLh示出的值“m”作为计数初始值，将该值作为锁存器选择值LS供给到锁存器启用生成部132。锁存器启用生成部132根据用该锁存器选择值LS示出的值“m”，如图4所示，首先将逻辑电平I的锁存器启用信号Em供给到锁存器133m。此时，锁存器133m导入像素数据H)的值，将其作为像素数据PPDm输出。在此，因为扫描方向指定数据Dscn为“1”，所以升降计数器1311作为降值计数器动作。因此，在扫描时钟信号SCLK的每个上升沿，升降计数器1311的计数值，即，锁存器选择值LS如图4所示地各减少“I”。由此，锁存器启用生成部132根据锁存器选择值LS的值，如图4所示，依次择一性地将成为逻辑电平I的锁存器启用信号E1^Em…、E2J1供给到锁存器133^133^、…、1332、133lt)此时，133^~133i的每一个如图4所示地在分别供给的锁存器启用信号Enrl~E1的定时依次导入像素数据H)的值，分别作为像素数据PHV1~PPD1输出。在此，当升降计数器1311的计数值变得与用末尾锁存器指定数据DLt示出的值“I”相等时，由比较器1312生成重置信号RS，升降计数器1311的计数值，即，锁存器选择值LS被重置为“O”。
[0055]像这样，数据锁存器部133沿着由存储在设定数据存储器14的设定数据DLH、DLT、Dscn设定的像素数据的扫描方向，从先头锁存器向末尾锁存器依次进行像素数据ro的导入。
[0056]接着，对由设定数据获取控制部130进行的从设定数据存储器14的设定数据DLh、DLt及Dscn的导入动作进行说明。
[0057]图5是示出设定数据获取控制部130的内部结构的框图。
[0058]如图5所示，设定数据获取控制部130包括芯片选择生成电路1301、时钟生成电路1302、导入控制电路1303、数据寄存器1304及存储器控制电路1305。
[0059]在主从指定信号MSC为示出主侧的逻辑电平I的情况下，芯片选择生成电路1301根据电源投入后的规定的定时，即，根据如图6所示的设定开始的定时生成只在期间IP的期间成为逻辑电平O的状态的芯片选择信号BRST，将其经由线La及双向端子T4输出到芯片外部。进而，芯片选择生成电路1301经由线La将这样的芯片选择信号BRST分别供给到时钟生成电路1302、导入控制电路1303及存储器控制电路1305。另外，在主从指定信号MSC为示出从侧的逻辑电平O的情况下，芯片选择生成电路1301不进行上述的芯片选择信号BRST的生成动作，在此期间，设定为使线La及双向端子T4作为输入端子动作的状态。
[0060]时钟生成电路1302只在主从指定信号MSC为示出主侧的逻辑电平I的情况下，经过经由线La供给的芯片选择信号BRST处于逻辑电平O的状态的期间，生成如图6所示的包括32个量的时钟脉冲的时钟信号BCK，将其经由线Lb及双向端子T3输出到芯片外部。进而，时钟生成电路1302经由线Lb将这样的时钟信号BCK分别供给到导入控制电路1303、数据寄存器1304及存储器控制电路1305。另外，在主从指定信号MSC为示出从侧的逻辑电平O的情况下，时钟生成电路1302不进行上述时钟信号BCK的生成动作，在此期间，设定为使线Lb及双向端子T3作为输入端子动作的状态。
[0061]当芯片选择信号BRST从逻辑电平I转变为逻辑电平O的状态时，首先，导入控制电路1303判定包括在存储器访问信号BDAO中的操作码(operation code) C1~C7 (后述)是否示出读出命令。在此，导 入控制电路1303只在操作码示出读出命令的情况下，如图6所示，在根据时钟信号BCK的时钟脉冲数达到24个的定时从逻辑电平O转变为逻辑电平I的状态，而且将维持该状态8个时钟脉冲的量的周期的导入启用信号EN供给到数据寄存器1304。另一方面，在判定为上述操作码(^~C7未示出读出命令的情况下，导入控制电路1303将维持逻辑电平O的状态的导入启用信号EN供给到数据寄存器1304。但是，在作为芯片选择信号BRST从逻辑电平I转变为逻辑电平O的状态的情况下的动作而固定为读出命令进行使用的情况下，通过在不输入存储器访问信号BDAO的状态下感测芯片选择信号BRST的逻辑电平O的状态，从而能生成导入启用信号EN。
[0062]数据寄存器1304经过导入启用信号EN处于逻辑电平I的状态的期间，经由输入端子Tl及线LI接受从设定数据存储器14读出的连续方式的设定数据信号BDAI，使其与时钟信号BCK同步地依次导入。而且，数据寄存器1304将导入的设定数据信号BDAI所包含的先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dsra供给到锁存器选择计数器131。另外，关于前述那样的电源投入后的规定的定时，即，使储存在设定数据存储器14的设定数据DLh、DLt、Dsc:n反映在数据寄存器1304的设定动作的执行机会，例如在电源上升后的规定期间内至少有一次。此外，也可以在电源上升后定期地(例如，I秒钟一次)重复执行这样的设定动作。另外，在任一个设定动作中，优选在电源上升后的电源达到稳定状态之后实施。[0063]在主从指定信号MSC是示出主侧的逻辑电平I的情况下，当芯片选择信号BRST从逻辑电平I转变为逻辑电平O的状态时，如图6所示，首先，存储器控制部1305将包含用8比特序列(bit serial)来表示读出命令的操作码C1?C8的存储器访问信号BDAO送出到线L2上。接下来，存储器控制部1305将包含用16比特序列来表示存储有设定数据DLH、DLT、Dscn的设定数据存储器14内的地址的地址数据A1?A16的存储器访问信号BDAO送出到线L2上。存储器控制部1305 —边经由线L2将这样的存储器访问信号BDAO供给到导入控制电路1303，一边将其经由双向端子T2输出到芯片外部。另外，在主从指定信号MSC是示出从侧的逻辑电平O的情况下，存储器控制部1305不进行存储器访问信号BDAO的送出动作，在此期间，设定为使线L2及双向端子T2作为输入端子动作的状态。
[0064]图7是摘取分别设置在源极驱动器13A及13B内的设定数据获取控制部130，示出每个设定数据获取控制部130与设定数据存储器14的连接方式的图。
[0065]在图7所示的一个例子中，对作为源极驱动器13A的设定数据获取控制部130的130a供给示出主侧的逻辑电平I的主从指定信号MSC，对作为源极驱动器13B的设定数据获取控制部130的130b供给示出从侧的逻辑电平O的主从指定信号MSC。S卩，源极驱动器13A成为只用于设定数据导入的主驱动器，源极驱动器13B成为从驱动器。由此，设定数据获取控制部130a及130b中的130a的芯片选择生成电路1301、时钟生成电路1302及存储器控制电路1305执行上述那样的动作，另一方面，130b的芯片选择生成电路1301、时钟生成电路1302及存储器控制电路1305成为动作停止状态。
[0066]此外，如图7所示，源极驱动器13A及13B各自中的担当设定数据信号BDAI的输入的输入端子Tl 一同通过线LLl与设定数据存储器14的序列输出端子SO连接。此外，源极驱动器13A及13B各自中的担当上述的存储器访问信号BDAO的输入/输出的双向端子T2 一同通过线LL2与设定数据存储器14的序列输入端子SI连接。此外，源极驱动器13A及13B各自中的担当上述的时钟信号BCK的输入/输出的双向端子T3 —同通过线LL3与设定数据存储器14的时钟端子CK连接。进而，源极驱动器13A及13B各自中的担当芯片选择信号BRST的输入/输出的双向端子T4 一同通过线LL4与设定数据存储器14的芯片选择端子CS连接。
[0067]在此，当开始进行使设定数据存储器14的数据反映到数据寄存器1304的处理时，源极驱动器13A的设定数据获取控制部130a将如图6所示的芯片选择信号BRST及时钟信号BCK供给到源极驱动器13B的设定数据获取控制部130b及设定数据存储器14。进而，设定数据获取控制部130a将如图6所示的包含示出读出命令的操作码C1?C8及地址数据A1?A15的存储器访问信号BDAO供给到源极驱动器13B的设定数据获取控制部130b及设定数据存储器14。由此，设定数据存储器14读出存储在由地址数据A1?A15示出的地址的设定数据DLh、DLt, Dscno而且，设定数据存储器14将以连续方式表示这样的设定数据DLh、DLt, Dscn的、由如图6所示的数据DA1?DA8构成的设定数据信号BDAI供给到源极驱动器13A及13B的设定数据获取控制部130a及130b。
[0068]另外，在此期间，在设定数据获取控制部130a生成的芯片选择信号BRST供给到自身的导入控制电路1303，并且经由源极驱动器13B的双向端子T4及线La供给到设定数据获取控制部130b的导入控制电路1303。进而，设定数据获取控制部130a所生成的时钟信号BCK供给到自身的导入控制电路1303，并且经由源极驱动器13B的双向端子T3供给到设定数据获取控制部130b的导入控制电路1303。
[0069]由此，设定数据获取控制部130a及130b各自的导入控制电路1303将如图6所示的逻辑电平I的导入启用信号EN供给到数据寄存器1304。根据这样的导入启用信号EN，设定数据获取控制部130a及130b各自的数据寄存器1304导入如图6所示地从设定数据存储器14读出的设定数据信号BDAI，对其进行存储。即，由设定数据信号BDAI表示的先头锁存器指定数据DLh、末尾锁存器指定数据DLt及扫描方向指定数据Dsra同时被导入到设定数据获取控制部130a及130b各自的数据寄存器1304。
[0070]因此，储存在设定数据存储器14的设定数据DLh、DLt, Dscn同时被源极驱动器13A及13B各自的数据寄存器1304所保持，按照这样的设定数据进行设定。此时，关于电源投入后的最初的设定，作为初始设定的设定数据被导入到数据寄存器1304。
[0071]另外，设定数据获取控制部130a的存储器控制电路1305除了如上所述的应从设定数据存储器14读出设定数据DLinDLpDsra的读出控制以外，还能进行应对设定数据存储器14写入设定数据的写入控制。
[0072]在此，在将设定数据写入到设定数据存储器14的情况下，设定数据获取控制部130a的芯片选择生成电路1301及时钟生成电路1302生成如图8所示的芯片选择信号BRST及时钟信号BCK，将它们供给到设定数据获取控制部130b及设定数据存储器14。进而，设定数据获取控制部130a的存储器控制电路1305将如图8所示的包含示出写入命令的操作码C1?C8、示出写入地址的地址数据A1?A16、表示写入用的设定数据DLh、DLt, Dscn的数据DB1?DB8的存储器访问信号BDAO供给到设定数据存储器14及源极驱动器13B。根据这样的存储器访问信号BDA0，设定数据存储器14在上述的地址数据A1?A16所示的地址写入表示写入用的设定数据DLh、DLt, Dscn的数据DB1?DB8。
[0073]此时，这样的存储器访问信号BDAO经由线L2供给到设定数据获取控制部130a的导入控制电路1303，并且还经由双向端子T2供给到设定数据获取控制部130b的导入控制电路1303。因此，虽然对导入控制电路1303供给如图8所示的芯片选择信号BRST及时钟信号BCK，但是，因为存储器访问信号BDAO所包含的操作码C1?C8是写入命令，所以将示出写入禁用的逻辑电平O的导入启用信号EN供给到数据寄存器1304。由此，可防止在进行对设定数据存储器14的数据写入时设定数据获取控制部130a及130b各自的数据寄存器1304错误地进行数据的导入的误动作。但是，在想要将设定数据立即反映到从驱动器的情况下等，设定数据获取控制部130b的导入控制电路1303也能在读出和写入两者中使导入启用信号EN转变为逻辑电平I的状态。
[0074]另外，在上述实施例中，虽然将形成在显示面板10的多个源极线S分为两个线组(S1?Sm、Sm+1?S2m)，用两个源极驱动器13A、13B来驱动各线组，但是，源极驱动器13的数量不限定于两个，也可以是三个以上。此时，为了将t个(t是2以上的整数)源极驱动器中的一个设定为主驱动器，将其它源极驱动器全都设定为从驱动器，将与各自对应的主从指定信号MSC预先供给到各源极驱动器。
[0075]总而言之，在本发明的显示面板驱动器的设定方法中，当将多个显示面板驱动器13AU3B设定为符合标准的状态时，将基于该标准的设定数据DLh、DLt, DseN存储在存储器
14。此时，多个显示面板驱动器中的一个显示面板驱动器13A将示出该设定数据成为读出状态的第一信号(存储器访问信号BDAO或芯片选择信号BRST)供给到存储器，并且供给到其它显示面板驱动器13B。根据这样的第一信号BDAO、BRST，存储器将设定数据读出到第一线LL1。此时，上述一个显示面板驱动器13A导入(1303、1304)读出到该第一线上的设定数据，进行基于该设定数据的设定。另一方面，其它显示面板驱动器13B根据从上述一个显示面板驱动器13A供给的第一信号80八0、81?1'，从第一线上导入(1303、1304)设定数据，进行基于该设定数据的设定。
[0076]此外，本发明的显示面板驱动器具有:经由双向端子T2输出示出存储在存储器14的设定数据DLh、DLt, Dscn成为读出状态的第一信号BDAO、BRST的存储器控制电路1305 ;根据该第一信号或经由双向端子T2从外部输入的第一信号生成导入启用信号EN的导入控制电路1303 ;以及根据上述导入启用信号导入从存储器14读出的设定数据的寄存器1304。
[0077]此外，本发明的显示装置具有:显示与影像信号相应的图像的显示面板10 ;驱动显示面板的多个显示面板驱动器13A、13B ;以及存储有设定数据DLH、DLT、DseN的存储器14。另外，每个显示面板驱动器具有上述的存储器控制电路1305、导入控制电路1303、寄存器1304。此时，存储器14的输出端子SO通过第一线LLl与每个显示面板驱动器的输入端子Tl连接，每个显示面板驱动器的双向端子T2及存储器通过第二线LL2连接。
[0078]因此，根据上述结构，根据从一个显示面板驱动器13A发出的第一信号BDA0、BRST，设定数据DLh、DLt、Dsc:n从存储器14被读出到第一线LLl，并且上述一个显示面板驱动器13A及其它显示面板驱动器13B同时导入读出到该第一线上的设定数据。
[0079]因此，根据本发明，与对经由级联布线以串联方式连接的显示面板驱动器的每一个依次中转供给从存储器读出的设定数据的方案相比，能迅速地使设定动作结束。
[0080]附图标记说明 13AU3B:源极驱动器；
14:设定数据存储器； 130:设定数据获取控制部。
【权利要求】
1.一种显示面板驱动器的设定方法，基于储存在存储器的设定数据使对显示与影像信号相应的图像的显示面板进行驱动的多个显示面板驱动器为符合标准的设定，所述显示面板驱动器的设定方法的特征在于，具有: 每个所述显示面板驱动器中的一个显示面板驱动器将示出所述设定数据成为读出状态的第一信号供给到所述存储器及除所述一个显示面板驱动器以外的其它显示面板驱动器，并且导入从所述存储器读出到第一线上的所述设定数据，进行基于该设定数据的设定的步骤；以及 所述其它显示面板驱动器根据从所述一个显示面板驱动器供给的所述第一信号从所述第一线上导入所述设定数据，进行基于该设定数据的设定的步骤。
2.根据权利要求1所述的显示面板驱动器的设定方法，其特征在于， 所述第一信号是芯片选择信号。
3.根据权利要求1所述的显示面板驱动器的设定方法，其特征在于， 所述第一信号是存储器访问信号。
4.根据权利要求1~3的任一项所述的显示面板的驱动器的设定方法，其特征在于， 在电源上升后的规定期间实施所述设定。
5.根据权利要求1~3的任一项所述的显示面板的驱动器的设定方法，其特征在于， 在电源上升后，定期地实施所述设定。
6.根据权利要求3所述的显示面板驱动器的设定方法，其特征在于， 所述存储器、所述一个显示面板驱动器及所述其它显示面板驱动器分别与所述第一线连接。
7.根据权利要求3或6的任一项所述的显示面板驱动器的设定方法，其特征在于， 所述存储器、所述一个显示面板驱动器及所述其它显示面板驱动器还分别与不同于所述第一线的第二线连接， 所述一个显示面板驱动器通过所述第二线将所述存储器访问信号供给到所述存储器及所述其它显示面板驱动器。
8.—种显示面板驱动器，根据存储在存储器的设定数据进行设定，所述显示面板驱动器的特征在于，具有: 第一电路，经由双向端子输出示出成为应读出所述设定数据的状态的第一信号；导入控制电路，根据所述第一信号或经由所述双向端子从外部输入的第一信号生成导入启用信号；以及 寄存器，根据所述导入启用信号导入从所述存储器读出的所述设定数据。
9.根据权利要求8所述的显示面板驱动器，其特征在于， 所述第一信号是芯片选择信号， 所述第一电路是生成所述芯片选择信号的芯片选择生成电路。
10.根据权利要求8所述的显示面板驱动器，其特征在于， 所述第一信号是存储器访问信号， 所述第一电路是生成所述存储器访问信号的存储器控制电路。
11.根据权利要求10所述的显示面板驱动器，其特征在于， 关于所述存储器控制电路，在外部供给的主从指定信号示出主侧的情况下，经由双向端子输出所述存储器访问信号，另一方面，在所述主从指定信号示出从侧的情况下，不生成所述存储器访问信号，设定为使所述双向端子作为输入端子动作的状态。
12.根据权利要求10或11所述的显示面板驱动器，其特征在于， 在对所述存储器进行所述设定数据的写入的情况下，所述存储器控制电路生成示出写入命令的存储器访问信号， 在所述存储器控制电路生成示出所述写入命令的存储器访问信号的情况下，或者在经由所述双向端子从外部输入的所述存储器访问信号示出所述写入命令的情况下，所述导入控制电路停止生成所述导入启用信号。
13.根据权利要求10~12的任一项所述的显示面板驱动器，其特征在于， 所述存储器控制电路只在外部供给的主从指定信号示出主侧的情况下，在规定的定时进行所述存储器访问信号的生成。
14.一种显示装置，具有:显示面板，显示与影像信号相应的图像；第一显示面板驱动器及第二显示面板驱动器，驱动所述显示面板；以及存储器，存储有设定数据，所述显示装置的特征在于， 所述第一显示面板驱动器具有: 第一电路，经由第一双向端子输出不出成为应读出所述设定数据的状态的第一信号；第一导入控制电路，根据所述第一信号生成导入启用信号；以及第一寄存器，经由输入端子接受从所述存储器读出的所述设定数据，根据所述导入启用信号导入所述设定数据， 所述第二显示面板驱动器具有:` 第二导入控制电路，根据经由所述第一双向端子从外部输入到第二双向端子的所述第一信号生成导入启用信号；以及 第二寄存器，经由输入端子接受从所述存储器读出的所述设定数据，根据所述导入启用信号导入所述设定数据， 所述存储器的输出端子通过第一线与所述第一及第二显示面板驱动器的所述输入端子连接，所述第一及第二显示面板驱动器各自的所述第一及第二双向端子及所述存储器通过第二线连接。
15.根据权利要求14所述的显示装置，其特征在于， 所述第一信号是芯片选择信号， 所述第一电路是生成所述芯片选择信号的芯片选择生成电路。
16.根据权利要求14所述的显示装置，其特征在于， 所述第一信号是存储器访问信号， 所述第一电路是生成所述存储器访问信号的存储器控制电路。
17.根据权利要求16所述的显示装置，其特征在于， 关于所述存储器控制电路，在外部供给的主从指定信号示出主侧的情况下，经由双向端子输出所述存储器访问信号，另一方面，在所述主从指定信号示出从侧的情况下，不生成所述存储器访问信号，将所述双向端子设定为输入状态。
18.根据权利要求17所述的显示装置，其特征在于， 对所述第一及第二显示面板驱动器各自中的一个显示面板驱动器外部供给示出主侧的所述主从指定信号， 对除所述一个显示面板驱动器以外的其它显示面板驱动器的每一个外部供给示出从侧的所述主从指定信号。
19.根据权利要求18所述的显示装置，其特征在于， 在对所述存储器进行所述设定数据的写入的情况下，所述一个显示面板驱动器的所述存储器控制电路生成示出写入命令的存储器访问信号， 在所述存储器控制电路生成示出所述写入命令的存储器访问信号的情况下，或者在经由所述双向端子从外部输入的所述存储器访问信号示出所述写入命令的情况下，所述导入控制电路停止生成所述导入启用信号。
20.根据权利要求16~19的任一项所述的显示装置，其特征在于， 所述一个显示面板驱动器的所述存储器控制电路在电源投入后的规定的定时进行所述存储器访问信 号的生成。
【文档编号】G09G3/20GK103794166SQ201310509926
【公开日】2014年5月14日 申请日期:2013年10月25日 优先权日:2012年10月26日
【发明者】近藤裕则, 游佐敦史 申请人:拉碧斯半导体株式会社