闸极驱动电路的制作方法

本发明与显示装置有关，尤其是关于一种应用于显示装置的闸极驱动电路。

背景技术：

于现有的液晶显示装置中，当液晶显示面板处于关闭(power-off)状态时，液晶显示面板上的电荷会被放电(discharged)，以避免出现不正常的显示画面，而时序控制器(timingcontroller,t-con)则会发出一时序控制信号(xon)至闸极驱动器，以控制所有的闸极输出。当闸极驱动器接收到时序控制信号时，闸极驱动器将会依序开启所有的闸极输出，并由闸极输出开启液晶显示面板上的所有薄膜晶体管(thin-filmtransistor,tft)，由此将每一像素所储存的所有电荷加以放电。此一功能可称为xon功能。

传统上，由于xon功能所采用的延迟时间通常是固定的，因此，此一固定的延迟时间不一定能够同时适用于具有不同尺寸大小的液晶显示面板。假设xon功能所采用的延迟时间太短，将会产生很大的涌浪电流(inrushcurrent)导致设置于阵列基板上的导线(wireonarray,woa)毁损；假设xon功能所采用的延迟时间太长，则电源已降至接地电压，导致xon功能无法顺利实现。

技术实现要素：

有鉴于此，本发明提出一种应用于显示装置的闸极驱动电路，以有效解决现有技术所遭遇到的上述种种问题。

根据本发明的一具体实施例为一种闸极驱动电路。于此实施例中，闸极驱动电路应用于液晶显示器。闸极驱动电路包含输入端、n个延迟单元、控 制信号汇流排、n个缓冲单元及n个输出垫。输入端用以接收时序控制信号，其中时序控制信号包含总延迟时间。n个延迟单元包含第一延迟单元、第二延迟单元、…、第(n-1)延迟单元及第n延迟单元。第一延迟单元耦接于输入端与第二延迟单元之间，第二延迟单元、…、第(n-1)延迟单元及第n延迟单元依序串接至第一延迟单元。n个延迟单元各自的延迟时间均为可调整的且n个延迟单元各自的延迟时间总和即为总延迟时间。n为正整数且n≥2。控制信号汇流排分别耦接至n个延迟单元并根据时序控制信号分别决定n个延迟单元各自的延迟时间。n个缓冲单元包含第一缓冲单元、第二缓冲单元、…、第(n-1)缓冲单元及第n缓冲单元。第一缓冲单元耦接至输入端与第一延迟单元之间。第二缓冲单元耦接至第一延迟单元与第二延迟单元之间，…，第n缓冲单元耦接至第(n-1)延迟单元与第n延迟单元之间。n个输出垫分别相对应地耦接至n个缓冲单元，用以分别输出n个闸极驱动信号。

于一实施例中，总延迟时间为可调整的。

于一实施例中，液晶显示器还包含一时序控制器(tcon)，该时序控制器耦接该闸极驱动电路的该输入端且该时序控制信号由该时序控制器所产生。

于一实施例中，液晶显示器还包含一显示面板，该显示面板具有(n*m)列像素，m为正整数。

于一实施例中，液晶显示器包含m个该闸极驱动电路，每一该闸极驱动电路的该n个输出垫分别耦接该(n*m)列像素中的相对应的n列像素并分别输出n个闸极驱动信号至该相对应的n列像素。

根据本发明的另一具体实施例亦为一种闸极驱动电路。于此实施例中，闸极驱动电路应用于液晶显示器。闸极驱动电路包含输入端、n个延迟单元、k个控制信号汇流排、n个缓冲单元及n个输出垫。输入端用以接收时序控制信号，其中时序控制信号包含总延迟时间。n个延迟单元包含第一延迟单元、第二延迟单元、…、第(n-1)延迟单元及第n延迟单元，其中第一延迟 单元耦接于输入端与第二延迟单元之间，第二延迟单元、…、第(n-1)延迟单元及第n延迟单元依序串接至第一延迟单元，n个延迟单元的延迟时间均为可调整的且n个延迟单元各自的延迟时间总和即为总延迟时间，n个延迟单元分成k个延迟单元群组且同一延迟单元群组中的延迟单元的延迟时间均相等，n与k均为正整数且n≥2，n≥k。k个控制信号汇流排分别耦接至k个延迟单元群组并根据时序控制信号分别决定k个延迟单元群组各自的延迟时间。n个缓冲单元包含第一缓冲单元、第二缓冲单元、…、第(n-1)缓冲单元及第n缓冲单元，其中第一缓冲单元耦接至输入端与第一延迟单元之间，第二缓冲单元耦接至第一延迟单元与第二延迟单元之间，…，第n缓冲单元耦接至第(n-1)延迟单元与第n延迟单元之间。n个输出垫分别相对应地耦接至n个缓冲单元，用以分别输出n个闸极驱动信号。

于一实施例中，该总延迟时间为可调整的。

于一实施例中，至少两个该k个延迟单元群组所包含的延迟单元数目相同。

于一实施例中，每一该k个延迟单元群组各自包含的延迟单元数目均不同。

于一实施例中，该液晶显示器还包含一时序控制器，该时序控制器耦接该闸极驱动电路的该输入端且该时序控制信号由该时序控制器所产生。

于一实施例中，该液晶显示器还包含一显示面板，该显示面板具有(n*m)列像素，m为正整数。

于一实施例中，该液晶显示器包含m个该闸极驱动电路，每一该闸极驱动电路的该n个输出垫分别耦接该(n*m)列像素中的相对应的n列像素并分别输出n个闸极驱动信号至该相对应的n列像素。

相较于现有技术，根据本发明的应用于显示装置的闸极驱动电路采用可调整的延迟时间来实现xon功能，因此，即使显示装置的液晶显示面板具有不同的尺寸大小，xon功能所采用的延迟时间能够随之进行调整，故能有效避免现有技术中由于延迟时间太短所导致设置于阵列基板上的导线毁 损或由于延迟时间太长所导致xon功能无法顺利实现的缺点，进而提升应用于显示装置的闸极驱动电路的效能。

关于本发明的优点与精神可以通过以下的发明详述及所附附图得到进一步的了解。

附图说明

图1为根据本发明的一较佳具体实施例的闸极驱动电路应用于显示装置的示意图。

图2为本发明的闸极驱动电路具有单一个控制信号汇流排(controlsignalbus)的示意图。

图3为时序控制信号xon及n个闸极驱动信号gout1～goutn的时序图。

图4为本发明的闸极驱动电路具有多个控制信号汇流排的示意图。

图5为时序控制信号xon及n+m个闸极驱动信号gout1～gout(n+m)的时序图。

主要元件符号说明：

1显示装置

pl显示面板

tcon时序控制器

gd1～gdm闸极驱动电路

sd1～sdp源极驱动电路

r1～rmn(m*n)列像素

l1～lpq(p*q)行像素

pcb电路板

sout1～soutq源极驱动信号

dl1～dln延迟单元

bf1～bfn缓冲单元

pad1～padn输出垫

gout1～goutn闸极驱动信号

xon时序控制信号

in输入端

bus、bus1～busk控制信号汇流排

vdd工作电压

g1～gk延迟单元群组

t1～tn第一时间点～第n时间点

△t1～△t(n-1)延迟时间

△ttotal总延迟时间

具体实施方式

根据本发明的一较佳具体实施例为一种应用于显示装置的闸极驱动电路。于此实施例中，闸极驱动电路应用于一液晶显示装置，但不以此为限。

请参照图1，图1为根据本发明的一较佳具体实施例的闸极驱动电路应用于显示装置的示意图。

如图1所示，显示装置1包含显示面板pl、时序控制器tcon、m个闸极驱动电路gd1～gdm及p个源极驱动电路sd1～sdp。其中，m与p均为正整数且m与p可以相同或不同，并无特定的限制。

于此实施例中，显示面板pl共包含有(m*n)*(p*q)个像素，并且该(m*n)*(p*q)个像素分别沿水平方向排列成(m*n)列像素r1～rmn以及沿垂直方向排列成(p*q)行像素l1～lpq，其中m、n、p及q均为正整数，n≥2。每个像素均分别包含晶体管开关与电容，并且电容耦接于晶体管开关的汲极(drain)。

时序控制器tcon设置于电路板pcb上并耦接至m个闸极驱动电路gd1～gdm。时序控制器tcon会产生一时序控制信号xon并将时序控制 信号xon分别传送至m个闸极驱动电路gd1～gdm。

于m个闸极驱动电路gd1～gdm中，以闸极驱动电路gd1为例，闸极驱动电路gd1分别耦接该(m*n)列像素中的第一列像素r1至第n列像素rn。当闸极驱动电路gd1接收到来自时序控制器tcon的时序控制信号xon时，闸极驱动电路gd1会分别输出n个闸极驱动信号gout1～goutn至第一列像素r1至第n列像素rn，以分别驱动第一列像素r1至第n列像素rn。依此类推，闸极驱动电路gdm分别耦接该(m*n)列像素中的第[(m-1)*n+1]列像素r(m-1)n+1至第(m*n)列像素rmn。当闸极驱动电路gdm接收到来自时序控制器tcon的时序控制信号xon时，闸极驱动电路gdm会分别输出n个闸极驱动信号gout1～goutn至第[(m-1)*n+1]列像素r(m-1)n+1至第(m*n)列像素rmn，以分别驱动第[(m-1)*n+1]列像素r(m-1)n+1至第(m*n)列像素rmn。

需说明的是，以闸极驱动电路gd1为例，闸极驱动电路gd1所输出的闸极驱动信号gout1会传送至第一列像素r1中的每一个像素的晶体管开关的闸极(gate)；闸极驱动电路gd1所输出的闸极驱动信号gout2会传送至第二列像素r2中的每一个像素的晶体管开关的闸极；依此类推，闸极驱动电路gd1所输出的闸极驱动信号goutn会传送至第n列像素rn中的每一个像素的晶体管开关的闸极。同理，闸极驱动电路gdm所输出的闸极驱动信号gout1会传送至第[(m-1)*n+1]列像素r(m-1)n+1中的每一个像素的晶体管开关的闸极；闸极驱动电路gdm所输出的闸极驱动信号gout2会传送至第[(m-1)*n+2]列像素r(m-1)n+2中的每一个像素的晶体管开关的闸极；依此类推，闸极驱动电路gdm所输出的闸极驱动信号goutn会传送至第(m*n)列像素rmn中的每一个像素的晶体管开关的闸极。

至于p个源极驱动电路sd1～sdp，以源极驱动电路sd1为例，源极驱动电路sd1分别耦接该(p*q)行像素中的第一行像素l1至第q行像素lq。源极驱动电路sd1会分别输出q个源极驱动信号sout1～soutq至第一行像素l1至第q行像素lq，以分别驱动第一行像素l1至第q行像素lq。 依此类推，源极驱动电路sdp分别耦接该(p*q)行像素中的第[(p-1)*q+1]行像素l(p-1)q+1至第(p*q)列像素lpq。源极驱动电路sdp会分别输出q个源极驱动信号sout1～soutq至第[(p-1)*q+1]行像素l(p-1)q+1至第(p*q)列像素lpq，以分别驱动第[(p-1)*q+1]行像素l(p-1)q+1至第(p*q)列像素lpq。

需说明的是，以源极驱动电路sd1为例，源极驱动电路sd1所输出的源极驱动信号sout1会传送至第一行像素l1中的每一个像素的晶体管开关的源极(source)；依此类推，源极驱动电路sd1所输出的源极驱动信号soutq会传送至第q行像素lq中的每一个像素的晶体管开关的源极。同理，源极驱动电路sdp所输出的源极驱动信号sout1会传送至第[(p-1)*q+1]行像素l(p-1)q+1中的每一个像素的晶体管开关的源极；依此类推，源极驱动电路sdp所输出的源极驱动信号soutq会传送至第(p*q)列像素lpq中的每一个像素的晶体管开关的源极。

接下来，将以不同的实施例来说明本发明的闸极驱动电路gd1的电路架构。需说明的是，下列实施例虽以闸极驱动电路gd1为例，但其他的闸极驱动电路gd2～gdm亦可依此类推，故于此不另行赘述。

请参照图2，图2为本发明的闸极驱动电路具有单一个控制信号汇流排(controlsignalbus)的示意图。

如图2所示，闸极驱动电路gd1包含输入端in、n个延迟单元dl1～dln、单一个控制信号汇流排bus、n个缓冲单元bf1～bfn及n个输出垫pad1～padn。闸极驱动电路gd1的输入端in用以接收来自时序控制器tcon的时序控制信号xon，其中时序控制信号xon包含一总延迟时间。

于此实施例中，n个延迟单元dl1～dln包含第一延迟单元dl1、第二延迟单元dl2、第三延迟单元dl3、…、第(n-1)延迟单元dl(n-1)及第n延迟单元dln。其中，第一延迟单元dl1耦接于输入端in与第二延迟单元dl2之间，而第二延迟单元dl2、第三延迟单元dl3、…、第(n-1)延迟单 元dl(n-1)及第n延迟单元dln则依序串接至第一延迟单元dl1。

需特别说明的是，本发明中的闸极驱动电路gd1的n个延迟单元dl1～dln分别具有各自的延迟时间并且n个延迟单元dl1～dln的延迟时间均为可调整的。此外，n个延迟单元dl1～dln各自的延迟时间的总和即为时序控制信号xon所包含的总延迟时间。因此，由上述可知：时序控制信号xon所包含的总延迟时间亦为可调整的。

于此实施例中，n个缓冲单元bf1～bfn包含第一缓冲单元bf1、第二缓冲单元bf2、第三缓冲单元bf3、…、第(n-1)缓冲单元bf(n-1)及第n缓冲单元bfn。n个输出垫pad1～padn包含第一输出垫pad1、第二输出垫pad2、第三输出垫pad3、…、第(n-1)输出垫pad(n-1)及第n输出垫padn。其中，第一缓冲单元bf1的一端耦接至输入端in与第一延迟单元dl1之间且其另一端耦接至第一输出垫pad1；第二缓冲单元bf2的一端耦接至第一延迟单元dl1与第二延迟单元dl2之间且其另一端耦接至第二输出垫pad2；依此类推，第n缓冲单元bfn的一端耦接至第(n-1)延迟单元dl(n-1)与第n延迟单元dln之间且其另一端耦接至第n输出垫padn。控制信号汇流排bus分别耦接至n个延迟单元dl1～dln并根据时序控制信号xon分别决定n个延迟单元dl1～dln各自的延迟时间。n个输出垫pad1～padn分别相对应地耦接至n个缓冲单元bf1～bfn，用以分别输出n个闸极驱动信号gout1～goutn。

亦请参照图3，图3为时序控制信号xon及n个闸极驱动信号gout1～goutn的时序图。

如图3所示，当来自电源的工作电压vdd由高准位开始下降并于第一时间点t1下降至原本准位的某一比例(例如70％)时，时序控制信号xon即会于第一时间点t1从原本的高准位变为低准位并维持于低准位。至于n个闸极驱动信号gout1～goutn则是会依据其各自的延迟时间依序于不同的时间点t1～tn分别从原本的低准位变为高准位并维持于高准位。

更详细而言，闸极驱动信号gout1与时序控制信号xon同步于第一 时间点t1改变其准位，不同的是，时序控制信号xon是从原本的高准位变为低准位并维持于低准位，而闸极驱动信号gout1则是从原本的低准位变为高准位并维持于高准位。因此，在第一时间点t1下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号gout1位于高准位，其余闸极驱动信号gout2～goutn仍位于原本的低准位。

接着，从第一时间点t1经过了延迟时间△t1后，闸极驱动信号gout2于第二时间点t2从原本的低准位变为高准位并维持于高准位。因此，在第二时间点t2下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号gout1及gout2位于高准位，其余闸极驱动信号gout3～goutn仍位于原本的低准位。

同理，从第二时间点t2经过了延迟时间△t2后，闸极驱动信号gout3于第三时间点t3从原本的低准位变为高准位并维持于高准位。因此，在第三时间点t3下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号gout1～gout3位于高准位，其余闸极驱动信号gout4～goutn仍位于原本的低准位。

依此类推，从第(n-1)时间点t(n-1)经过了延迟时间△t(n-1)后，闸极驱动信号goutn于第n时间点tn从原本的低准位变为高准位并维持于高准位。因此，在第n时间点tn下，n个闸极驱动信号gout1～goutn均位于高准位，并没有任何闸极驱动信号仍位于原本的低准位。

需特别说明的是，由于上述的延迟时间△t1～△t(n-1)均为可调整的且其总和即为时序控制信号xon所包含的总延迟时间△ttotal，因此，时序控制信号xon所包含的总延迟时间△ttotal亦为可调整的。

于另一实施例中，请参照图4，图4为本发明的闸极驱动电路具有多个控制信号汇流排的示意图。

如图4所示，闸极驱动电路gd1包含输入端in、n个延迟单元dl1～dln、k个控制信号汇流排bus1～busk、n个缓冲单元bf1～bfn及n个输出垫pad1～padn。闸极驱动电路gd1的输入端in用以接收来自时 序控制器tcon的时序控制信号xon，其中时序控制信号xon包含一总延迟时间。其中，n与k均为正整数且n≥2，n≥k。

于此实施例中，n个延迟单元dl1～dln包含第一延迟单元dl1、第二延迟单元dl2、第三延迟单元dl3、…、第(n-1)延迟单元dl(n-1)及第n延迟单元dln。其中，第一延迟单元dl1耦接于输入端in与第二延迟单元dl2之间，而第二延迟单元dl2、第三延迟单元dl3、…、第(n-1)延迟单元dl(n-1)及第n延迟单元dln则依序串接至第一延迟单元dl1。n个缓冲单元bf1～bfn包含第一缓冲单元bf1、第二缓冲单元bf2、第三缓冲单元bf3、…、第(n-1)缓冲单元bf(n-1)及第n缓冲单元bfn。n个输出垫pad1～padn包含第一输出垫pad1、第二输出垫pad2、第三输出垫pad3、…、第(n-1)输出垫pad(n-1)及第n输出垫padn。其中，第一缓冲单元bf1的一端耦接至输入端in与第一延迟单元dl1之间且其另一端耦接至第一输出垫pad1；第二缓冲单元bf2的一端耦接至第一延迟单元dl1与第二延迟单元dl2之间且其另一端耦接至第二输出垫pad2；依此类推，第n缓冲单元bfn的一端耦接至第(n-1)延迟单元dl(n-1)与第n延迟单元dln之间且其另一端耦接至第n输出垫padn。

与前述实施例不同的是：此实施例中的n个延迟单元dl1～dln会被分成k个延迟单元群组g1～gk且被分在同一个延迟单元群组中的所有延迟单元的延迟时间均彼此相等。k个控制信号汇流排bus1～busk则会分别耦接至k个延迟单元群组g1～gk并根据时序控制信号xon分别决定k个延迟单元群组g1～gk各自的延迟时间。

需特别说明的是，k个延迟单元群组g1～gk中的每一延迟单元群组的延迟时间均为可调整的，并且其总和即为时序控制信号xon所包含的总延迟时间。因此，由上述可知：时序控制信号xon所包含的总延迟时间亦为可调整的。

于此实施例中，假设第一延迟单元群组g1包含延迟单元dl1～dl3、第二延迟单元群组g2包含延迟单元dl4～dl5、…、第k延迟单元群组gk 包含延迟单元dl(n-1)～dln，则控制信号汇流排bus1会分别耦接至第一延迟单元群组g1中的延迟单元dl1～dl3，并根据时序控制信号xon决定第一延迟单元群组g1中的延迟单元dl1～dl3共同的第一延迟时间；控制信号汇流排bus2会分别耦接至第二延迟单元群组g2中的延迟单元dl4～dl5，并根据时序控制信号xon决定第二延迟单元群组g2中的延迟单元dl4～dl5共同的第二延迟时间；依此类推，控制信号汇流排busk会分别耦接至第k延迟单元群组gk中的延迟单元dl(n-1)～dln，并根据时序控制信号xon决定第k延迟单元群组gk中的延迟单元dl(n-1)～dln共同的第k延迟时间。n个输出垫pad1～padn分别相对应地耦接至n个缓冲单元bf1～bfn，用以分别输出n个闸极驱动信号gout1～goutn。

亦请参照图5，图5为时序控制信号xon及n个闸极驱动信号gout1～goutn的时序图。

如图5所示，当来自电源的工作电压vdd由高准位开始下降并于第一时间点t1下降至原本准位的某一比例(例如70％)时，时序控制信号xon即会于第一时间点t1从原本的高准位变为低准位并维持于低准位。至于n个闸极驱动信号gout1～goutn则是会依据其各自所属的延迟单元群组所对应的延迟时间依序于不同的时间点t1～tn分别从原本的低准位变为高准位并维持于高准位。

更详细而言，闸极驱动信号gout1与时序控制信号xon同步于第一时间点t1改变其准位，不同的是，时序控制信号xon是从原本的高准位变为低准位并维持于低准位，而闸极驱动信号gout1则是从原本的低准位变为高准位并维持于高准位。因此，在第一时间点t1下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号gout1位于高准位，其余闸极驱动信号gout2～goutn仍位于原本的低准位。

接着，从第一时间点t1经过了延迟时间△t1后，闸极驱动信号gout2于第二时间点t2从原本的低准位变为高准位并维持于高准位。因此，在第二时间点t2下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号 gout1及gout2位于高准位，其余闸极驱动信号gout3～goutn仍位于原本的低准位。

同理，从第二时间点t2经过了延迟时间△t2后，闸极驱动信号gout3于第三时间点t3从原本的低准位变为高准位并维持于高准位。因此，在第三时间点t3下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号gout1～gout3位于高准位，其余闸极驱动信号gout4～goutn仍位于原本的低准位。

同理，从第三时间点t3经过了延迟时间△t3后，闸极驱动信号gout4于第四时间点t4从原本的低准位变为高准位并维持于高准位。因此，在第四时间点t4下，n个闸极驱动信号gout1～goutn中仅有闸极驱动信号gout1～gout4位于高准位，其余闸极驱动信号gout5～goutn仍位于原本的低准位。

需说明的是，由于延迟单元dl1～dl3属于同一个延迟单元群组g1，因此，延迟单元dl1～dl3的延迟时间均彼此相等，也就是说，图4中的延迟时间△t1～△t3应会彼此相等。

依此类推，从第(n-2)时间点t(n-2)经过了延迟时间△t(n-2)后，闸极驱动信号gout(n-1)于第(n-1)时间点t(n-1)从原本的低准位变为高准位并维持于高准位。因此，在第(n-1)时间点t(n-1)下，n个闸极驱动信号gout1～goutn中的闸极驱动信号gout1～gout(n-1)均位于高准位，仅剩闸极驱动信号goutn还维持于低准位。

接着，从第(n-1)时间点t(n-1)经过了延迟时间△t(n-1)后，闸极驱动信号goutn于第n时间点tn从原本的低准位变为高准位并维持于高准位。因此，在第n时间点tn下，n个闸极驱动信号gout1～goutn均位于高准位，并没有任何闸极驱动信号仍位于原本的低准位。

需特别说明的是，由于上述的延迟时间△t1～△t(n-1)均为可调整的且其总和即为时序控制信号xon所包含的总延迟时间△ttotal，因此，时序控制信号xon所包含的总延迟时间△ttotal亦为可调整的。

相较于现有技术，根据本发明的应用于显示装置的闸极驱动电路采用可调整的延迟时间来实现xon功能，因此，即使显示装置的液晶显示面板具有不同的尺寸大小，xon功能所采用的延迟时间能够随之进行调整，故能有效避免现有技术中由于延迟时间太短所导致设置于阵列基板上的导线毁损或由于延迟时间太长所导致xon功能无法顺利实现的缺点，进而提升应用于显示装置的闸极驱动电路的效能。

由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。