显示装置及其驱动方法与流程

本发明涉及视频图像处理技术，尤其涉及显示装置及其驱动方法。

背景技术：

随着人们不断追求更高清晰度、更逼真的显示效果，普通液晶模组因此逐渐无法满足这种需要。于是市场上出现了一种具有超高分辨率和超高像素密度的新型显示模组来满足人们的需求。这种显示模组的接口和内部显示处理电路采用mipi(mobileindustryprocessorinterface移动产业处理器接口)信号接口。该接口是由包括arm、三星、intel等公司在内的mipi联盟所制定，目的是把移动、便携设备内部各组件如摄像头、显示屏、处理器等接口标准化并且彼此开放，从而提高了性能，降低了成本和功耗。mipi接口不仅能支持超高分辨率和刷新率，而且具有更远的传输距离，更好的电磁兼容性，因此带有mipi接口的显示模组已成为发展趋势。

vr应用(例如vr头盔，3d眼镜)中有一个重要的参数，vr延迟率，指vr头盔显示设备的视觉观测与头部运动的匹配程度，分为帧间延迟和帧内延迟。帧间延迟指头部转动经过的画面中每一帧之间的处理与显示时间。研究表明，头动和视野的延迟不能超过20ms，否则会有很明显的拖影感。帧内延迟是指人头转的时候，构成画面帧的像素点在每一帧结束时会跳回原点，这时候，人眼的视觉暂留现象会保留上一帧和这一帧的图像，产生拖影现象。为解决延迟导致的拖影、模糊等问题，可以提高刷新率，当画面更加连续切换的时候，视觉系统会持续接收信息，如果刷新率足够高，人会彻底分辨不出现实与虚拟，同时刷新率越高，肉眼越不会感觉到flicker，vr体验更佳。

图1示意性示出现有的驱动显示面板的系统的框图。如图1所示，包 括：显卡110输入2160×3840分辨率的视频数据信号至hdmi桥接芯片(hdmibridge)120中，经过hdmi桥接芯片120对该视频数据信号进行处理后，输入至fpga130中分为左右两屏数据，其中每屏数据分辨率为1080×3840，然后再将该分辨率的分屏后的两路数据分别输入至第一mipi桥接芯片(mipibridge_l)140和第二mipi桥接芯片(mipibridge_r)150，经过第一mipi桥接芯片140和第二mipi桥接芯片150的传输输入至第一面板驱动芯片(sdr1)160和第二面板驱动芯片(sdr2)170，此架构下受限于mipi数据量为1080×3840，帧率约为30hz。当显示面板以相对低的频率被驱动时，会产生闪烁，从而会降低显示质量。在vr3d应用下30hz帧率很容易产生闪烁与拖影等影像不佳效果。

因此，需要一种新的显示装置及其驱动方法。

在所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本发明提供一种显示装置及其驱动方法，能够提高显示效果。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一方面，提供一种显示装置，包括显示面板，还包括：接收单元，用于接收来自一系统显卡的具有第一分辨率的视频数据信号；分路单元，其电连接所述接收单元，用于将所述视频数据信号转换为具有第二分辨率的第一数据信号和第二数据信号；其中，所述第二分辨率小于所述第一分辨率；分辨率变换单元，其电连接所述分路单元，用于将所述第一数据信号和所述第二数据信号分别转换为具有第三分辨率的第一画面数据信号和第二画面数据信号；其中，所述第三分辨率大于所述第一分辨率；以及驱动单元，其电连接所述分辨率变换单元，用于将所述第一画面数据信号和所述第二画面数据信号输入至所述显示面板进行显示。

根据本发明的一实施方式，其中所述显示面板为具有第四分辨率的oled面板，其电连接所述驱动单元以接收所述第一画面数据信号和所述 第二画面数据信号；其中，所述第四分辨率大于所述第三分辨率。

根据本发明的一实施方式，其中所述分路单元为fpga芯片。

根据本发明的一实施方式，还包括：第一mipi桥接芯片和第二mipi桥接芯片；其中，所述第一mipi桥接芯片和所述第二mipi桥接芯片分别电连接所述fpga芯片，分别用于接收所述第一数据信号和所述第二数据信号。

根据本发明的一实施方式，其中所述分辨率变换单元包括第一面板驱动芯片和第二面板驱动芯片；其中，所述第一面板驱动芯片，其分别与所述第一mipi桥接芯片和所述显示面板电连接，用于将具有所述第二分辨率的所述第一数据信号转换为具有所述第三分辨率的所述第一画面数据信号；所述第二面板驱动芯片，其分别与所述第二mipi桥接芯片和所述显示面板电连接，用于将具有所述第二分辨率的所述第二数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

根据本发明的一实施方式，其中所述第一面板驱动芯片包括：第一分辨率变换子单元，用于将具有所述第二分辨率的所述第一数据信号转换为具有所述第五分辨率的第三数据信号；其中，所述第五分辨率大于所述第二分辨率；第二分辨率变换子单元，用于将具有所述第五分辨率的所述第三数据信号转换为具有所述第三分辨率的所述第一画面数据信号；其中，所述第三分辨率小于所述第五分辨率。

根据本发明的一实施方式，其中第二面板驱动芯片包括：第三分辨率变换子单元，用于将具有所述第二分辨率的所述第二数据信号转换为具有所述第五分辨率的第四数据信号；第四分辨率变换子单元，用于将具有所述第五分辨率的所述第四数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

根据本发明的一实施方式，其中所述接收单元为hdmi桥接芯片，所述hdmi桥接芯片分别与所述系统显卡和所述fpga芯片电连接，用于接收来自所述显卡的视频数据信号并将其输入至所述fpga芯片中。

根据本发明实施例的另一方面，提供一种应用于上述的显示装置的驱动方法，包括以下步骤：步骤1、通过所述接收单元接收来自所述系统显卡的具有所述第一分辨率的所述视频数据信号并将其输入至所述分路单 元；步骤2、通过所述分路单元将所述视频数据信号转换为具有所述第二分辨率的所述第一数据信号和所述第二数据信号并将其输入至所述分辨率变换单元；步骤3、通过所述分辨率变换单元将所述第一数据信号和所述第二数据信号分别转换为具有所述第三分辨率的所述第一画面数据信号和所述第二画面数据信号并输入至所述驱动单元；以及步骤4、通过所述驱动单元将所述第一画面数据信号和所述第二画面数据信号输入至所述显示面板进行显示。

根据本发明的一实施方式，其中所述显示面板为具有第四分辨率的oled面板，其电连接所述驱动单元，所述步骤4包括：由所述oled面板以接收所述第一画面数据信号和所述第二画面数据信号；其中，所述第四分辨率大于所述第三分辨率。

根据本发明的一实施方式，其中所述分路单元为fpga芯片。

根据本发明的一实施方式，其中所述显示装置还包括第一mipi桥接芯片和第二mipi桥接芯片，所述第一mipi桥接芯片和所述第二mipi桥接芯片分别电连接所述fpga芯片，所述步骤2中包括：由所述第一mipi桥接芯片和所述第二mipi桥接芯片分别用于接收所述第一数据信号和所述第二数据信号。

根据本发明的一实施方式，其中所述分辨率变换单元包括第一面板驱动芯片和第二面板驱动芯片；其中，所述第一面板驱动芯片，其分别与所述第一mipi桥接芯片和所述显示面板电连接；所述第二面板驱动芯片，其分别与所述第二mipi桥接芯片和所述显示面板电连接，所述步骤3包括：由所述第一面板驱动芯片将具有所述第二分辨率的所述第一数据信号转换为具有所述第三分辨率的所述第一画面数据信号；由所述第二面板驱动芯片将具有所述第二分辨率的所述第二数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

根据本发明的一实施方式，其中所述第一面板驱动芯片包括第一分辨率变换子单元和第二分辨率变换子单元，所述步骤3包括：步骤31、通过所述第一分辨率变换子单元将具有所述第二分辨率的所述第一数据信号转换为具有第五分辨率的第三数据信号并将其输入至所述第二分辨率变换子单元；其中，所述第五分辨率大于所述第二分辨率；步骤32、通 过所述第二分辨率变换子单元将具有所述第五分辨率的所述第三数据信号转换为具有所述第三分辨率的所述第一画面数据信号；其中，所述第三分辨率小于所述第五分辨率。

根据本发明的一实施方式，其中第二面板驱动芯片包括第三分辨率变换子单元和第四分辨率变换子单元，所述步骤3包括：步骤33、通过所述第三分辨率变换子单元将具有所述第二分辨率的所述第二数据信号转换为具有所述第五分辨率的第四数据信号并将其输入至所述第四分辨率变换子单元；步骤34、通过所述第四分辨率变换子单元将具有所述第五分辨率的所述第四数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

根据本发明的一实施方式，其中所述接收单元为hdmi桥接芯片，所述hdmi桥接芯片分别与所述系统显卡和所述fpga芯片电连接，所述步骤1包括：由所述hdmi桥接芯片接收来自所述系统显卡的具有所述第一分辨率的所述视频数据信号。

根据本发明的显示装置及其驱动方法，通过整合优化算法在显示面板的驱动芯片端以提高oleduhd的帧率，避免了由于低帧率导致的闪烁与拖影等影像显示不佳的问题，提高了显示效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1示意性示出现有的驱动显示面板的系统的框图；

图2示意性示出根据本发明示例实施方式的显示装置的框图；

图3示意性示出根据本发明示例实施方式的显示装置的框图；

图4示意性示出根据本发明示例实施方式的显示装置的框图；

图5示意性示出根据本发明示例实施方式的应用于显示装置的驱动方法的流程图；

图6示意性示出根据本发明示例实施方式的应用于显示装置的驱动 方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本发明的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免喧宾夺主而使得本发明的各方面变得模糊。

附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

图2示意性示出根据本发明示例实施方式的显示装置的框图。

如图2所示，该显示装置包括显示面板250，还包括：接收单元210，用于接收来自一系统显卡(其中，这里的系统显卡可以是任何可以提供视频或者图像信号的信号源装置)的具有第一分辨率的视频数据信号；分路单元220，其电连接所述接收单元210，用于将所述视频数据信号转换为具有第二分辨率的第一数据信号和第二数据信号；其中，所述第二分辨率小于所述第一分辨率；分辨率变换单元230，其电连接所述分路单元220， 用于将所述第一数据信号和所述第二数据信号分别转换为具有第三分辨率的第一画面数据信号和第二画面数据信号；其中，所述第三分辨率大于所述第一分辨率；以及驱动单元240，其电连接所述分辨率变换单元230，用于将所述第一画面数据信号和所述第二画面数据信号输入至所述显示面板250进行显示。

在示例性实施例中，其中所述显示面板250为具有第四分辨率的oled面板，其电连接所述驱动单元以接收所述第一画面数据信号和所述第二画面数据信号；其中，所述第四分辨率大于所述第三分辨率。例如，所述oled面板为uhd面板。

在示例性实施例中，其中所述分路单元220为fpga芯片。

在示例性实施例中，还包括：第一mipi桥接芯片和第二mipi桥接芯片；其中，所述第一mipi桥接芯片和所述第二mipi桥接芯片分别电连接所述fpga芯片，分别用于接收所述第一数据信号和所述第二数据信号。

在示例性实施例中，其中所述分辨率变换单元230包括第一面板驱动芯片和第二面板驱动芯片；其中，所述第一面板驱动芯片，其分别与所述第一mipi桥接芯片和所述显示面板250电连接，用于将具有所述第二分辨率的所述第一数据信号转换为具有所述第三分辨率的所述第一画面数据信号；所述第二面板驱动芯片，其分别与所述第二mipi桥接芯片和所述显示面板250电连接，用于将具有所述第二分辨率的所述第二数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

在示例性实施例中，其中所述第一面板驱动芯片包括：第一分辨率变换子单元，用于将具有所述第二分辨率的所述第一数据信号转换为具有第五分辨率的第三数据信号；其中，所述第五分辨率大于所述第二分辨率；第二分辨率变换子单元，用于将具有所述第五分辨率的所述第三数据信号转换为具有所述第三分辨率的所述第一画面数据信号；其中，所述第三分辨率小于所述第五分辨率。

在示例性实施例中，其中第二面板驱动芯片包括：第三分辨率变换子单元，用于将具有所述第二分辨率的所述第二数据信号转换为具有第五分辨率的第四数据信号；第四分辨率变换子单元，用于将具有所述第五分辨率的所述第四数据信号转换为具有所述第三分辨率的所述第二画面数据 信号。

在示例性实施例中，其中所述接收单元为hdmi桥接芯片，所述hdmi桥接芯片分别与系统显卡和所述fpga芯片电连接，用于用于接收来自所述系统显卡的视频数据信号并将其输入至所述fpga芯片中。

图3示意性示出根据本发明示例实施方式的显示装置的框图。

如图3所示，该显示装置，采用具有排列成矩阵形的多个像素、并使电信号在各个像素上进行显示的显示面板180，包括：hdmi桥接芯片120，用于接收来自系统显卡110的具有所述第一分辨率(例如，1080×1920)的视频数据信号并输入至fpga130；所述fpga130将所述视频数据信号分成具有所述第二分辨率(例如，540×1920)的所述第一数据信号和所述第二数据信号，其中所述第二分辨率小于所述第一分辨率；第一mipi桥接芯片140，所述第一mipi桥接芯片140电连接所述fpga130，用于接收所述第一数据信号；第二mipi桥接芯片150，所述第二mipi桥接芯片150电连接所述fpga130，用于接收所述第二数据信号；第一面板驱动芯片510，其分别与所述第一mipi桥接芯片140和所述显示面板180电连接，用于将所述第一数据信号转换成具有所述第三分辨率(例如，720×3840)的所述第一画面数据信号，并以一帧率(例如，100hz)将所述第一画面数据信号输入至所述显示面板180；第二面板驱动芯片520，其分别与所述第二mipi桥接芯片150和所述显示面板180电连接，用于将所述第二数据信号转换成具有所述第三分辨率的所述第二画面数据信号，并将所述第二画面数据信号输入至所述显示面板180；其中，所述第三分辨率大于所述第一分辨率。图示中虽然以fpga为例说明，但本发明不限于此，可以采用任意的视频信号处理芯片。

需要说明的是，本发明实施例中给出的分辨率和帧率的值仅是用于示例性说明的，其具体取值可以根据系统设计的需求选择不同的参数，在此不做限定。

在示例性实施例中，其中所述显示面板180是oled显示面板。有机发光二极管又称为有机电激光显示(organiclight-emittingdiode，oled)，oled显示技术具有自发光的特性，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光，而且oled 显示屏幕可视角度大，并且能够节省电能。

所述oled显示面板可以显示uhd效果即具有例如2160×3840的分辨率。其中fhd，即全高清一般能达到分辨率1920×1080。其中uhd(ultrahighdefinition，超高清)，将屏幕的物理分辨率达到3840×2160(4k×2k)及以上的显示，是fhd宽高的各两倍，面积的四倍。

所述第一面板驱动芯片510和所述第二面板驱动芯片520包括时序控制器、栅极驱动器、伽马参考电压产生器和数据驱动器。显示面板180具有显示图像的显示区域和与显示区域相邻的外围区域。

所述显示面板180包括多条栅极线gl、多条数据线dl以及连接到栅极gl和数据线dl(例如，在栅极线gl和数据线dl的交叉处)的多个单位像素。栅极线gl沿着第一方向延伸，数据线dl沿着与第一方向交叉的第二方向延伸。

每个单位像素包括开关元件和存储电容器。存储电容器连接到开关元件。单位像素可以呈矩阵形式。时序控制器接收输入图像数据rgb和输入控制信号。输入图像数据可以包括红色图像数据、绿色图像数据和蓝色图像数据。输入控制信号可以包括主时钟信号和数据使能信号。输入控制信号还可以包括垂直同步信号和水平同步信号。

所述时序控制器基于输入图像数据rgb产生数据信号。时序控制器将数据信号输出数据驱动器。例如，时序控制器可以基于输入图像数据rgb来调节显示面板的帧率。数据驱动器从时序控制器接收数据信号，并且从伽马参考电压产生器接收伽马参考电压。其中，伽马参考电压具有与数据信号的电平对应的值。数据驱动器利用伽马参考电压将数据信号转换为模拟形式的数据电压。数据驱动器将数据电压输出到数据线dl。

所述显示面板180与所述fpga130通过mipi接口(例如，所述第一mipi桥接芯片mipibridge_l和所述第二mipi桥接芯片mipibridge_r)连接。由于mipi接口的架构可通过减少其差分串行接口中的i/o数目来降低处理器的引脚数目及功耗，同时动态可调的低功耗和高速数据模式以及高速模式下的低信号摆幅(signalswing)，也可为mipi提供比单端接口更好的emi辐射性能和emi抗干扰性能，由于连线减少，pcb设计灵活性得以提高，从而能够改进连接器或外设器件的布局，与其他接口比较 引脚数目减少功耗降低，布线方式灵活，emi抗干扰能力强，大大提高液晶显示模组的电性能和可靠性。视频信号处理电路发送信号通过mipi接口传输，使信息传输到显示面板，从而显示各种画面。

所述mipi信号为差分数据，包含一个时钟差分对和两个数据差分对。每个数据传输通道都有2种传输模式：lp(低功耗模式)和hs(高速模式)。lp模式传输速率为10mbit/s、信号为0～1.2v摆幅。hs模式传输速率可高达1gbit/s、信号为100～300mv摆幅。两种模式混叠在一起传输。lp传输分为长数据包和短数据包。长数据包为图像数据信息，短数据包为行、场同步等信息。

较宽的脉冲为垂直同步信号，较窄的脉冲为水平同步信号。根据两种脉冲的宽度差异设计fpga模块自动提取行、垂直同步信号。当lp通道检测到垂直同步信号下降沿时，表示垂直同步信号开始。设置大约50个像素延时后开始接收数据。ecc为错误校验，如果校验出错，此时产生误检，此数据包丢掉，重新开始等待垂直同步信号。ecc位之后就可以依次接收像素数据，此次采集到的数据为第一行数据，接下根据水平同步信号的下降沿分别开始接收数据，接收每一行的数据。至此，实现了将mipi协议的接口与fpga的结合，并使用fpga直接实现了图像处理功能。

当显示中小分辨率的视频图像时，视频信号会被分配到1到4个lane的mipi数据线上送给模组，视频分辨率越高数据量越大，其视频信号被分配到的mipi数据线lane数也越多。当显示超高清分辨率的视频图像时，视频数据量巨大，需要更多的lane数传输和更高的传输率，但由于mipi协议对单个标准化模组的lane数限制(1到4个lane数)以及每个lane的传输率的限制，因此出现了8lane或16lanemipi模组和传输方式。对8lane或16lane的mipi模组的传输方式基本原理就是将所要显示视频图像按某种方式进行分屏处理(如左右半分屏、奇偶像素分屏等)，从而完整的视频图像被分为两个或四个分屏视频数据，相应的，8lane或16lane的mipi模组也被分为两个或四个子模组，为确保最大的视频传输率，每个子模组自身则为4lane的标准模组，因此分屏视频数据被对应的传输给各个子模组里，之后mipi模组再将它们进 行合并来显示出正常画面。

在示例性实施例中，其中所述第一面板驱动芯片510包括：第一分辨率变换子单元，用于将具有所述第二分辨率的所述第一数据信号转换为具有第五分辨率的第三数据信号(scaleup算法)；其中，所述第五分辨率大于所述第二分辨率；第二分辨率变换子单元，用于将具有所述第五分辨率的所述第三数据信号转换为具有所述第三分辨率的所述第一画面数据信号(rendering算法)；其中，所述第三分辨率小于所述第五分辨率。

在示例性实施例中，其中所述第二面板驱动芯片520包括：第三分辨率变换子单元，用于将具有所述第二分辨率的所述第二数据信号转换为具有所述第五分辨率的第四数据信号(scaleup算法)；第四分辨率变换子单元，用于将具有所述第五分辨率的所述第四数据信号转换为具有所述第三分辨率的所述第二画面数据信号(rendering算法)。

在示例性实施例中，hdmi(highdefinitionmultimediainterface，高清晰度多媒体接口)，是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影像信号高速信号。

在示例性实施例中，所述hdmibridge120将所述显卡110输入的视频数据信号转化成rgb信号、vsync、hsync、de等信号。其中vsync代表垂直同步信号，hsync代表水平同步信号。垂直同步信号，其作用主要是让显卡的运算和显示面板刷新率一致以稳定输出的画面质量。vsync有效时，接收到的信号属于同一帧(frame)。hsync有效时，接收到的信号属于同1行。比如，要显示一个a×b的画面，则有：vsync＝hsync×b，hsync＝pclk×a。所述fpga130将输入的视频数据信号(可以包括图像数据和/或视频数据)一分为二(bypass1to2data)，分别送给所述第一mipi桥接芯片(mipibridge_l)140和所述第二mipi桥接芯片(mipibridge_r)150。所述第一面板驱动芯片(sdr1，sourcedriver的简写)510和第二面板驱动芯片(sdr2)520，主要用于处理所述(mipibridge_l)140和所述mipibridge_r150的输入数据，然后输出至所述显示面板180。

在示例性实施例中，所述mipibridge_l140和所述mipibridge_r150的传输速率计算公式为：

v＝h_total×v_total×fr×3×8bit×mipi_tolerance

其中，h_total×v_total为输入所述mipibridge_l140和所述mipibridge_r150的信号的分辨率，fr代表mipi桥接芯片的帧率(framerate)，mipi_tolerance代表公差，上述公式主要根据mipibridge_l140和mipibridge_r150输入信号来计算。

从上述公式可以得出，通过降低mipibridge_l140和mipibridge_r150输入的信号的分辨率以利帧率的提升，而分辨率与帧率会决定mipibridge_l140和mipibridge_r150所需的传输速率，理论上只要不超过mipibridge_l140和mipibridge_r150传输速率的上限，都可以正常显示。当然，在此前提下，帧率越高，显示效果越佳。

图3为整合scaleup与rendering算法在面板驱动芯片端(所述第一面板驱动芯片510和所述第二面板驱动芯片520)，将mipi输出数据量降低至540x1920，从而能够达到100hz的帧率。

例如，所述第一面板驱动芯片510对所述第一数据信号首先进行以下转换具有第五分辨率的第三数据信号：

540x1920scaleupto1080x3840；

然后，再通过以下转换将所述第三数据信号转换成具有所述第三分辨率的所述第一画面数据信号：

1080x3840renderingto720x3840。

具体的算法依不同驱动ic厂商可能会不一样，但原理是类似的。

虽然在图3中，输入的所述视频数据信号(1080x1920)fhd，不同于图1中的uhd(2160x3840)输入数据，但是输入fhd的数据，通过面板驱动芯片端scaleup和rendering算法后，可以实现uhd的显示效果。

本发明实施例中其它内容参考上述发明实施例中的内容，在此不再赘述。

为了更进一步解释取得上述发明实施例的显示效果的原理，下面通过图4做更详细的解释。

图4示意性示出根据本发明示例实施方式的显示装置的框图。

如图4所示，该显示装置，采用具有排列成矩阵形的多个像素、并使电信号在各个像素上进行显示的显示面板180，包括：fpga630，用于接收通过hdmi桥接芯片120接收的来自系统显卡110的具有第一分辨率 (例如，1080×1920)的视频数据信号，将所述视频数据信号分成具有第二分辨率(例如，720×3840)的第一数据信号和第二数据信号；第一mipi桥接芯片140，所述第一mipi桥接芯片140电连接所述fpga630，用于接收所述第一数据信号；第二mipi桥接芯片150，所述第二mipi桥接芯片150电连接所述fpga630，用于接收所述第二数据信号；第一面板驱动芯片160，其分别与所述第一mipi桥接芯片140和所述显示面板180电连接，用于将所述第一数据信号输入至所述显示面板180进行显示；第二面板驱动芯片170，其分别与所述第二mipi桥接芯片150和所述显示面板180电连接，用于将所述第二数据信号输入至所述显示面板180进行显示。

在示例性实施例中，其中所述显示面板是具有第四分辨率(例如，2160×3840)的oled显示面板。其中，所述第二分辨率小于所述第四分辨率。

在示例性实施例中，还包括：第一存储单元(ddr_l)610和第二存储单元(ddr_r)620，其分别与所述视频信号处理电路630电连接。ddr_l610和ddr_r620中存储的分别是经过scaleup和rendering算法后的屏幕的所述第一数据信号和所述第二数据信号，用于将外部数据以低速率输入先存储到ddr中，再以高速率从ddr中读取出来。其中fpga、hdmibridge以及ddr_l、ddr_r之间是ttl接口。

在示例性实施例中，所述fpga630中具体实现1080×1920scaleupto2160×3840是通过补点，例如参考相邻像素后插入增加的像素；2160×3840renderingdownto1440×3840是通过降低点数，例如参考相邻像素后去掉多余的像素。具体的实现方法在此不作限定。

fpga(现场可编程逻辑阵列)芯片是一种可编程的半定制芯片，能实现多链路视频数据的同步处理、并行转换，可达到较高的性能，不仅工作稳定、实现容易，而且价格便宜，避免了因使用各种专用芯片而导致的设计复杂、稳定性差、设计成本高等问题。

参照图1、3和4，假设mipi传输速率是相同的，例如小于1g，根据mipi桥接芯片的输入信号，再根据上述公式，可得：

1080×3840对应30hz，即1080x3840x30(hz)x24/4x1.2＝895m；

720×3840对应40hz，即720x3840x40(hz)x24/4x1.2＝796m；

540×1920对应100hz，即540x1920x100(hz)x24/4x1.2＝746m。

其中30hz、40hz、100hz是理论值，具体应用视实际调试而定。

图4增加了scaleup与rendering算法在面板驱动的系统端，在scaleup和rendering算法后降低了mipi桥接芯片的输入信号的分辨率后可以提高帧率至40hz。

图4和图3是递进关系。算法整合在系统端和驱动芯片端，两者提高帧率的效果会有较大的不同，是主要受限于mipi桥接芯片的传输速率。当算法整合在系统端时，依据图4中mipi桥接芯片的输入信号为720×384，而算法整合在驱动芯片端时，依据图3中mipi桥接芯片的输入信号为540×1920，在mipi桥接芯片传输相同的数据量的前提下，算法整合在驱动芯片端的帧率就可以提高的更高。

本发明直接在驱动芯片端整合scaleup和rendering算法也是可以实现将帧率提高到100hz的，图4的中间过程是为了更好地说明100hz是如何实现的。

本发明实施例中其它内容参考上述发明实施例中的内容，在此不再赘述。

图5示意性示出根据本发明示例实施方式的应用于显示装置的驱动方法的流程图。

如图5所示，在步骤s110，通过所述接收单元接收来自系统显卡的具有第一分辨率的所述视频数据信号并将其输入至所述分路单元。

在步骤s120，通过所述分路单元将所述视频数据信号转换为具有所述第二分辨率的所述第一数据信号和所述第二数据信号并将其输入至所述分辨率变换单元；其中，所述第二分辨率小于所述第一分辨率。

在示例性实施例中，其中所述分路单元为fpga芯片。

在示例性实施例中，其中所述显示装置还包括第一mipi桥接芯片和第二mipi桥接芯片，所述第一mipi桥接芯片和所述第二mipi桥接芯片分别电连接所述fpga芯片，所述步骤120中包括：由所述第一mipi桥接芯片和所述第二mipi桥接芯片分别用于接收所述第一数据信号和所述第二数据信号。

在步骤s130，通过所述分辨率变换单元将所述第一数据信号和所述第二数据信号转换为具有第三分辨率的第一画面数据信号和第二画面数据信号并输入至驱动单元；其中，所述第三分辨率大于所述第一分辨率。

在示例性实施例中，其中所述分辨率变换单元包括第一面板驱动芯片和第二面板驱动芯片；其中，所述第一面板驱动芯片，其分别与所述第一mipi桥接芯片和所述显示面板电连接；所述第二面板驱动芯片，其分别与所述第二mipi桥接芯片和所述显示面板电连接，所述步骤130包括：由所述第一面板驱动芯片将具有所述第二分辨率的所述第一数据信号转换为具有所述第三分辨率的所述第一画面数据信号；由所述第二面板驱动芯片将具有所述第二分辨率的所述第二数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

在示例性实施例中，其中所述第一面板驱动芯片包括第一分辨率变换子单元和第二分辨率变换子单元，所述步骤s130包括：步骤131、通过所述第一分辨率变换子单元将具有所述第二分辨率的所述第一数据信号转换为具有第五分辨率的第三数据信号并将其输入至所述第二分辨率变换子单元；其中，所述第五分辨率大于所述第二分辨率；步骤132、通过所述第二分辨率变换子单元将具有所述第五分辨率的所述第三数据信号转换为具有所述第三分辨率的所述第一画面数据信号；其中，所述第三分辨率小于所述第五分辨率。

在示例性实施例中，其中第二面板驱动芯片包括第三分辨率变换子单元和第四分辨率变换子单元，所述步骤s130还包括：步骤133、通过所述第三分辨率变换子单元将具有所述第二分辨率的所述第二数据信号转换为具有所述第五分辨率的第四数据信号并将其输入至所述第四分辨率变换子单元；步骤134、通过所述第四分辨率变换子单元将具有所述第五分辨率的所述第四数据信号转换为具有所述第三分辨率的所述第二画面数据信号。

在示例性实施例中，其中所述第五分辨率可以为所述第二分辨率的4倍。

在示例性实施例中，其中所述步骤131和步骤133包括：根据所述第一数据信号和所述第二数据信号的多个相邻像素，生成插补像素信号；将 所述插补像素信号插入所述第一数据信号和所述第二数据信号，生成所述第三数据信号和所述第四数据信号。

例如，在第一面板驱动芯片和第二面板驱动芯片中以写入频率为所述帧率分别写入1帧的视频/图像数据，同时以所述帧率进行读出。写入的视频/图像数据输入到一中间值检测电路及一插入电路。所述中间值检测电路对所输入的相邻2帧的各像素上的中间值进行检测。例如，如果写入第一面板驱动芯片的帧的某像素位置上的像素值为200，而写入第二面板驱动芯片的帧在该像素位置上的像素值为100，则中间值为150。所述插入电路对写入的2帧量的视频/图像数据，插入该中间值信号，作为视频/图像数据信号输入至显示面板。

当然，本发明实施例不限定于此一种方法，可通过各种帧插值来实现，例如，帧重复(framerepetition)、帧平均(frameaveraging)以及运动补偿帧插值(motion-compensatedframeinterpolation)。

在示例性实施例中，其中所述步骤132和步骤134包括：根据所述第三数据信号和所述第四数据信号的多个相邻像素，确定所述第三数据信号和所述第四数据信号中多余的像素信号；将所述多余的像素信号从所述第三数据信号和所述第四数据信号中相应的位置删除，生成所述第一画面数据信号和所述第二画面数据信号。

在步骤s140，通过所述驱动单元将所述第一画面数据信号和所述第二画面数据信号以一帧率输入至显示面板进行显示。

在示例性实施例中，其中所述显示面板为具有第四分辨率的oled面板，其电连接所述驱动单元，所述步骤140包括：由所述oled面板以接收所述第一画面数据信号和所述第二画面数据信号；其中，所述第四分辨率大于所述第三分辨率。

在示例性实施例中，其中所述接收单元为hdmi桥接芯片，所述hdmi桥接芯片分别与所述系统显卡和所述fpga芯片电连接，所述步骤s110包括：通过所述hdmi桥接芯片接收来自所述系统显卡的具有所述第一分辨率的视频数据信号并将其输入至所述fpga芯片中。

图6示意性示出根据本发明示例实施方式的应用于显示装置的驱动方法的流程图。

如图6所示，在步骤s210，所述hdmi桥接芯片接收来自所述系统显卡的具有第一分辨率的视频数据信号，所述fpga芯片将所述视频数据信号分成具有第二分辨率的第一数据信号和第二数据信号，将其分别输入至所述第一mipi桥接芯片和所述第二mipi桥接芯片。

在步骤s220，通过所述第一mipi桥接芯片将所述第一数据信号输入至第一面板驱动芯片，通过所述第二mipi桥接芯片将所述第二数据信号输入至所述第二面板驱动芯片。

在步骤s230，在所述第一面板驱动芯片中，根据所述第一数据信号的多个相邻像素，生成第一插补像素信号，将所述第一插补像素信号插入所述第一数据信号，生成具有第五分辨率的第三数据信号；其中，所述第五分辨率大于所述第二分辨率。

在步骤s240，在所述第一面板驱动芯片中，根据所述第三数据信号的多个相邻像素，确定所述第三数据信号中多余的像素信号，将所述多余的像素信号从所述第三数据信号中相应的位置删除，生成具有第三分辨率的第一画面数据信号；其中，所述第三分辨率小于所述第五分辨率。

在步骤s250，在所述第二面板驱动芯片中，根据所述第二数据信号的多个相邻像素，生成第二插补像素信号，将所述第二插补像素信号插入所述第二数据信号，生成具有所述第五分辨率的第四数据信号。

在步骤s260，在所述第二面板驱动芯片中，根据所述第四数据信号的多个相邻像素，确定所述第四数据信号中多余的像素信号，将所述多余的像素信号从所述第四数据信号中相应的位置删除，生成具有所述第三分辨率的第二画面数据信号。

在步骤s270，将所述第一画面数据信号和所述第二画面数据信号输入至所述显示面板进行显示。

在示例性实施例中，上述过程中读取或者写入信号的帧率为100hz。

本发明实施例中其它内容参考上述发明实施例中的内容，在此不再赘述。

图5和6示出根据本发明示例实施方式的应用于显示装置的驱动方法的流程图。该方法可例如利用如图2、3或4所示的显示装置实现，但本发明不限于此。需要注意的是，图5和6仅是根据本发明示例实施方式的 方法所包括的处理的示意性说明，而不是限制目的。易于理解，图5和6所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块/进程/线程中同步或异步执行的。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本发明实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本发明实施方式的方法。

本发明的显示装置及其驱动方法，根据本发明的显示装置及其驱动方法，针对oleduhd面板上vr(虚拟现实)的应用，通过整合优化算法在显示面板的驱动芯片端来降低mipi传输数据以提高oleduhd的帧率(刷新率)，避免了由于低帧率导致的闪烁与拖影等影像显示不佳的问题，提高了显示效果。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

以上具体地示出和描述了本发明的示例性实施方式。应可理解的是，本发明不限于这里描述的详细结构、设置方式或实现方法；相反，本发明意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。