数据驱动器、显示装置和数据驱动方法与流程

文档序号：11954572阅读：423来源：国知局

本发明的实施方式涉及数据驱动器、显示装置和数据驱动方法。

背景技术：

随着信息社会的发展，对用于显示图像的显示装置的各种需求不断增加。近年来，正在使用诸如液晶显示装置、等离子体显示面板和有机发光显示装置的各种显示装置。

这种显示装置包括形成有数据线和选通线的显示面板，在数据线与选通线之间的交叉处限定子像素。显示装置还包括：数据驱动器，其被配置为向数据线供应数据电压；选通驱动器，其被配置为向选通线供应扫描信号；以及定时控制器，其被配置为控制数据驱动器和选通驱动器。

在显示装置中，数据驱动器从定时控制器接收由预定比特形成的图像数据，将所接收到的图像数据转换为与模拟电压对应的数据电压，并且将数据电压供应给与其对应的子像素。

本文中，如果图像数据中的比特数增加，则对应子像素中所表现的颜色深度(表现力)增加。因此，图像质量可改进。

为了实现高质量的颜色深度，即，为了利用高比特数来实现颜色深度，可由数据驱动器的内部组件处理的比特数需要等于与所期望的颜色深度对应的比特数。

因此，为了实现优异的颜色深度，数据驱动器中的内部组件的尺寸必然增加。因此，数据驱动器的尺寸必然增加。

另外，数据驱动器需要从定时控制器接收具有与所期望的颜色深度对应的比特数的图像数据。因此，存在这样的问题：定时控制器与数据驱动器之间的数据传输量必然增加。

技术实现要素：

本发明的一方面提供了一种能够利用小尺寸供应高图像质量的数据驱动器以及该数据驱动器的驱动方法。

本发明的另一方面提供了一种能够供应高图像质量并且减少数据传输量的数据驱动器、显示装置和数据驱动方法。

本发明的另一方面提供了一种能够实现具有比使用n比特图像数据的n比特更高的比特数的N比特的颜色深度的数据驱动器、显示装置和数据驱动方法。

本发明的另一方面提供了一种能够在供应优异的图像质量的同时实现具有比使用n比特图像数据的n比特更高的比特数的N比特的颜色深度的数据驱动器、显示装置和数据驱动方法。

本发明的另一方面提供了一种能够利用小尺寸实现期望的N比特颜色深度的数据驱动器。

根据本发明的一方面，提供了一种数据驱动器，该数据驱动器包括：锁存单元，其被配置为存储n比特图像数据(n≥2)；转换单元，其被配置为将包括所述n比特图像数据和可变的m比特伪控制数据(m≥1)的N比特数字数据(例如：N＝n+m)转换为模拟电压，然后输出所述模拟电压；以及输出单元，其被配置为输出基于所述模拟电压的数据电压。

根据本发明的另一方面，提供了一种显示装置，该显示装置包括：显示面板，在其中设置有多条数据线和多条选通线；定时控制器，其被配置为接收高于n比特(n≥2)的输入图像数据，并且输出n比特图像数据；以及数据驱动器，其被配置为接收n比特图像数据并且向所述多条数据线输出数据电压。

在该显示装置中，数据驱动器可将包括n比特图像数据和可变的m比特伪控制数据(m≥1)的N比特数字数据转换为模拟电压，然后输出基于所述模拟电压的数据电压。

根据本发明的另一方面，提供了一种数据驱动器的数据驱动方法，该数据驱动方法包括以下步骤：存储n比特图像数据(n≥2)；将包括所述n比特图像数据和可变的m比特伪控制数据(m≥1)的N比特数字数据(例如：N＝n+m)转换为模拟电压；以及输出基于所述模拟电压的数据电压。

根据上面描述的这些方面，可提供一种能够利用小尺寸供应高图像质量的数据驱动器以及该数据驱动器的驱动方法。

根据这些方面，可提供一种能够供应高图像质量并且减少数据传输量的数据驱动器、显示装置和数据驱动方法。

根据这些方面，可提供一种能够实现具有比使用n比特图像数据的n比特更高的比特数的N比特的颜色深度的数据驱动器、显示装置和数据驱动方法。

根据这些方面，可提供一种能够在供应优异的图像质量的同时实现具有比使用n比特图像数据的n比特更高的比特数的N比特的颜色深度的数据驱动器、显示装置和数据驱动方法。

根据这些方面，可提供一种能够利用小尺寸实现期望的N比特颜色深度的数据驱动器。

附图说明

本发明的以上和其它方面、特征以及其它优点将从以下结合附图进行的详细描述更清楚地理解，附图中：

图1是根据本发明的实施方式的显示装置的示意性系统配置图；

图2是提供用于说明根据本发明的实施方式的显示装置的N比特颜色深度(N＝n+m)的示图；

图3是根据本发明的实施方式的用于实现N比特颜色深度的源极驱动器集成电路的示意性框图；

图4是根据本发明的实施方式的用于实现N比特颜色深度的源极驱动器集成电路的框图；

图5是在根据本发明的实施方式的源极驱动器集成电路中用于实现N比特颜色深度的数据格式的示例图，并且示出针对各个通道包括n比特图像数据和m比特伪控制数据的数据格式；

图6是示出在根据本发明的实施方式的源极驱动器集成电路中用于实现N比特颜色深度的m比特伪控制数据的示图；

图7是根据本发明的实施方式的用于实现10比特颜色深度的源极驱动器集成电路的框图；

图8是在根据本发明的实施方式的源极驱动器集成电路中用于实现10比特颜色深度的数据格式的示例图，并且示出针对各个通道包括8比特图像数据和2比特伪控制数据的数据格式；

图9是示出在根据本发明的实施方式的源极驱动器集成电路中用于实现10比特颜色深度的2比特伪控制数据的示图；

图10是根据本发明的实施方式的根据实模式(solid pattern)设定的2比特伪控制数据的示例图；

图11、图12和图13是根据本发明的实施方式的根据复模式(complex pattern)设定的2比特伪控制数据的示例图；

图14、图15和图16是示出根据本发明的实施方式的定时控制器基于输入的图像数据设定2比特伪控制数据的示例图；

图17是根据本发明的实施方式的定时控制器的框图；

图18是示出根据本发明的实施方式的数据驱动方法的流程图；以及

图19和图20是用于实现10比特颜色深度的数据格式的其它示例图。

具体实施方式

以下，将参照附图详细描述本发明的一些示例实施方式。在贯穿附图向组件添加标号时，相似的标号可指代相似的组件，即使组件被示出于不同的图中。

另外，在描述本发明的组件时，可使用诸如第一、第二、A、B、(a)、(b)等的术语。这些术语仅用于将组件与其它组件相区分。因此，对应组件的本质、次序、顺序或数量不受这些术语限制。将理解，当一个元件被称作“连接到”或“联接到”另一元件时，它可直接连接到或直接联接到另一组件，在二者间存在“居间”的又一组件的情况下连接到或联接到另一元件，或者经由又一组件“连接到”或“联接到”另一元件。

图1是根据本发明的实施方式的显示装置100的示意性系统配置图。

参照图1，根据本发明的实施方式的显示装置100包括：显示面板110，其中设置有多条数据线DL和多条选通线GL并且多个子像素SP按照矩阵设置；数据驱动器120，其被配置为通过向所述多条数据线DL供应数据电压来驱动所述多条数据线DL；选通驱动器130，其被配置为通过依次将扫描信号供应给所述多条选通线GL来依次驱动所述多条选通线GL；以及定时控制器(T-CON)140，其被配置为控制数据驱动器120和选通驱动器130。

定时控制器140通过将各种控制信号DCS和GCS供应给数据驱动器120和选通驱动器130来控制数据驱动器120和选通驱动器130。

定时控制器140根据各个帧中所实现的定时来开始扫描，与数据驱动器120所使用的数据信号形式相应地转换从外部输入的图像数据，输出所转换的图像数据DATA，并且根据扫描按照恰当的时间控制数据的驱动。

选通驱动器130根据定时控制器140的控制依次将开或关电压的扫描信号供应给所述多条选通线GL，以依次驱动所述多条选通线GL。

根据选通驱动器130的驱动方法，选通驱动器130可如图1所示被设置在显示面板110的仅一侧，或者可被设置在显示面板110的两侧。

另外，选通驱动器130可包括一个或更多个选通驱动器集成电路131。

所述一个或更多个选通驱动器集成电路131可通过载带自动结合(TAB)方法或玻璃上芯片(COG)方法连接至显示面板110的结合焊盘，或者按照面板中栅极(GIP)型实现并且被直接设置在显示面板110中，或者被集成并设置在显示面板100中。

各个选通驱动器集成电路131可包括移位寄存器、电平移位器以及其它电路。

当特定选通线被打开时，数据驱动器120将从定时控制器140接收的图像数据DATA转换为模拟形式的数据电压，并且将该数据电压供应给所述多条数据线DL以驱动所述多条数据线DL。

数据驱动器120可包括至少一个源极驱动器集成电路(SD-IC)121以驱动所述多条数据线DL。

源极驱动器集成电路121可通过载带自动结合(TAB)方法或玻璃上芯片(COG)方法连接至显示面板110的结合焊盘，或者被直接设置在显示面板110中，或者如果需要，被集成并设置在显示面板100中。

各个源极驱动器集成电路121可按照膜上芯片(COF)型实现。

在这种情况下，各个源极驱动器集成电路121的一端结合到至少一个源极印刷电路板，其另一端结合至显示面板110。

各个源极驱动器集成电路121可包括移位寄存器、包括锁存电路的逻辑单元、数模转换器DAC、输出缓冲器以及其它电路。

此外，定时控制器140从外部主机系统10与各种定时信号(例如，垂直同步信号Vsync、水平同步信号Hsync、输入数据使能(DE)信号、时钟CLK等)一起接收输入图像数据INPUT DATA。

定时控制器140与数据驱动器120所使用的数据信号形式相应地转换从主机系统10输入的输入图像数据INPUT DATA，并且输出所转换的图像数据DATA。另外，定时控制器140接收诸如垂直同步信号Vsync、水平同步信号Hsync、输入DE信号、时钟信号等的定时信号，生成各种控制信号(DCS和GCS)，并且将所述控制信号输出给数据驱动器120和选通驱动器130，以便控制数据驱动器120和选通驱动器130。

例如，定时控制器140输出包括选通起始脉冲(GSP)、选通移位时钟(GSC)、选通输出使能(GOE)信号等的各种选通控制信号(GCS)，以便控制选通驱动器130。

本文中，选通起始脉冲(GSP)控制构成选通驱动器130的一个或更多个选通驱动器集成电路的操作起始定时。选通移位时钟(GSC)是共同输入至一个或更多个选通驱动器集成电路的时钟信号，并且控制扫描信号(选通脉冲)的移位定时。选通输出使能(GOE)信号指定所述一个或更多个选通驱动器集成电路的定时信息。

另外，定时控制器140输出包括源极起始脉冲(SSP)、源极采样时钟(SSC)、源极输出使能(SOE)信号等的各种数据控制信号(DCS)，以便控制数据驱动器120。

本文中，源极起始脉冲(SSP)控制构成数据驱动器120的一个或更多个源极驱动器集成电路的数据采样起始定时。源极采样时钟(SSC)是用于控制各个源极驱动器集成电路中的数据采样定时的时钟信号。源极输出使能(SOE)信号控制数据驱动器120的输出定时。

参照图1，定时控制器140可被设置在控制印刷电路板中，该控制印刷电路板通过诸如柔性扁平线缆(FFC)或柔性印刷电路(FPC)的连接介质连接至结合有源极驱动器集成电路121的源极印刷电路板。

在控制印刷电路板中，还可设置电源控制器，该电源控制器被配置为向显示面板110、数据驱动器120和选通驱动器130供应各种电压或电流或者控制要供应给其的各种电压或电流。电源控制器还可被称为电源管理IC(PMIC)。

上述源极印刷电路板和控制印刷电路板可被形成为单个印刷电路板。

在设置在根据本发明的实施方式的显示面板110中的多个子像素中的每一个中，可设置诸如晶体管和电容器的电路元件。

图2是提供用于说明根据本发明的实施方式的显示装置100的N比特颜色深度(N＝n+m)的示图。

参照图2，根据本发明的实施方式的显示装置100可供应N比特(例如，10比特、12比特)颜色深度。

本文中，术语“颜色深度”可被称作颜色表现力或分辨率、亮度表现力或者灰度表现力。

参照图2，在根据本发明的实施方式的显示装置100中，主机系统10将与各个子像素SP对应的N比特输入图像数据INPUT DATA输出给定时控制器140，其中N是正整数。

参照图2，定时控制器140接收与子像素SP对应的N比特输入图像数据INPUT DATA，并且将与子像素SP对应的n比特图像数据DATA(n≥2，其中n是正整数)输出给与其对应的源极驱动器集成电路121。本文中，N比特具有高于n比特的值(N>n)。

源极驱动器集成电路121接收与子像素SP对应的n比特图像数据DATA，执行数模转换，并且将具有N比特颜色深度(N>n)的数据电压V数据输出给与子像素SP对应的通道(数据线)。

参照图2，为了使根据本发明的实施方式的显示装置100供应N比特颜色深度(N＝n+m，其中m是正整数)，数据驱动器120中的各个源极驱动器集成电路121接收与各个子像素SP对应的n比特图像数据DATA，基于伽马电压GMA电压将包括所接收到的n比特图像数据和附加m比特数据(以下称作“伪控制数据PC”)(m≥1)的N比特数字数据(N＝m+n，N≥3)转换为模拟电压，并且基于该模拟电压输出具有N比特颜色深度的数据电压V数据。

如上所述，源极驱动器集成电路121接收值低于N比特图像数据DATA的n比特的图像数据DATA，并且供应N比特颜色深度。因此，可利用尺寸减小的源极驱动器集成电路121实现N比特颜色深度。

本文中，为了实现N比特颜色深度(N＝n+m)，作为增加到n比特图像数据DATA的附加m比特数据的伪控制数据PC可以是一直固定的比特流，或者可以是可根据特定规则变化的比特流，这将在下面更充分地描述。

此外，各个源极驱动器集成电路121包括至少一个通道。各个通道对应于任一条数据线，并且可被视为与包括在连接至该数据线的子像素列中的任一个子像素对应。

上述操作在各个源极驱动器集成电路120的各个通道中执行，如图3所示。

图3是根据本发明的实施方式的用于实现N比特颜色深度的源极驱动器集成电路121的示意性框图。图4是根据本发明的实施方式的用于实现N比特颜色深度的源极驱动器集成电路121的详细框图。

在图3中，假设各个源极驱动器集成电路121包括三个通道CH1、CH2和CH3。本文中，CH1是被配置为向红色子像素供应数据电压并且连接至红色子像素和用于供应数据电压的数据线的通道。CH2是被配置为向绿色子像素供应数据电压并且连接至绿色子像素和用于供应数据电压的数据线的通道。CH3是向蓝色子像素供应数据电压并且连接至蓝色子像素和用于供应数据电压的数据线的通道。驱动器集成电路不限于三个通道。例如，可包括第四通道以用于黄色。可包括其它通道以用于黑色和白色。另外，其它色域也是可以的。例如，可使用CMYK色域，其包括用于青色、品红色、黄色和黑色的通道。

参照图3，在根据本发明的实施方式的显示装置100中，定时控制器140从高于n比特的输入图像数据INPUT DATA(即，N比特输入图像数据INPUT DATA)提取n比特图像数据DATA，以便实现N比特颜色深度。

因此，为了补偿N-n(＝m)比特那么多的图像数据不足，定时控制器140可基于在从高于n比特的输入图像数据INPUT DATA(即，N比特输入图像数据INPUT DATA)提取n比特图像数据之后剩余的输入图像数据(即，m(＝N-n)比特输入图像数据)生成m比特伪控制数据PC。

或者，定时控制器140可基于与高于n比特的输入图像数据INPUT DATA(即，N比特输入图像数据INPUT DATA)对应的帧信息来生成m比特伪控制数据PC。

另选地，定时控制器140可基于与高于n比特的输入图像数据INPUT DATA(即，N比特输入图像数据INPUT DATA)对应的行线(与子像素行相同)信息来生成m比特伪控制数据PC。

定时控制器140可将与包括在源极驱动器集成电路121中的相应三个通道CH1、CH2和CH3对应的n比特图像数据DATA与m比特伪控制数据PC发送给源极驱动器集成电路121。在本说明书中，与相应三个通道CH1、CH2和CH3对应的n比特图像数据DATA也可被称作“RGB数据(3*n比特)”。

参照图3，根据本发明的实施方式的数据驱动器120内的各个源极驱动器集成电路121可包括：锁存单元310，其被配置为存储用于各个通道的n比特图像数据；转换单元330，其被配置为将包括n比特图像数据和可变的m比特伪控制数据PC的N 比特数字数据(N＝n+m)转换为模拟电压，然后输出用于各个通道的模拟电压；以及输出单元340，其被配置为基于用于各个通道的模拟电压输出能够驱动对应数据线的数据电压。

参照图4，锁存单元310可包括用于相应通道CH1、CH2和CH3的n比特锁存器410r、410g和410b。

另外，转换单元330可包括用于相应通道CH1、CH2和CH3的N(＝n+m)比特数模转换器430r、430g和430b。

另外，输出单元340可包括输出缓冲器440r、440g和440b，其被配置为针对相应通道CH1、CH2和CH3输出用于实现N(＝n+m)比特颜色深度的数据电压。

如果使用上述源极驱动器集成电路121，则甚至可利用比特数低于期望表现的N比特图像数据的n比特图像数据来供应N比特颜色深度。

另外，上述源极驱动器集成电路121可针对相应通道CH1、CH2和CH3利用n比特锁存器410r、410g和410b(而非N比特锁存器)来实现，以便供应N比特颜色深度。因此，源极驱动器集成电路121的尺寸可相应地减小。

此外，参照图3，根据本发明的实施方式的数据驱动器120内的各个源极驱动器集成电路121还可包括电平移位单元320，电平移位单元320被配置为使锁存单元310与转换单元330之间的电压电平移位。

电平移位单元320可包括用于相应通道CH1、CH2和CH3的n比特电平移位器420r、420g和420b，如图4所示。

上述源极驱动器集成电路121可针对相应通道CH1、CH2和CH3利用n比特电平移位器420r、420g和420b(而非N比特电平移位器)来实现，以便有效地供应N比特颜色深度。因此，源极驱动器集成电路121的尺寸可相应地进一步减小。

此外，上述转换单元330可将包括作为各个通道的n比特图像数据的最低有效位LSB增加的m比特伪控制数据PC的m+n比特数字数据转换为模拟电压。

如上所述，转换单元330将m比特伪控制数据PC作为最低有效位LSB增加到n比特图像数据，因此使原始N比特输入图像数据与针对数模转换创建的N比特数字数据之间的差异最小化。因此，可更准确地表现颜色。

此外，当针对各个通道执行数模转换时，转换单元330对m比特伪控制数据PC被增加到各个通道的n比特图像数据的n+m比特数字数据执行数模转换。

即，m比特伪控制数据PC被增加到各个通道的n比特图像数据。另外，被增加到各个通道的n比特图像数据的m比特伪控制数据PC可彼此相同。

m比特伪控制数据PC从定时控制器140被发送至源极驱动器集成电路121。

如上所述，不管通道如何，m比特伪控制数据PC彼此相同，因此无需被发送给各个通道。

因此，如图4所示，包括三个通道CH1、CH2和CH3的源极驱动器集成电路121接收包括三个通道CH1、CH2和CH3中的每一个的n比特图像数据的3*n比特图像数据(RGB数据)，但是可接收单个m比特伪控制数据PC，单个m比特伪控制数据PC可被共同用于三个通道CH1、CH2和CH3。

在这种情况下，源极驱动器集成电路121的接收单元300从定时控制器140接收数据，该数据包括：数据字段RGB DATA字段，其包括各个通道的n比特图像数据；和控制字段CTR字段，其包括m比特伪控制数据PC。

如上所述，源极驱动器集成电路121接收m比特伪控制数据PC，m比特伪控制数据PC可被共同地用于所有通道，而不管通道的数量如何。即，定时控制器140发送可被共同地用于所有通道的m比特伪控制数据PC。因此，定时控制器140与源极驱动器集成电路121之间的数据传输量可极大地减小。

如上所述，公共m比特伪控制数据PC被增加到各个通道的n比特图像数据。在这种情况下，表现颜色的准确度可能受限。

因此，定时控制器140生成m比特伪控制数据PC以便准确地表现颜色。

例如，定时控制器140可基于与各个通道对应的N比特输入图像数据、各个通道的n比特图像数据、关于与各个通道的n比特图像数据有关的帧的帧信息以及关于包括被供应有各个通道的n比特图像数据的子像素的行线(子像素行)的行线信息中的至少一个，来生成m比特伪控制数据PC。

因此，m比特伪控制数据PC可根据N比特输入图像数据(包括n比特图像数据的高于n比特的输入图像数据)或n比特图像数据而改变。

在这种情况下，在数模转换时，源极驱动器集成电路121生成与N比特输入图像数据相同或非常相似的n+m比特数字数据(n比特图像数据和m比特伪控制数据)，然后执行数模转换。因此，可更准确地表现颜色。

此外，每当帧改变时，m比特伪控制数据PC可改变。

例如，m比特伪控制数据PC可每2^m帧循环改变。

作为示例，在m＝2的情况下，2比特伪控制数据PC如下每4帧循环改变。

在m＝2的情况下用于各个帧的伪控制数据PC：

如上所述，m比特伪控制数据PC根据帧而改变。因此，被增加到各个通道的n比特图像数据的m比特伪控制数据PC合适地反映对应帧的画面特性(例如，颜色特性、亮度特性、灰度特性等)。因此，可在使用比特数低于与期望的颜色深度对应的N比特的n比特的图像数据实现N比特颜色深度的同时供应高质量图像。

此外，每当行线改变时，m比特伪控制数据PC可改变。

例如，m比特伪控制数据PC可每2^m行线循环改变。

作为具体示例，在m＝2的情况下，2比特伪控制数据PC可如下每4行线循环改变。

在m＝2的情况下用于各个帧的伪控制数据PC：

如上所述，m比特伪控制数据PC根据行线而改变。因此，被增加到各个通道的n比特图像数据的m比特伪控制数据PC进一步合适地反映对应行线的画面特性(例如，颜色特性、亮度特性、灰度特性等)。因此，可在使用比特数低于与期望的颜色深度对应的N比特的n比特的图像数据实现N比特颜色深度的同时供应高质量图像。

此外，代替定时控制器140，源极驱动器集成电路121本身可生成适合于预定顺序规则的m比特伪控制数据PC(根据帧顺序的PC信息或者根据行线顺序的PC信息)。

此外，上述方法可被简化。在更简单的方法中，m比特伪控制数据PC可在所有可能的情况之间随机地改变。

例如，在m＝2的情况下，2比特伪控制数据PC的所有可能的情况为四种情况(00、01、10和11)。在发送各个通道的n比特图像数据时，定时控制器140可发送这四种情况(00、01、10和11)当中的一种类型的2比特伪控制数据PC。

在这种情况下，定时控制器140可容易地生成m比特伪控制数据PC。

此外，代替定时控制器140，源极驱动器集成电路121本身可生成适合于预定顺序规则的m比特伪控制数据PC。

图5是在根据本发明的实施方式的源极驱动器集成电路121中用于实现N比特颜色深度的数据格式的示例图，并且示出包括各个通道的n比特图像数据和m比特伪控制数据PC的数据格式。

在图5中，从定时控制器140发送至各个源极驱动器集成电路121的数据包括控制字段CTR、RGB数据字段等。

参照图5，RGB数据字段可包括与CH1对应的n比特图像数据(例如，红色子像素数据)、与CH2对应的n比特图像数据(例如，绿色子像素数据)以及与CH3对应的n比特图像数据(例如，蓝色子像素数据)。

例如，RGB数据字段可包括与4比特对应的单位间隔(UI)比特。

参照图5，控制字段CTR可包括被共同地增加到与CH1对应的n比特图像数据(例如，红色子像素数据)、与CH2对应的n比特图像数据(例如，绿色子像素数据)以及与CH3对应的n比特图像数据(例如，蓝色子像素数据)中的每一个的m比特伪控制数据PC。

即，即使RGB数据字段包括三个通道CH1、CH2和CH3中的每一个的n比特图像数据，控制字段CTR可包括一个m比特伪控制数据PC。

图6是示出在根据本发明的实施方式的源极驱动器集成电路121中用于实现N比特颜色深度的m比特伪控制数据PC的示图。

参照图6，如果伪控制数据PC由m比特形成，则存在伪控制数据PC的总共2^m种可能情况。

以下，将分别参照图7、图8和图9描述在N为10，n为8并且m为2，即，数据驱动器120内的各个源极驱动器集成电路121从定时控制器140接收各个通道的8比特图像数据和2比特伪控制数据PC并且生成并输出能够实现10比特颜色深度的数据电压以便实现10比特颜色深度的情况下的源极驱动器集成电路121、数据格式和2比特伪控制数据PC。

图7是根据本发明的实施方式的用于实现10比特颜色深度的源极驱动器集成电路121的框图。图8是在根据本发明的实施方式的源极驱动器集成电路121中用于实现10比特颜色深度的数据格式的示例图，并且示出针对各个通道包括8比特图像数据和2比特伪控制数据PC的数据格式。图9是示出在根据本发明的实施方式的源极驱动器集成电路121中用于实现10比特颜色深度的2比特伪控制数据PC的示图。

参照图7，根据本发明的实施方式的数据驱动器120内的各个源极驱动器集成电路121可包括：锁存单元310，其被配置为存储各个通道的8比特图像数据；转换单元330，其被配置为将包括8比特图像数据和可变的2比特伪控制数据PC的10比特数字数据(10＝2+8)转换为模拟电压，然后针对各个通道输出所述模拟电压；以及输出单元340，其被配置为基于各个通道的模拟电压输出数据电压。

参照图7，锁存单元310可包括用于相应通道CH1、CH2和CH3的8比特锁存器410r、410g和410b。

另外，转换单元330可包括用于相应通道CH1、CH2和CH3的10(＝8+2)比特数模转换器430r、430g和430b。

另外，输出单元340可包括输出缓冲器440r、440g和440b，其被配置为针对相应通道CH1、CH2和CH3输出用于实现10(＝8+2)比特颜色深度的数据电压。

如果使用上述源极驱动器集成电路121，则即使利用比特数低于期望表现的10比特图像数据的8比特图像数据也可供应10比特颜色深度。

另外，上述源极驱动器集成电路121可针对相应通道CH1、CH2和CH3利用8比特锁存器410r、410g和410b(而非10比特锁存器)来实现，以便供应10比特颜色深度。因此，源极驱动器集成电路121的尺寸可相应地减小。

此外，参照图3，根据本发明的实施方式的数据驱动器120内的各个源极驱动器集成电路121还可包括电平移位单元320，电平移位单元320被配置为对锁存单元310与转换单元330之间的电压电平进行移位。

电平移位单元320可包括用于相应通道CH1、CH2和CH3的8比特电平移位器420r、420g和420b，如图7所示。

上述源极驱动器集成电路121可针对相应通道CH1、CH2和CH3利用8比特电平移位器420r、420g和420b(而非10比特电平移位器)来实现，以便有效地供应10比特颜色深度。因此，源极驱动器集成电路121的尺寸可相应地进一步减小。

此外，上述转换单元330可将包括作为各个通道的8比特图像数据的最低有效位LSB增加的2比特伪控制数据PC的2+8比特数字数据转换为模拟电压。

如上所述，转换单元330将2比特伪控制数据PC作为最低有效位LSB增加到8比特图像数据，因此使原始10比特输入图像数据与针对数模转换创建的10比特数字数据之间的差异最小化。因此，可更准确地表现颜色。

此外，当针对各个通道执行数模转换时，转换单元330对2比特伪控制数据PC被增加到各个通道的8比特图像数据的8+2比特数字数据执行数模转换。

即，2比特伪控制数据PC被增加到各个通道的8比特图像数据。另外，这2比特伪控制数据PC可针对各个通道相同。

2比特伪控制数据PC从定时控制器140被发送至源极驱动器集成电路121。

如上所述，不管通道如何，2比特伪控制数据PC彼此相同，因此无需被发送给各个通道。

因此，如图7所示，包括三个通道CH1、CH2和CH3的源极驱动器集成电路121接收包括三个通道CH1、CH2和CH3中的每一个的8比特图像数据的3*8比特图像数据(RGB数据)，但是可接收单个2比特伪控制数据PC，单个2比特伪控制数据PC可被共同用于三个通道CH1、CH2和CH3。

在这种情况下，源极驱动器集成电路121的接收单元300从定时控制器140接收数据，该数据包括：数据字段RGB DATA字段，其包括各个通道的8比特图像数据；和控制字段CTR字段，其包括2比特伪控制数据PC。

如上所述，源极驱动器集成电路121接收2比特伪控制数据PC，2比特伪控制数据PC可被共同地用于所有通道，而不管通道的数量如何。即，定时控制器140发送可被共同地用于所有通道的2比特伪控制数据PC。因此，定时控制器140与源极驱动器集成电路121之间的数据传输量可极大地减小。

如上所述，公共2比特伪控制数据PC被增加到各个通道的8比特图像数据。在这种情况下，表现颜色的准确度可能受限。

因此，定时控制器140生成2比特伪控制数据PC以便准确地表现颜色。

例如，定时控制器140可基于与各个通道对应的10比特输入图像数据、各个通道的8比特图像数据、关于与各个通道的8比特图像数据有关的帧的帧信息以及关于包括被供应有各个通道的8比特图像数据的子像素的行线(子像素行)的行线信息中的至少一个，来生成2比特伪控制数据PC。

因此，2比特伪控制数据PC可根据10比特输入图像数据或8比特图像数据而改变。

在这种情况下，在数模转换的时候，源极驱动器集成电路121生成与10比特输入图像数据相同或非常相似的8+2比特数字数据(8比特图像数据和2比特伪控制数据)，然后执行数模转换。因此，可更准确地表现颜色。

此外，每当帧改变时，2比特伪控制数据PC可改变。

例如，2比特伪控制数据PC可每2^m帧循环改变。

作为具体示例，在m＝2的情况下，2比特伪控制数据PC可如下每4帧循环改变。

在m＝2的情况下用于各个帧的伪控制数据PC：

如上所述，2比特伪控制数据PC根据帧而改变。因此，被增加到各个通道的8比特图像数据的2比特伪控制数据PC很好地反映对应帧的画面特性(例如，亮度特性等)。因此，即使使用8比特图像数据实现10比特颜色深度，也可抑制图像质量的劣化。

此外，每当行线改变时，2比特伪控制数据PC可改变。

例如，2比特伪控制数据PC可每2^m行线循环改变。

作为具体示例，在m＝2的情况下，2比特伪控制数据PC可如下每4行线循环改变。

在m＝2的情况下用于各个帧的伪控制数据PC：

如上所述，2比特伪控制数据PC根据行线而改变。因此，被增加到各个通道的8比特图像数据的2比特伪控制数据PC进一步合适地反映对应行线的画面特性(例如，亮度特性等)。因此，即使使用8比特图像数据来实现10比特颜色深度，也可抑制图像质量的劣化。

此外，代替定时控制器140，源极驱动器集成电路121本身可生成适合于预定顺序规则的2比特伪控制数据PC(根据帧顺序的PC信息或者根据行线顺序的PC信息)。

此外，在比上述方法更简单的方法中，2比特伪控制数据PC可在所有可能的情况之间随机地改变。

例如，在m＝2的情况下，2比特伪控制数据PC的所有可能的情况为四种情况(00、01、10和11)。在发送各个通道的8比特图像数据时，定时控制器140可发送这四种情况(00、01、10和11)当中的一种类型的2比特伪控制数据PC。

在这种情况下，定时控制器140可容易地生成2比特伪控制数据PC。

此外，代替定时控制器140，源极驱动器集成电路121本身可生成适合于预定顺序规则的2比特伪控制数据PC。

图8是在根据本发明的实施方式的源极驱动器集成电路121中用于实现10比特颜色深度的数据格式的示例图，并且示出包括各个通道的8比特图像数据和2比特伪控制数据的数据格式。

在图8中，从定时控制器140发送至各个源极驱动器集成电路121的数据包括指示控制字段CTR1和CTR2的开始的字段CT、包括各种控制数据的控制字段CTR1和CTR2、包括基本图像数据的RGB数据字段等。

参照图8，RGB数据字段可包括与CH1对应的8比特图像数据(例如，红色子像素数据)、与CH2对应的8比特图像数据(例如，绿色子像素数据)以及与CH3对应的8比特图像数据(例如，蓝色子像素数据)。

例如，RGB数据字段可包括与4比特对应的单位间隔(UI)比特。

参照图8，控制字段CTR可包括被共同地增加到与CH1对应的8比特图像数据(例如，红色子像素数据)、与CH2对应的8比特图像数据(例如，绿色子像素数据)以及与CH3对应的8比特图像数据(例如，蓝色子像素数据)中的每一个的2比特伪控制数据PC。

图9是示出在根据本发明的实施方式的源极驱动器集成电路121中用于实现10比特颜色深度的2比特伪控制数据PC的示图。

参照图8，如果伪控制数据PC由2比特形成，则存在伪控制数据PC的总共4(＝2²)种可能情况(00、01、10、11)。

图10是根据本发明的实施方式的根据实模式设定的2比特伪控制数据PC的示例图。

参照图10，整个灰色画面1000可利用各个通道的高8比特图像数据8比特CH DATA和低2比特伪控制数据2比特PC来表现。在这种情况下，灰度可被再分成四个级别。

由于低2比特伪控制数据PC被用作“00”、“01”、“10”和“11”中的一个，所以灰度G255与灰度G256之间的灰度可被再分并被表现。

被增加到各个通道的高8比特图像数据的低2比特伪控制数据PC可针对各个通道被设定为彼此相同。

在这种情况下，各个通道的高8比特图像数据确定总体颜色，低2比特伪控制数据可用作用于细微地调节亮度的信息。

本文中，根据实模式，被增加到各个通道的高8比特图像数据的低2比特伪控制数据可针对各个通道被设定为彼此相同。

图11至图13是根据本发明的实施方式的根据复模式设定的2比特伪控制数据PC的示例图。

在表现各种颜色而非灰色图案的画面1100的情况下，2比特伪控制数据PC可如图11所示根据帧、如图12所示根据行线或者如图13所示根据帧和行线而改变。

如果2比特用作伪控制数据PC，则可变的循环可为2^m。

图14至图16是示出根据本发明的实施方式的定时控制器140基于输入图像数据设定2比特伪控制数据PC的示例图。

参照图14，如果与红色子像素对应的10(N＝10)比特输入图像数据为“1111 111101”，与绿色子像素对应的10比特输入图像数据为“1111 1000 01”，与蓝色子像素对应的10比特输入图像数据为“1000 1111 01”，则从定时控制器140发送至源极驱动器集成电路121的相应通道的8(n＝8)比特图像数据8比特CH DATA为“1111 1111”、“1111 1000”和“1000 1111”。

参照图14，与红色子像素对应的10比特输入图像数据、与绿色子像素对应的10比特输入图像数据以及与蓝色子像素对应的10比特输入图像数据中的低2比特为相同的“01”。

在这种情况下，相同的低2比特流(01)可被设定为伪控制数据PC。

因此，从定时控制器140发送至源极驱动器集成电路121的数据可包括包含与红色子像素对应的CH1的8比特图像数据(1111 1111)、与绿色子像素对应的CH2的8比特图像数据(1111 1000)以及与蓝色子像素对应的CH3的8比特图像数据(1000 1111)的RGB数据(1111 1111 1111 1000 1000 1111)以及2比特伪控制数据(01)。

参照图14，源极驱动器集成电路121对从定时控制器140接收的数据执行数模转换，并且将数据电压输出给三个通道CH1、CH2和CH3中的每一个。

本文中，与被配置为向红色子像素输出数据电压的CH1对应的数模转换器430r将包括作为最低有效位与红色子像素所对应的CH1的8比特图像数据(1111 1111)组合的2比特伪控制数据(01)的10比特数字数据转换为模拟电压。

与被配置为向绿色子像素输出数据电压的CH2对应的数模转换器430g将包括作为最低有效位与绿色子像素所对应的CH2的8比特图像数据(1111 1000)组合的2比特伪控制数据(01)的10比特数字数据转换为模拟电压。

与被配置为向蓝色子像素输出数据电压的CH3对应的数模转换器430b将包括作为最低有效位与蓝色子像素所对应的CH3的8比特图像数据(1000 1111)组合的2比特伪控制数据(01)的10比特数字数据转换为模拟电压。

参照图15，如果与红色子像素对应的10比特输入图像数据为“1111 1111 00”，与绿色子像素对应的10比特输入图像数据为“1111 1000 11”，与蓝色子像素对应的10比特输入图像数据为“1000 1111 11”，则从定时控制器140发送至源极驱动器集成电路121的相应通道的8(n＝8)比特图像数据8比特CH DATA为“1111 1111”、“1111 1000”和“1000 1111”。

参照图15，与红色子像素对应的10比特输入图像数据、与绿色子像素对应的10比特输入图像数据以及与蓝色子像素对应的10比特输入图像数据中的低2比特分别为“00”、“11”和“11”，彼此不同。

在这种情况下，三个低2比特(00、11和11)当中具有最大频率值的低2比特流(11)可被设定给伪控制数据PC。

即，三个低2比特(00、11和11)当中的“11”具有最大频率值(2次)。因此，“11”可被设定给2比特伪控制数据PC。

参照图15，源极驱动器集成电路121对从定时控制器140接收的数据执行数模转换，并且将数据电压输出至三个通道CH1、CH2和CH3中的每一个。

本文中，与被配置为向红色子像素输出数据电压的CH1对应的数模转换器430r将包括作为最低有效位与红色子像素所对应的CH1的8比特图像数据(1111 1111)组合的2比特伪控制数据(11)的10比特数字数据转换为模拟电压。

与被配置为向绿色子像素输出数据电压的CH2对应的数模转换器430g将包括作为最低有效位与绿色子像素所对应的CH2的8比特图像数据(1111 1000)组合的2比特伪控制数据(11)的10比特数字数据转换为模拟电压。

与被配置为向蓝色子像素输出数据电压的CH3对应的数模转换器430b将包括作为最低有效位与蓝色子像素所对应的CH3的8比特图像数据(1000 1111)组合的2比特伪控制数据(11)的10比特数字数据转换为模拟电压。

参照图16，如果与红色子像素对应的10比特输入图像数据为“1111 1111 00”，与绿色子像素对应的10比特输入图像数据为“1111 1000 01”，与蓝色子像素对应的10比特输入图像数据为“1000 1111 10”，则从定时控制器140发送至源极驱动器集成电路121的相应通道的8(n＝8)比特图像数据8比特CH DATA为“1111 1111”、“1111 1000”和“1000 1111”。

参照图16，与红色子像素对应的10比特输入图像数据、与绿色子像素对应的10比特输入图像数据以及与蓝色子像素对应的10比特输入图像数据中的低2比特分别为“00”、“01”和“10”，彼此不同。

在这种情况下，三个低2比特(00、01和10)的均值(01)可被设定给2比特伪控制数据PC。

三个低2比特(00、01和10)可分别被表示为十进制数：0、1和2。因此，三个低2比特(00、01和10)的十进制数均值为1(＝(0+1+2)/3)，其可被表示为二进制数“01”。

参照图16，源极驱动器集成电路121对从定时控制器140接收的数据执行数模转换，并且将数据电压输出至三个通道CH1、CH2和CH3中的每一个。

本文中，与被配置为向红色子像素输出数据电压的CH1对应的数模转换器430r 将包括作为最低有效位与红色子像素所对应的CH1的8比特图像数据(1111 1111)组合的2比特伪控制数据(01)的10比特数字数据转换为模拟电压。

图17是根据本发明的实施方式的定时控制器140的框图。

参照图17，根据本发明的实施方式的定时控制器140包括：接收单元1710，其被配置为从主机系统10针对各个子像素接收高于n比特的输入图像数据，即，N比特输入图像数据(N＝n+m)；存储单元1720，其被配置为存储各个子像素的N比特输入图像数据(N＝n+m)；提取单元1730，其被配置为针对各个子像素从高于n比特的输入图像数据(即，N比特输入图像数据)提取要发送至数据驱动器120内的源极驱动器集成电路121的n比特图像数据；伪控制数据生成单元1740，其被配置为生成m比特的伪控制数据，该m比特与从N比特减去n比特而获得的比特数对应；以及发送单元1750，其被配置为将包括针对各个子像素提取的n比特图像数据以及所生成的m比特伪控制数据的数据发送给数据驱动器120内的源极驱动器集成电路121。

本文中，作为与颜色深度对应的比特数的N、作为图像数据的传输比特数的n以及作为伪控制数据的比特数的m为预定的值。

另外，作为与颜色深度对应的比特数的N是作为图像数据的传输比特数的n与作为伪控制数据的比特数的m之和。

定时控制器140与源极驱动器集成电路121之间的接口可为EPI，或者在一些情况下可以是诸如低压差分信令(LVDS)接口的另一接口。

显示装置100从高于n比特的输入图像数据提取n比特图像数据。

如上所述，定时控制器140从N比特输入图像数据提取n比特图像数据并且将该n比特图像数据发送给数据驱动器120。因此，定时控制器140与源极驱动器集成电路121之间的数据传输量可极大地减小。

此外，定时控制器140的伪控制数据生成单元1740可基于高于n比特的输入图像数据生成m比特伪控制数据，基于n比特图像数据生成m比特伪控制数据，或者基于在从高于n比特的输入图像数据提取n比特图像数据之后剩余的输入图像数据生成m比特伪控制数据。

因此，可针对各个子像素将数据传输量减小N-n比特，并且还可在数据驱动器120的数模转换的时候对与原始N比特输入图像数据相同或几乎相同的N比特数字数据(n比特图像数据+m比特伪控制数据)执行模拟转换。因此，可表现几乎与真实颜色相同的N比特颜色。

此外，定时控制器140的伪控制数据生成单元1740可基于与高于n比特的输入图像数据(即，N比特输入图像数据)对应的帧信息(例如，帧识别信息等)来生成m比特伪控制数据PC。

如上所述，由于基于帧信息生成m比特伪控制数据PC，所以要被增加到各个通道的n比特图像数据的m比特伪控制数据PC可合适地反映对应帧的画面特性(例如，颜色特性、亮度特性、灰度特性等)。因此，可在使用比特数比与期望的颜色深度对应的N比特低的n比特的图像数据实现N比特颜色深度的同时供应高质量图像。

此外，定时控制器140的伪控制数据生成单元1740基于与高于n比特的输入图像数据(即，N比特输入图像数据)对应的行线信息来生成m比特伪控制数据PC。

如上所述，由于基于行线信息(或者子像素行信息或选通线信息)生成m比特伪控制数据PC，所以要增加到各个通道的n比特图像数据的m比特伪控制数据PC可合适地反映对应行线的画面特性(例如，颜色特性、亮度特性、灰度特性等)。因此，可在使用比特数比期望的颜色深度所对应的N比特低的n比特的图像数据实现N比特颜色深度的同时供应高质量图像。

将再次参照图18简要描述根据本发明的实施方式的数据驱动器120内的源极驱动器集成电路121的上述数据驱动方法。

图18是示出根据本发明的实施方式的数据驱动方法的流程图。

参照图18，根据本发明的实施方式的数据驱动器120的数据驱动方法可包括以下步骤：存储n比特图像数据(S1810)；将包括n比特图像数据和可变的m比特伪控制数据的m+n比特数字数据转换为模拟电压(S1820)；以及输出基于模拟电压的数据电压(S1830)。

如果使用上述数据驱动方法，则可使用比特数比期望实现的颜色深度所对应的N 比特低的n比特图像数据来实现N比特颜色深度。

因此，定时控制器140与数据驱动器120之间的数据传输量可减小。

另外，数据驱动器120内的源极驱动器集成电路121中的用于各个通道的锁存器和电平移位器可被设计为比特数比期望实现的颜色深度所对应的N比特低的n比特组件。因此，源极驱动器集成电路121的尺寸可极大地减小。

图19和图20是提供用于说明实现10比特颜色深度的其它方法的示图。

参照图19，作为实现10比特颜色深度的方法之一，存在真10比特颜色深度实现方法，其中定时控制器140发送10比特图像数据，并且源极驱动器集成电路121内的所有组件(锁存器、电平移位器、DAC、输出缓冲器等)被设计为10比特组件。

在这种情况下，存在定时控制器140与数据驱动器120之间的数据传输量增加的问题。

假设存在三个通道，如果使用真10比特颜色深度实现方法，则与使用2比特伪控制数据和8比特图像数据的情况相比，所发送的RGB数据的量增加6比特(＝3*10-3*8)。

另外，如果另外使用2比特伪控制数据，则数据传输量增加4比特(＝6-2)。

即，与真10比特颜色深度实现方法相比，根据本发明的实施方式的10比特颜色深度实现方法具有减少数据传输量的效果。

随着源极驱动器集成电路121中的通道的数量增加，这种效果可进一步增加。

另外，在根据本发明的实施方式的10比特颜色深度实现方法的情况下，源极驱动器集成电路121可针对各个通道利用8比特锁存器和8比特电平移位器来实现。因此，与使用所有组件均被设计为10比特组件的10比特源极驱动器集成电路121的真10比特颜色深度实现方法相比，根据本发明的实施方式的10比特颜色深度实现方法具有极大地减小源极驱动器集成电路121的尺寸的效果。

参照图20，存在使用8比特源极驱动器集成电路121和抖动的另一10比特颜色深度实现方法。

使用抖动的10比特颜色深度实现方法可利用所有组件(锁存器、电平移位器、DAC、输出缓冲器等)均被设计为8比特组件的8比特源极驱动器集成电路121来实现。因此，源极驱动器集成电路121的尺寸和成本可降低。然而，与根据本发明的实施方式的10比特颜色深度实现方法和真10比特颜色深度实现方法相比，此方法有图像质量劣化的问题。

根据以上描述，如果作为与颜色深度对应的比特数的N为10，则与真10比特颜色深度实现方法相比，根据本发明的实施方式的10比特颜色深度实现方法可极大地减小源极驱动器集成电路121的尺寸和成本。

在这方面，提供根据本发明的实施方式的10比特颜色深度实现方法的源极驱动器集成电路121具有能够按原样使用8比特源极驱动器集成电路的数字块的优点。

另外，与使用抖动的10比特颜色深度实现方法相比，根据本发明的实施方式的10比特颜色深度实现方法可供应更高的图像质量。

根据伪控制数据生成方法，根据本发明的实施方式的10比特颜色深度实现方法可供应与真10比特颜色深度实现方法相等或相似的图像质量。

根据以上描述的本发明的实施方式，可提供一种能够利用小尺寸供应高图像质量的数据驱动器120以及该数据驱动器的驱动方法。

根据本发明的实施方式，可提供一种能够供应高图像质量并且减少数据传输量的数据驱动器120、显示装置100和数据驱动方法。

根据本发明的实施方式，可提供一种能够实现具有比使用n比特图像数据的n比特更高的比特数的N比特的颜色深度的数据驱动器120、显示装置100和数据驱动方法。

根据本发明的实施方式，可提供一种能够在供应优异的图像质量的同时实现具有比使用n比特图像数据的n比特更高的比特数的N比特的颜色深度的数据驱动器120、显示装置100和数据驱动方法。

根据本发明的实施方式，可提供一种能够利用小尺寸实现期望的N比特颜色深度的数据驱动器120。

以上描述和附图仅被提供用于示出本发明的技术构思，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可进行诸如组件的组合、分离、置换和更改的各种修改和改变。因此，本发明的示例实施方式仅出于例示性目的提供，而非旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。本发明的保护范围应该基于以下权利要求书来解释，其等同范围内的所有技术构思应该被解释为落入本发明的范围内。