一种电路的制作方法

本发明涉及一种电路，尤其涉及一种可产生斜坡信号的电路。

背景技术：

现有技术中，藉由GOA(gate on array)的技术让显示面板的两侧不再被栅极驱动芯片占用空间，从而达到窄边框的效果。但是直接将驱动电路制作于基板，会造成驱动电路的驱动能力不足，在大尺寸面板的输出负载条件下，更是特别严重。由于驱动能力不足，信号上升时间(Rising time)和下降时间(Falling time)变慢，使得面板存在着可靠性的问题。随着面板分辨率和尺寸不断的上升，GOA的推动能力将会到达极限，要解决根本的问题就必须改变现有的驱动方式。

现有一种驱动方式是让栅极脉冲透过缓冲器的方式传递，使信号从栅极驱动电路到扫描线上可以一级一级地传递，这样的电路设计拥有两个功能，隔离阻抗和增强下一级信号的功能。另外，可在像素内串联两颗薄膜晶体管(TFT)，两颗TFT的栅极分别接到扫描线(scan line)和数据线(data line)，将原本数据线的模拟信号改成脉冲宽度调变(pulse width modulation)去对斜坡信号(ramp signal)做电压的选择，因为数据线是数字驱动的信号，只要结合缓冲器电路，就可以分别改善数据线和扫描线信号失真(distortion)的问题。但是斜坡信号依然存在信号失真的问题，且不易控制斜率。此外，如果将产生斜坡信号电路使用TFT制作于玻璃基板上，由于TFT的增益不如CMOS管，无法得到合适的斜坡波形；所以我们必须设计出产生新的斜坡信号电路于显示区内，来克服斜坡信号失真的问题。

技术实现要素：

为解决上述斜坡信号失真且不易控制斜率的问题，本发明提供一种电路。

上述的电路包括：

分压电路，该分压电路的两端分别耦接共通电平及高电平，且该分压电路具有第一节点至第N节点，该第一节点至该第N节点的输出电压递增；

N级栅极驱动电路，包含相互串接并可逐级开启的第一栅极驱动电路至第N栅极驱动电路，该第一栅极驱动电路至该第N栅极驱动电路分别具有对应的第一栅极输出信号至第N栅极输出信号，以及

输出电路，该输出电路包括输出薄膜晶体管及第一开启薄膜晶体管至第N开启薄膜晶体管，该输出薄膜晶体管的栅极耦接输出使能信号，该第一开启薄膜晶体管至该第N开启薄膜晶体管的栅极分别单独耦接对应的该第一栅极输出信号至该第N栅极输出信号，该第一节点至该第N节点分别耦接至对应的该第一开启薄膜晶体管至该第N开启薄膜晶体管的源极或漏极的其中之一，该第一开启薄膜晶体管至该第N开启薄膜晶体管的源极或漏极的其中另一耦接该输出薄膜晶体管的源极以作为输出端，该输出薄膜晶体管的漏极耦接该共通电平，或者，该第一开启薄膜晶体管至该第N开启薄膜晶体管的源极或漏极的其中另一耦接该输出薄膜晶体管的漏极以作为输出端，该输出薄膜晶体管的源极耦接该共通电平；

其中，该电路工作时，该N级栅极驱动电路的该第一栅极驱动电路至该第N栅极驱动电路逐级开启，以将该第一节点至该第N节点的输出电压依次地输出至该输出电路，该输出端输出斜坡信号。

作为可选的技术方案，该第一栅极驱动电路接收第一开启信号，该第一开启信号用以自该第一栅极驱动电路来逐级开启该N级栅极驱动电路。

作为可选的技术方案，该第N栅极驱动电路接收第二开启信号，该第二开启信号用以自该第N栅极驱动电路来逐级开启该N级栅极驱动电路。

作为可选的技术方案，该分压电路由第一分压薄膜晶体管至第N分压薄膜晶体管的非栅极的另两极串联而成，该第一节点至该第N节点依次位于该第一分压薄膜晶体管至该第N分压薄膜晶体管的相邻的两个分压薄膜晶体管之间。

作为可选的技术方案，该第一分压薄膜晶体管至该第N分压薄膜晶体管的栅极分别独自耦接对应的该第一节点至该第N节点。

作为可选的技术方案，该第一分压薄膜晶体管至该第N分压薄膜晶体管的栅极分别独自耦接第一偏压至第N偏压，该第一偏压至该第N偏压相同或递增。

作为可选的技术方案，该电路还包括频率产生电路，该频率产生电路产生第一频率信号及第一反相频率信号，该第一栅极驱动电路至该第N栅极驱动电路均分别接收该第一频率信号及该第一反相频率信号。

作为可选的技术方案，该电路还包括缓冲电路，该缓冲电路接收该第一频率信号及该第一反相频率信号并用来消除该第一频率信号及该第一反相频率信号的失真。

作为可选的技术方案，该输出使能信号在该第一频率信号及该第一反相频率信号均不输出高电平时输出高电平。

作为可选的技术方案，该频率产生电路还产生第二频率信号及第二反相频率信号，该第一栅极驱动电路至该第N栅极驱动电路中的奇数级栅极驱动电路分别接收该第一频率信号及该第一反相频率信号，而偶数级栅极驱动电路分别接收该第二频率信号及该第二反相频率信号。

相比于现有技术，本发明的电路利用栅极驱动电路依次开启分压电路不同节点上的电压，得到一个类似斜坡信号的信号；进一步，可通过分压电路上的偏压来调整斜坡信号的斜率；另外，栅极驱动电路还可由两相架构变为四相架构，而可得到更逼真的斜坡信号。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明电路的第一实施方式的示意图；

图2为本发明电路的第一实施方式的第一波形图；

图3为本发明分压电路的第二实施方式的示意图；

图4为本发明分压电路的第三实施方式的示意图；

图5为本发明电路的耦合输出使能信号的波形图；

图6为本发明电路的第二实施方式的示意图；

图7为本发明电路的第二实施方式的波形图。

具体实施方式

图1为本发明电路的第一实施方式的示意图，请参照图1。用于产生斜坡信号的电路100包括分压电路110、N级栅极驱动电路120以及输出电路130。

分压电路110的两端分别耦接共通电平Vcom及高电平VGH，为方便描述，本实施方式中以N等于4为例进行说明，分压电路110具有第一节点V1至第N节点VN(本实施例中，VN为V4)，第一节点V1至第N节点VN的输出电压递增，当然，在其他实施方式中，N也可不等于4，N的取值满足斜坡信号的要求即可。N级栅极驱动电路120包含相互串接并可逐级开启的第一栅极驱动电路G1至第N栅极驱动电路G4，第一栅极驱动电路G1至第N栅极驱动电路GN(本实施例中，GN为G4)分别具有对应的第一栅极输出信号Gn1至第N栅极输出信号Gn4。

输出电路130包括输出薄膜晶体管Q及第一开启薄膜晶体管P1至第N开启薄膜晶体管PN(本实施例中，PN为P4)，输出薄膜晶体管Q的栅极耦接输出使能信号OE，第一开启薄膜晶体管P1至第N开启薄膜晶体管P4的栅极分别单独耦接对应的第一栅极输出信号Gn1至第N栅极输出信号Gn4,即上述的栅极与栅极输出信号一一对应地电性连接，第一节点V1至第N节点V4分别耦接至对应的第一开启薄膜晶体管P1至第N开启薄膜晶体管P4的源极或漏极的其中之一，第一开启薄膜晶体管P1至第N开启薄膜晶体管P4的源极或漏极的其中另一耦接输出薄膜晶体管Q的源极以作为输出端Ramp，输出薄膜晶体管Q的漏极耦接共通电平Vcom，或者，第一开启薄膜晶体管P1至第N开启薄膜晶体管P4的源极或漏极的其中另一耦接输出薄膜晶体管Q的漏极以作为输出端Ramp，输出薄膜晶体管Q的源极耦接共通电平Vcom。

其中，电路100工作时，N级栅极驱动电路120的第一栅极驱动电路G1至第N栅极驱动电路G4逐级开启，以将第一节点V1至第N节点V4各自的输出电压依次地输出至输出电路130，输出端Ramp输出斜坡信号。

在本实施方式中，电路100还包括频率产生电路(未示出)，频率产生电路产生第一频率信号CK1及第一反相频率信号XCK1，第一频率信号CK1及第一反相频率信号XCK1提供给N级栅极驱动电路120的每一级栅极驱动电路，例如，第一栅极驱动电路G1至第N栅极驱动电路G4上均接收第一频率信号CK1及第一反相频率信号XCK1。第一频率信号CK1及第一反相频率信号XCK1用以控制N级栅极驱动电路120的每一级栅极驱动电路的输出与否。电路100还包括缓冲电路(未示出)，缓冲电路接收第一频率信号CK1及第一反相频率信号XCK1并消除第一频率信号CK1及第一反相频率信号XCK1的失真，在这里，缓冲电路的位置并不做限定，只需满足将第一频率信号CK1及第一反相频率信号XCK1的失真消除即可。

图2为本发明电路的第一实施方式的第一波形图，请一并参照图1、图2。在本实施方式中，第一栅极驱动电路G1接收第一开启信号ST1，第一开启信号ST1用以自第一栅极驱动电路G1来逐级开启N级栅极驱动电路120，即第一开启信号ST1用以正向开启N级栅极驱动电路120。于其他实施方式中，第N栅极驱动电路G4上还可接收第二开启信号ST2，第二开启信号ST2用以自第N栅极驱动电路G4来逐级开启N级栅极驱动电路120，即第二开启信号ST2用以反向开启N级栅极驱动电路120。在图2中以正向开启N级栅极驱动电路120的波形图为例进行说明。N级栅极驱动电路120接收第一频率信号CK1及第一反相频率信号XCK1及第一开启信号ST1后，依次开启第一栅极驱动电路G1至第N栅极驱动电路G4，即第一栅极输出信号Gn1至第N栅极输出信号Gn4依次致能，第一栅极输出信号Gn1致能时，输出端Ramp的信号由共通电平Vcom上升至第一节点V1的电压，而后第二栅极输出信号Gn2至第N栅极输出信号Gn4依次致能，输出端Ramp的信号再由第一节点V1的电压上升至第二节点V2的电压，再上升至第三节点V3的电压，最后上升至第N节点V4的电压即高电平VGH，这样即可得到较为理想的上升的斜坡信号。当然，如果想要得到下降的斜坡信号，只需反向开启N级栅极驱动电路120即可。

在本实施方式中，分压电路110由第一分压薄膜晶体管W1至第N分压薄膜晶体管WN(本实施例中，WN为W4)的非栅极的另两极串联而成，当然，在其他方式中，也可采用其他的电路组成来达到分压的目的，例如，串联的电阻等，分压电路110的组成方式只需满足分压的目的即可。第一节点V1至第N节点V4依次位于第一分压薄膜晶体管W1至第N分压薄膜晶体管W4的相邻的两个分压薄膜晶体管之间，这样设置可满足第一节点V1至第N节点V4的电压递增。并且第一分压薄膜晶体管W1至第N分压薄膜晶体管W4的栅极分别独自耦接对应的第一节点V1至该第N节点V4。

当然，在其他实施方式中，如图3所示的本发明分压电路的第二实施方式，分压电路210的第一分压薄膜晶体管W1至第N分压薄膜晶体管W4的栅极也可分别独自耦接第一偏压Vbias1至第N偏压VbiasN(本实施例中，VbiasN为Vbias4)，第一偏压Vbias1至第N偏压Vbias4递增，如此，第一偏压Vbias1至第N偏压Vbias4可独立地调整最后输出的斜坡信号的各自对应段的斜率。当然，如图4所示的本发明分压电路的第三实施方式，分压电路310的第一分压薄膜晶体管W1至第N分压薄膜晶体管W4的栅极耦接同一偏压Vbias,即相当于分压电路210中的第一偏压Vbias1至第N偏压Vbias4的偏压值相等，这样一来，每一偏压各自对应的斜坡信号的斜率相同。

图5为本发明电路的耦合输出使能信号的波形图，请参照图5。在某些情况下，第一频率信号CK1及第一反相频率信号XCK1之间会具有时间段T1～T4，于时间段T1、T2、T3及T4时，第一频率信号CK1及第一反相频率信号XCK1两者都没有输出高电平，而由于输出使能信号OE在时间段T1～T4输出高电平，即输出使能信号OE在第一频率信号CK1及第一反相频率信号XCK1均不输出高电平时输出高电平，这样，在时间段T1-T4，输出使能信号OE会与输出端Ramp的信号发生耦合，这样就不能得到较佳的斜坡信号。

为有效地改善上述的耦合现象，本发明提供如图6所示的本发明电路的第二实施方式，请参照图6。电路200包括分压电路210、N级栅极驱动电路220及输出电路230。电路200与电路100的差异在于，N级栅极驱动电路220的接收的控制信号有所不同。电路100的第一栅极驱动电路G1至第N栅极驱动电路GN(本实施例中，GN为G4)上均接收第一频率信号CK1及第一反相频率信号XCK1，而电路200的第一栅极驱动电路G1至该第N栅极驱动电路G4中的奇数级栅极驱动电路(例如第一栅极驱动电路G1、第三栅极驱动电路G3)分别接收第一频率信号CK1及第一反相频率信号XCK1，而偶数级栅极驱动电路(例如第二栅极驱动电路G2、第N栅极驱动电路G4)分别接收第二频率信号CK2及第二反相频率信号XCK2，第二频率信号CK2及第二反相频率信号XCK2由频率产生电路(未示出)产生，而因为N级栅极驱动电路220被分为奇数级栅极驱动电路与偶数级栅极驱动电路，所以各自接收的开启信号也随之变化，奇数级栅极驱动电路的首末两级栅极驱动电路分别接第一开启信号ST1与第二开启信号ST2，而偶数级栅极驱动电路的首末两级栅极驱动电路分别接第三开启信号ST1’与第四开启信号ST2’。

再参照图7，图7为本发明电路的第二实施方式的波形图。第一频率信号CK1及第一反相频率信号XCK1之间仍具有两者均没有输出高电平的时间段，但由于第二频率信号CK2及第二反相频率信号XCK2在上述的时间段输出了高电平，所以，输出使能信号OE并不会在上述的时间段与输出端Ramp的信号发生耦合，这样，电路200可通过这种由两相架构(接收第一频率信号CK1及第一反相频率信号XCK1)变为四相架构(再增加接收第二频率信号CK2及第二反相频率信号XCK2)的方式，从而可在输出端Ramp得到较好的斜坡信号。

上述的电路100或者电路200可直接制作于面板内，用以提供斜坡信号，因为电路100或者电路200可用小尺寸的薄膜晶体管制作，并且可用并联的方式做在面板内的不同区域，如此可用于大尺寸的面板上，而不会有信号失真的问题。

综上所述，本发明的电路利用栅极驱动电路依次开启分压电路不同节点上的电压，得到一个类似斜坡信号的信号；进一步，可通过分压电路上的偏压来调整斜坡信号的斜率；另外，栅极驱动电路还可由两相架构变为四相架构，而可得到更逼真的斜坡信号。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。