1.一种移位寄存器单元，其特征在于，包括上拉控制模块、上拉模块、输出宽度控制模块、下拉控制模块、第一下拉模块、第二下拉模块；
所述上拉控制模块连接时钟信号端、第一信号输入端、第二信号输入端以及上拉节点；所述上拉控制模块用于在所述时钟信号端的控制下，将所述第一信号输入端和所述第二信号输入端的信号输出至所述上拉节点；
所述上拉模块与所述上拉节点、第一电压端以及第一信号输出端相连接；所述上拉模块用于在所述上拉节点的控制下，将所述第一电压端的电压输出至所述第一信号输出端；
所述输出宽度控制模块连接第一信号输出端、第一控制信号端、接地端以及第二信号输出端；所述输出宽度控制模块用于在所述第一控制信号端和所述接地端的控制下，截取第一信号输出端的部分信号输出至所述第二信号输出端；
所述下拉控制模块与所述第一信号输入端、时钟信号端、下拉节点以及第二电压端相连接，所述下拉控制模块用于在所述第一信号输入端的控制下，将所述下拉节点的电位下拉至所述第二电压端的电压，或者用于在所述时钟信号端的控制下，将所述时钟信号端的电压输出至所述下拉节点；
所述第一下拉模块与所述下拉节点、上拉节点、第一信号输出端以及第二电压端相连接；所述第一下拉模块用于在所述下拉节点的控制下分别将所述上拉节点和所述第一信号输出端的电位下拉至所述第二电压端的电位；
所述第二下拉模块与第二控制信号端、第二电压端以及第二信号输出端相连接；所述第二下拉模块用于在所述第二控制信号端的控制下，将所述第二信号输出端的电位下拉至所述第二电压端的电位。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括：第一晶体管和第一电容；
所述第一晶体管的栅极连接所述时钟信号端，第一极连接所述第一信号输入端，第二极与所述上拉节点相连接；
所述第一电容的一端连接所述第二信号输入端，另一端与所述上拉节点相连接。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：
第二晶体管，所述第二晶体管的栅极连接所述上拉节点，第一极连接所述第一电压端，第二极与所述第一信号输出端相连接。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出宽度控制模块包括：第三晶体管和第二电容；
所述第三晶体管的栅极连接第一控制信号端，第一极连接所述第二信号输出端，第二极与所述第一信号输出端相连接；
所述第二电容的一端连接所述第一信号输出端，第二极与所述接地端相连接。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：第四晶体管和第五晶体管；
所述第四晶体管的栅极和第一极连接所述时钟信号端，第二极与所述下拉节点相连接；
所述第五晶体管的栅极连接所述第一信号输入端，第一极连接所述下拉节点，第二极与所述第二电压端相连接。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉模块包括：第六晶体管和第七晶体管；
所述第六晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极与所述第二电压端相连接；
所述第七晶体管的栅极连接所述下拉节点，第一极连接所述第一信号输出端，第二极与所述第二电压端相连接。
7.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二下拉模块包括：
第八晶体管，所述第八晶体管的栅极连接所述第二控制信号端，第一极连接所述第二信号输出端，第二极与所述第二电压端相连接。
8.一种栅极驱动电路，用于向栅线输出扫描信号；其特征在于，包括多个级联的如权利要求1-7任一项所述的移位寄存器单元；
第一级移位寄存器单元的第一信号输入端连接起始信号端；除了第一级移位寄存单元以外，其余移位寄存器单元的第一信号输入端连接上一级移位寄存器单元的第一信号输出端；最后一级移位寄存器单元的第二信号输入端连接所述起始信号端；除了最后一级移位寄存器单元以外，其余移位寄存器单元的第二信号输入端连接下一级移位寄存器单元的第一信号输出端；每一级移位寄存器单元的第二信号输出端与一条栅线相连接；
每依次级联的十二个移位寄存器单元构成一个驱动组；所述驱动组包括依次级联的第一移位寄存器单元、第二移位寄存器单元、第三移位寄存器单元、第四移位寄存器单元、第五移位寄存器单元、第六移位寄存器单元、第七移位寄存器单元、第八移位寄存器单元、第九移位寄存器单元、第十移位寄存器单元、第十一移位寄存器单元以及第十二移位寄存器单元；
所述第一移位寄存器单元的第一控制信号端和第二控制信号端分别连接第一系统时钟信号端和第七系统时钟信号端；
所述第二移位寄存器单元的第一控制信号端和第二控制信号端分别连接第二系统时钟信号端和第八系统时钟信号端；
所述第三移位寄存器单元的第一控制信号端和第二控制信号端分别连接第三系统时钟信号端和第九系统时钟信号端；
所述第四移位寄存器单元的第一控制信号端和第二控制信号端分别连接第四系统时钟信号端和第十系统时钟信号端；
所述第五移位寄存器单元的第一控制信号端和第二控制信号端分别连接第五系统时钟信号端和第十一系统时钟信号端；
所述第六移位寄存器单元的第一控制信号端和第二控制信号端分别连接第六系统时钟信号端和第十二系统时钟信号端；
所述第七移位寄存器单元的第一控制信号端和第二控制信号端分别连接第七系统时钟信号端和第一系统时钟信号端；
所述第八移位寄存器单元的第一控制信号端和第二控制信号端分别连接第八系统时钟信号端和第二系统时钟信号端；
所述第九移位寄存器单元的第一控制信号端和第二控制信号端分别连接第九系统时钟信号端和第三系统时钟信号端；
所述第十移位寄存器单元的第一控制信号端和第二控制信号端分别连接第十系统时钟信号端和第四系统时钟信号端；
所述第十一移位寄存器单元的第一控制信号端和第二控制信号端分别连接第十一系统时钟信号端和第五系统时钟信号端；
所述第十二移位寄存器单元的第一控制信号端和第二控制信号端分别连接第十二系统时钟信号端和第六系统时钟信号端。
9.一种用于驱动如权利要求7所述的栅极驱动电路的方法，其特征在于，所述方法包括：与同一驱动组相连的任意两个系统时钟信号端输入的信号不同；
或者，
当起始信号端输出信号端的宽度为4H时，第一系统时钟信号端、第二系统时钟信号端输入相同的信号；第三系统时钟信号端、第四系统时钟信号端输入相同的信号；第五系统时钟信号端、第六系统时钟信号端输入相同的信号；第七系统时钟信号端、第八系统时钟信号端输入相同的信号；第九系统时钟信号端、第十系统时钟信号端输入相同的信号；第十一系统时钟信号端、第十二系统时钟信号端输入相同的信号；
或者，
当起始信号端输出信号端的宽度为8H时，第一系统时钟信号端、第二系统时钟信号端、第三系统时钟信号端、第四系统时钟信号端输入相同的信号；第五系统时钟信号端、第六系统时钟信号端、第七系统时钟信号端、第八系统时钟信号端输入相同的信号；第九系统时钟信号端、第十系统时钟信号端、第十一系统时钟信号端、第十二系统时钟信号端输入相同的信号；
或者，
当起始信号端输出信号端的宽度为12H时，第一系统时钟信号端、第二系统时钟信号端、第三系统时钟信号端、第四系统时钟信号端、第五系统时钟信号端、第六系统时钟信号端输入相同的信号；第七系统时钟信号端、第八系统时钟信号端、第九系统时钟信号端、第十系统时钟信号端、第十一系统时钟信号端、第十二系统时钟信号端输入相同的信号；
其中，H为一图像帧的扫描时间与栅线总数量的比值。
10.一种显示装置，其特征在于，包括如权利要求8所述的栅极驱动电路。