移位寄存器单元及其驱动方法、移位寄存器以及显示装置与流程

本发明涉及显示技术领域，具体地，涉及移位寄存器单元及其驱动方法、移位寄存器以及显示装置。

背景技术：

目前，在显示面板的技术领域，有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板发展迅速，同时阵列基板上的移位寄存器技术也随之有了很大的进步。一种常见的移位寄存器电路是栅极驱动电路。栅极驱动电路向与每一行像素连接的栅线依次输出栅极扫描信号。栅极扫描信号控制像素驱动电路来驱动OLED发光。由于像素驱动电路中的驱动晶体管的阈值电压会随着时间漂移，因此像素驱动电路通常都会在OLED的发光准备阶段补偿该阈值电压，以使流过OLED的电流与阈值电压无关。而在控制像素驱动电路的过程中可以使用另一个移位寄存器电路来控制OLED的发光时间和时序。

技术实现要素：

本文中描述的实施例提供了一种输出信号的占空比可调并且电路结构简单的移位寄存器单元及其驱动方法、移位寄存器以及显示装置。

根据本发明的第一方面，提供了一种移位寄存器单元。该移位寄存器单元包括输入模块、第一控制模块、第二控制模块、第一保持模块、第二保持模块和输出模块。输入模块被配置为根据来自输入端的输入信号和来自第一时钟信号端的第一时钟信号来控制第一节点的电压。第一控制模块被配置为根据来自第一电压端的第一电压、第一时钟信号和第一节点的电压来控制第二节点的电压。第二控制模块被配置为根据第二节点的电压和来自第二时钟信号端的第二时钟信号来控制第三节点的电压。第一保持模块被配置为根据来自第二电压端的第二电压和第三节点的电压来保持第一节点的电压。第二保持模块被配置为保持第二节点和第三节点的电压。输出模块被配置为在第一节点和第三节点的电压的控制下从输出端输出第一电压或第二电压。

在本发明的实施例中，输入模块包括第一晶体管。第一晶体管的控制极耦接第一时钟信号端，第一晶体管的第一极耦接输入端，第一晶体管的第二极耦接第一节点。

在本发明的实施例中，第一控制模块包括第二晶体管和第三晶体管。第二晶体管的控制极耦接第一时钟信号端，第二晶体管的第一极耦接第一电压端，第二晶体管的第二极耦接第二节点。第三晶体管的控制极耦接第一节点，第三晶体管的第一极耦接第一时钟信号端，第三晶体管的第二极耦接第二节点。

在本发明的实施例中，第二控制模块包括第四晶体管。第四晶体管的控制极耦接第二节点，第四晶体管的第一极耦接第二时钟信号端，第四晶体管的第二极耦接第三节点。

在本发明的实施例中，第一保持模块包括第一电容器和第五晶体管。第一电容器的第一端耦接第二电压端，第一电容器的第二端耦接第一节点。第五晶体管的控制极耦接第三节点，第五晶体管的第一极耦接第二电压端，第五晶体管的第二极耦接第一节点。

在本发明的实施例中，第二保持模块包括第二电容器。第二电容器的第一端耦接第二节点，第二电容器的第二端耦接第三节点。

在本发明的进一步的实施例中，第二保持模块还包括第三电容器。第三电容器的第一端耦接第三节点，第三电容器的第二端耦接第二电压端。

在本发明的实施例中，输出模块包括第六晶体管和第七晶体管。第六晶体管的控制极耦接第一节点，第六晶体管的第一极耦接第一电压端，第六晶体管的第二极耦接输出端。第七晶体管的控制极耦接第三节点，第七晶体管的第一极耦接第二电压端，第七晶体管的第二极耦接输出端。

在本发明的实施例中，移位寄存器单元中的所有晶体管都为P型晶体管，第一电压端提供低电压信号，第二电压端提供高电压信号。

在本发明的实施例中，移位寄存器单元中的所有晶体管都为N型晶体管，第一电压端提供高电压信号，第二电压端提供低电压信号。

在本发明的实施例中，第一时钟信号和第二时钟信号具有相同的时钟周期和振幅且相位相反，并且第一时钟信号与第二时钟信号的占空比均为1/2。

根据本发明的第二方面，提供了一种驱动如上所述的移位寄存器单元的驱动方法。移位寄存器单元的输入信号具有第一电压和第二电压。输入信号处于第二电压的持续时间是第一时钟信号的脉宽的N倍。N为奇数。该驱动方法包括下列阶段。在第一阶段，向输入端输入第二电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以向第一节点提供第二电压，向第二节点提供第一电压，向第三节点提供第二时钟信号，从输出端输出第一电压。在第二至N阶段，保持第二节点的电压以使第三节点的电压随着第二时钟信号端的电压变化，从输出端输出第二电压。在第N+1阶段，向输入端输入第一电压，保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第二电压。在第N+2阶段，向第一节点提供输入信号，保持第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第一电压。在第N+3阶段，保持第一节点和第三节点的电压，并向第二节点提供第一时钟信号，从输出端继续输出第一电压。

在本发明的进一步的实施例中，N被设置为3，驱动方法包括下列阶段。在第一阶段，向输入端输入第二电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以向第一节点提供第二电压，向第二节点提供第一电压，向第三节点提供第二时钟信号，从输出端输出第一电压。在第二阶段，保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第二电压。在第三阶段，保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端继续输出第二电压。在第四阶段，向输入端输入第一电压，保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端继续输出第二电压。在第五阶段，向第一节点提供输入信号，保持第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第一电压。在第六阶段，保持第一节点和第三节点的电压，并向第二节点提供第一时钟信号，从输出端继续输出第一电压。

根据本发明的第三方面，提供了一种移位寄存器，其包括多个级联的如上所述的移位寄存器单元。任一级移位寄存器单元的输入端耦接上一级移位寄存器单元的输出端，且第一时钟信号与上一级移位寄存器单元的第一时钟信号互为反相信号。第一级移位寄存器单元的输入端被输入起始信号。

根据本发明的第四方面，提供了一种阵列基板，其包括如上所述的移位寄存器。

根据本发明的第五方面，提供了一种显示面板，其包括如上所述的阵列基板。

在本发明的实施例中，显示面板是LCD显示面板或OLED显示面板。

根据本发明的第六方面，提供了一种显示装置，其包括如上所述的显示面板。

本发明的实施例提供了一种结构简单的移位寄存器单元。该移位寄存器单元采用的晶体管数量少，可以减少阵列基板的版图面积，有利于实现高分辨率的产品。另外，根据本发明的实施例移位寄存器单元可以实现占空比可调的输出信号。

附图说明

为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：

图1是根据本发明的实施例的移位寄存器单元的示意性框图；

图2是根据本发明的实施例的移位寄存器单元的示例性电路图；

图3是如图2所示的移位寄存器单元的各信号的时序图；

图4是根据本发明的实施例的移位寄存器单元在第一阶段和第三阶段的示例性等效电路图；

图5是根据本发明的实施例的移位寄存器单元在第二阶段和第四阶段的示例性等效电路图；

图6是根据本发明的实施例的移位寄存器单元在第五阶段的示例性等效电路图；

图7是根据本发明的实施例的移位寄存器单元在第六阶段的示例性等效电路图；

图8是根据本发明的另一实施例的移位寄存器单元的示例性电路图；

图9是根据本发明的实施例的驱动如图1所示的移位寄存器单元的驱动方法的示意性流程图；

图10是根据本发明的实施例的驱动如图1所示的移位寄存器单元的驱动方法的一个示例的示意性流程图；

图11是根据本发明的实施例的移位寄存器的示例性电路图。

具体实施方式

为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本发明主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本发明的所有实施例中，由于晶体管的源极和漏极(发射极和集电极)是对称的，并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反，因此在本发明的实施例中，统一将晶体管的受控中间端称为控制极，信号输入端称为第一极，信号输出端称为第二极。本发明的实施例中所采用的晶体管主要是开关晶体管。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

图1示出根据本发明的实施例的移位寄存器单元100的示意性框图。如图1所示，移位寄存器单元100包括输入模块110、第一控制模块120、第二控制模块130、第一保持模块140、第二保持模块150和输出模块160。

输入模块110连接到第一控制模块120、第一保持模块140和输出模块160，并被配置为根据来自输入端STV的输入信号和来自第一时钟信号端CLK1的第一时钟信号来控制第一节点N1的电压。

第一控制模块120连接到输入模块110、第二控制模块130、第一保持模块140、第二保持模块150和输出模块160，并被配置为根据来自第一电压端V1的第一电压、第一时钟信号和第一节点N1的电压来控制第二节点N2的电压。

第二控制模块130连接到第一控制模块120、第一保持模块140、第二保持模块150和输出模块160，并被配置为根据第二节点N2的电压和来自第二时钟信号端CLK2的第二时钟信号来控制第三节点N3的电压。

第一保持模块140连接到输入模块110、第一控制模块120、第二控制模块130、第二保持模块150和输出模块160，并被配置为根据来自第二电压端V2的第二电压和第三节点N3的电压来保持第一节点N1的电压。

第二保持模块150连接到第一控制模块120、第二控制模块130、第一保持模块140和输出模块160，并被配置为保持第二节点N2和第三节点N3的电压。

输出模块160连接到输入模块110、第一控制模块120、第二控制模块130、第一保持模块140和第二保持模块150，并被配置为在第一节点N1和第三节点N3的电压的控制下从输出端OUT输出第一电压或第二电压。

根据本实施例的移位寄存器单元能够输出与输入信号的占空比相同的输出信号，并将该输出信号作为下一级移位寄存器单元的输入信号，从而实现占空比可调的移位寄存器电路。

图2示出根据本发明的实施例的移位寄存器单元100的示例电路图。如图2所示，输入模块110包括第一晶体管T1。第一晶体管T1的控制极耦接第一时钟信号端CLK1，第一晶体管T1的第一极耦接输入端STV，第一晶体管T1的第二极耦接第一节点N1。

第一控制模块120包括第二晶体管T2和第三晶体管T3。第二晶体管T2的控制极耦接第一时钟信号端CLK1，第二晶体管T2的第一极耦接第一电压端V1，第二晶体管T2的第二极耦接第二节点N2。第三晶体管T3的控制极耦接第一节点N1，第三晶体管T3的第一极耦接第一时钟信号端CLK1，第三晶体管T3的第二极耦接第二节点N2。

第二控制模块130包括第四晶体管T4。第四晶体管T4的控制极耦接第二节点N2，第四晶体管T4的第一极耦接第二时钟信号端CLK2，第四晶体管T4的第二极耦接第三节点N3。

第一保持模块140包括第一电容器C1和第五晶体管T5。第一电容器C1的第一端耦接第二电压端V2，第一电容器C1的第二端耦接第一节点N1。第五晶体管T5的控制极耦接第三节点N3，第五晶体管T5的第一极耦接第二电压端V2，第五晶体管T5的第二极耦接第一节点N1。

第二保持模块150包括第二电容器C2。第二电容器C2的第一端耦接第二节点N2，第二电容器C2的第二端耦接第三节点N3。

输出模块160包括第六晶体管T6和第七晶体管T7。第六晶体管T6的控制极耦接第一节点N1，第六晶体管T6的第一极耦接第一电压端V1，第六晶体管T6的第二极耦接输出端OUT。第七晶体管T7的控制极耦接第三节点N3，第七晶体管T7的第一极耦接第二电压端V2，第七晶体管T7的第二极耦接输出端OUT。

根据本实施例的移位寄存器单元结构简单，采用的晶体管数量少，可以减少阵列基板的版图面积，有利于实现高分辨率的产品。并且该移位寄存器单元可以实现占空比可调的输出信号。

图3示出如图2所示的移位寄存器单元100的各信号的时序图。下面结合图3所示的时序图，对如图2所示的移位寄存器单元100的工作过程进行详细描述。在以下的描述中，假定所有晶体管都是P型晶体管，第一电压信号端V1输出低电压信号VGL，第二电压信号端V2输出高电压信号VGH。向第一时钟信号端CLK1输入第一时钟信号CK。向第二时钟信号端CLK2输入第二时钟信号CKB。第一时钟信号CK和第二时钟信号CKB具有相同的时钟周期和振幅且相位相反，并且第一时钟信号CK与第二时钟信号CKB的占空比均为1/2。输入信号的高电压信号VGH的持续时间是第一时钟信号的脉宽的三倍。在下面的实施例中，“0”表示低电压；“1”表示高电压。

在第一阶段t1，STV＝1，CK＝0，CKB＝1。本阶段的移位寄存器单元100的等效电路图如图4所示，其中晶体管上的斜线表示该晶体管处于关闭状态。

向输入端STV输入高电压信号VGH。向第一时钟信号端CLK1输入低电压信号VGL，第一晶体管T1打开，从而使得第一节点N1的电压为高电压。由于第一节点N1为高电压，所以第三晶体管T3和第六晶体管T6都关闭。另外，第一时钟信号端CLK1的低电压信号VGL将第二晶体管T2打开，从而使得第二节点N2的电压为低电压。第二节点N2的低电压将第四晶体管T4打开，从而将来自第二时钟信号端CLK2的高电压输入到第三节点N3。由于第三节点N3为高电压，所以第五晶体管T5和第七晶体管T7都关闭。因为第六晶体管T6和第七晶体管T7都关闭，所以输出端OUT保持上一阶段的电压，即为低电压。

在第二阶段t2，STV＝1，CK＝1，CKB＝0。本阶段的移位寄存器单元100的等效电路图如图5所示。

向输入端STV输入高电压信号VGH。向第一时钟信号端CLK1输入高电压信号VGH，第一晶体管T1关闭。第一节点N1的电压由第一电容器C1保持为高电压。由于第一节点N1为高电压，所以第三晶体管T3和第六晶体管T6都关闭。另外，来自第一时钟信号端CLK1的高电压信号VGH将第二晶体管T2关闭。第二节点N2的电压由第二电容器C2保持为低电压。第二节点N2的低电压使第四晶体管T4继续打开，从而将来自第二时钟信号端CLK2的低电压信号VGL输入到第三节点N3。由于第三节点N3变为低电压，所以第五晶体管T5和第七晶体管T7都打开，并且第二节点N2的电压由于第二电容器C2而被二次拉低，从而更充分地打开第四晶体管T4。在第五晶体管T5打开的情况下，来自第二电压端V2的高电压信号VGH对第一电容器C1充电，从而帮助保持第一节点N1的高电压。因为第六晶体管T6关闭而第七晶体管T7打开，所以输出端OUT输出来自第二电压端V2的高电压VGH。

在第三阶段t3，STV＝1，CK＝0，CKB＝1。本阶段的移位寄存器单元100的等效电路图如图4所示。

向输入端STV输入高电压信号VGH。向第一时钟信号端CLK1输入低电压信号VGL，第一晶体管T1打开，从而使得第一节点N1的电压为高电压。由于第一节点N1为高电压，所以第三晶体管T3和第六晶体管T6都关闭。另外，第一时钟信号端CLK1的低电压信号VGL将第二晶体管T2打开，从而使得第二节点N2的电压为低电压。第二节点N2的低电压将第四晶体管T4打开，从而将来自第二时钟信号端CLK2的高电压输入到第三节点N3。由于第三节点N3为高电压，所以第五晶体管T5和第七晶体管T7都关闭。因为第六晶体管T6和第七晶体管T7都关闭，所以输出端OUT保持上一阶段的电压，即为高电压VGH。

在第四阶段t4，STV＝0，CK＝1，CKB＝0。本阶段的移位寄存器单元100的等效电路图如图5所示。

向输入端STV输入低电压信号VGL。向第一时钟信号端CLK1输入高电压信号VGH，第一晶体管T1关闭。第一节点N1的电压由第一电容器C1保持为高电压。由于第一节点N1为高电压，所以第三晶体管T3和第六晶体管T6都关闭。另外，第一时钟信号端CLK1的高电压信号VGH将第二晶体管T2关闭。第二节点N2的电压由第二电容器C2保持为低电压。第二节点N2的低电压使第四晶体管T4继续打开，从而将来自第二时钟信号端CLK2的低电压输入到第三节点N3。由于第三节点N3变为低电压，所以第五晶体管T5和第七晶体管T7都打开，并且第二节点N2的电压由于第二电容器C2而被二次拉低，从而更充分地打开第四晶体管T4。在第五晶体管T5打开的情况下，来自第二电压端V2的高电压对第一电容器C1充电，从而帮助保持第一节点N1的高电压。因为第六晶体管T6关闭而第七晶体管T7打开，所以输出端OUT输出来自第二电压端V2的高电压。

在第五阶段t5，STV＝0，CK＝0，CKB＝1。本阶段的移位寄存器单元100的等效电路图如图6所示。

向输入端STV输入低电压信号VGL。向第一时钟信号端CLK1输入低电压信号VGL，第一晶体管T1打开，从而使得第一节点N1的电压为低电压。由于第一节点N1为低电压，所以第三晶体管T3和第六晶体管T6都打开。另外，第一时钟信号端CLK1的低电压信号VGL将第二晶体管T2打开，从而使得第二节点N2的电压为低电压。第二节点N2的低电压将第四晶体管T4打开，从而将来自第二时钟信号端CLK2的高电压输入到第三节点N3。由于第三节点N3为高电压，所以第五晶体管T5和第七晶体管T7都关闭。因为第六晶体管T6打开而第七晶体管T7关闭，所以输出端OUT输出来自第一电压端V1的低电压。

在第六阶段t6，STV＝0，CK＝1，CKB＝0。本阶段的移位寄存器单元100的等效电路图如图7所示。

向输入端STV输入低电压信号VGL。向第一时钟信号端CLK1输入高电压信号VGH，第一晶体管T1关闭。第一节点N1的电压由第一电容器C1保持为低电压。由于第一节点N1为低电压，所以第三晶体管T3和第六晶体管T6都打开。另外，第一时钟信号端CLK1的高电压信号VGH将第二晶体管T2关闭。来自第一时钟信号端CLK1的高电压经由第三晶体管T3输入到第二节点N2，使其电压变为高电压。第二节点N2的高电压使第四晶体管T4关闭。第三节点N3由第二电容器C2保持为高电压。由于第三节点N3为高电压，所以第五晶体管T5和第七晶体管T7都关闭。因为第六晶体管T6打开而第七晶体管T7关闭，所以输出端OUT输出来自第一电压端V1的低电压。

从图3中可见，根据本实施例的移位寄存器单元能够输出与输入信号的占空比相同的输出信号，并将该输出信号作为下一级移位寄存器单元的输入信号，从而实现占空比可调的移位寄存器电路。例如，如果输入信号的高电压信号的持续时间是第一时钟信号的脉宽的N倍，则输出信号的高电压信号的持续时间也是第一时钟信号的脉宽的N倍。此外，还可以根据输入信号的占空比来将根据本实施例的移位寄存器单元应用于不同功能的移位寄存器中。例如，如果设置输入信号的高电压信号的持续时间仅为时钟信号的脉宽的一倍，则可将该移位寄存器单元应用于控制栅极扫描信号的移位寄存器中。如果设置输入信号的高电压信号的持续时间为时钟信号的脉宽的多倍，则可将该移位寄存器单元应用于控制OLED的发光时间和时序的移位寄存器中。

本领域的技术人员应当理解，在本实施例的一个替代实施例中，如图2所示的移位寄存器单元100中的晶体管也可以都是N型晶体管。在这种情况下，第一电压信号端V1输出高电平信号VGH，第二电压信号端V2输出低电平信号VGL。第一时钟信号CK和第二时钟信号CKB具有相同的时钟周期和振幅但是相位相反，并且第一时钟信号CK与第二时钟信号CKB的占空比均为1/2。在该替代实施例中，各信号在各个阶段的电平(未示出)与图3中示出的各信号在各个阶段的电平相反。

此外，本领域的技术人员还应当理解，在本实施例的其它替代实施例中，还可以不仅仅使用单一类型的晶体管，即，可以设置部分晶体管为N型晶体管，部分晶体管为P型晶体管。基于本发明实施例的任何变型和修改都应该落入本发明的保护范围内。

图8是根据本发明的另一实施例的移位寄存器单元100的示例性电路图。在图8中的移位寄存器单元100与图2中的移位寄存器单元100的区别在于，在第二保持模块150中增加了第三电容器C3。第三电容器C3的第一端耦接第三节点N3，第三电容器C3的第二端耦接第二电压端V2。由于第三电容器C3的第二端为固定电压，因此能够更好地保持第三节点N3的电压，以更好地维持移位寄存器单元的工作稳定。

通过以上描述可以看出，根据本发明的实施例的移位寄存器单元的结构简单，可采用较少数量的晶体管实现，从而能够减少版图面积。另外，根据本发明的实施例的移位寄存器单元可以实现占空比可调的输出信号。

图9示出根据本发明的实施例的驱动如图1所示的移位寄存器单元100的驱动方法的示意性流程图。在本实施例中，移位寄存器单元100的输入信号具有第一电压和第二电压。输入信号处于第二电压的持续时间是第一时钟信号的脉宽的N倍。在这里，N为奇数。该驱动方法包括下列阶段。

在步骤S902，在第一阶段，向输入端输入第二电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以向第一节点提供第二电压，向第二节点提供第一电压，向第三节点提供第二时钟信号，从输出端输出第一电压。

在步骤S904，在第二至N阶段，向输入端输入第二电压，保持第二节点的电压以使第三节点的电压随着第二时钟信号端的电压变化，从输出端输出第二电压。

在步骤S906，在第N+1阶段，向输入端输入第一电压，向第一时钟信号端输入第二电压，向第二时钟信号端输入第一电压，以保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第二电压。

在步骤S908，在第N+2阶段，向输入端输入第一电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以向第一节点提供输入信号，保持第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第一电压。

在步骤S910，在第N+3阶段，向输入端输入第一电压，向第一时钟信号端输入第二电压，向第二时钟信号端输入第一电压，以保持第一节点和第三节点的电压，并向第二节点提供第一时钟信号，从输出端继续输出第一电压。

图10是图9所示的驱动方法的一个示例的示意性流程图。在本示例中，N被设置为3。

在步骤S1002，在第一阶段，向输入端输入第二电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以向第一节点提供第二电压，向第二节点提供第一电压，向第三节点提供第二时钟信号，从输出端输出第一电压。

在步骤S1004，在第二阶段，向输入端输入第二电压，向第一时钟信号端输入第二电压，向第二时钟信号端输入第一电压，以保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第二电压。

在步骤S1006，在第三阶段，向输入端输入第二电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端继续输出第二电压。

在步骤S1008，在第四阶段，向输入端输入第一电压，向第一时钟信号端输入第二电压，向第二时钟信号端输入第一电压，以保持第一节点和第二节点的电压，并向第三节点提供第二时钟信号，从输出端继续输出第二电压。

在步骤S1010，在第五阶段，向输入端输入第一电压，向第一时钟信号端输入第一电压，向第二时钟信号端输入第二电压，以向第一节点提供输入信号，保持第二节点的电压，并向第三节点提供第二时钟信号，从输出端输出第一电压。

在步骤S1012，在第六阶段，向输入端输入第一电压，向第一时钟信号端输入第二电压，向第二时钟信号端输入第一电压，以保持第一节点和第三节点的电压，并向第二节点提供第一时钟信号，从输出端继续输出第一电压。

在本实施例的一个示例中，移位寄存器单元100中的晶体管都为P型晶体管，并且第一电压为低电压，第二电压为高电压。

在本实施例的另一个示例中，移位寄存器单元100中的晶体管都为N型晶体管，并且第一电压为高电压，第二电压为低电压。

图11是根据本发明的实施例的移位寄存器1100的示例性电路图。如图11所示，移位寄存器1100可包括多个级联的移位寄存器单元R1、R2、……、Rn、……。在此，n表示移位寄存器1100中的多个级联的移位寄存器单元100中的某一级移位寄存器单元，并不表示移位寄存器1100所包括的移位寄存器单元的总数。

在该实施例中，第n级移位寄存器单元Rn是如图1、图2或图8所示的移位寄存器单元100中的任一种。第n级移位寄存器单元Rn的输入端STV耦接上一级移位寄存器单元的输出端OUT，第一时钟信号端CLK1耦接上一级移位寄存器单元的第二时钟信号端CLK2，第二时钟信号端CLK2耦接上一级移位寄存器单元的第一时钟信号端CLK1。第一级移位寄存器单元R1的输入端STV被输入起始信号。

例如，当n＝1时，第一级移位寄存器单元R1的输入端STV输入起始信号，第一级移位寄存器单元R1的输出端OUT耦接第二级移位寄存器单元的输入端STV。向第一级移位寄存器单元R1的第一时钟信号端CLK1输入第一时钟信号CK。向第一级移位寄存器单元R1的第二时钟信号端CLK2输入第二时钟信号CKB。

当n＝2时，第二级移位寄存器单元R2的输入端STV耦接第一级移位寄存器单元R1的输出端OUT，第二级移位寄存器单元R2的输出端OUT耦接第三级移位寄存器单元的输入端STV。向第二级移位寄存器单元R2的第一时钟信号端CLK1输入第二时钟信号CKB。向第二级移位寄存器单元R2的第二时钟信号端CLK2输入第一时钟信号CK。

随后的移位寄存器的连接方式以此类推，不再赘述。

各级移位寄存器单元输入的第一时钟信号和第二时钟信号具有相同的时钟周期和振幅且相位相反。在一个示例中，第一时钟信号与第二时钟信号的占空比均为1/2。

根据本发明的实施例的移位寄存器可以用作提供栅极扫描信号的移位寄存器，以用于液晶显示面板或者OLED显示面板。

另外，根据本发明的实施例的移位寄存器也可以用作控制OLED的发光时间和时序的移位寄存器，以用于OLED显示面板。

此外，本发明实施例还提供了一种显示装置，其包括根据上述实施例的移位寄存器。根据本发明实施例的显示装置可以应用于任何具有显示功能的产品，例如，电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框或导航仪等。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本发明的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本发明的精神和范围的情况下对本发明的实施例进行各种修改和变型。本发明的保护范围由所附的权利要求限定。