时序控制器及其控制方法、显示装置与流程

本发明涉及液晶显示技术领域，尤其涉及一种时序控制器及其控制方法、显示装置。

背景技术：

全高清条形屏是通过将全高清的显示面板切割而形成的，但是目前没有专门为全高清条形屏设计的时序控制器，其通常使用全高清时序控制器进行显示。

如图1所示，是现有技术的有效显示数据选通信号(de，displayenable)示意图。th表示有效显示数据的一个周期，tvd表示有效显示数据选通期，tvb表示场消隐期，tv表示1帧有效显示数据的一个周期。在分辨率为1920*1080的情况下，有效显示数据选通期tvd包括1080个th。全高清时序控制器接收前端发送的低压差分信号，全高清时序控制器每侦测到有效显示数据选通信号的一个周期(如图1所示的th)，会对应接收一行数据。前端输入1080个有效显示数据选通信号的周期(如图1所示的tvd)，全高清时序控制器内部会存储1080行数据，经过处理后再输出1080行数据给显示面板。也即，对于分辨率为1920*360的全高清条形屏，全高清时序控制器输出的画面的分辨率仍为1920*1080。

现有技术的不足在于：使用全高清时序控制器驱动全高清条形屏，导致带宽和存储空间浪费。同时，行扫描时间仍为1s/60/1080≈14.8μs，而实际全高清条形屏每行像素的充电时间可以达到1s/60/360≈40μs，导致充电时间没有被充分利用。

技术实现要素：

为了解决上述技术问题，本发明提供了一种时序控制器及其控制方法、显示装置。

根据本发明的第一个方面，提供了一种时序控制器，包括顺次连接的行缓冲模块、帧缓冲模块和时序控制模块，所述行缓冲模块与所述时序控制模块连接；

其中，所述行缓冲模块设置有第一预设值个第一存储单元，并用于受控于所述时序控制模块输出的时序控制信号，接收并在所述第一存储单元中缓存像素数据，在缓存的像素数据的个数到达所述第一预设值时将该第一预设值个像素数据发送给所述帧缓冲模块，然后清空所述第一存储单元；

所述帧缓冲模块设置有第二预设值个第二存储单元，并用于受控于所述时序控制模块输出的时序控制信号，将接收到的第一预设值个像素数据存储在选择的第一预设值个第二存储单元中，直到所有第二存储单元都存储有像素数据时为止；

其中，所述第一预设值为对应于显示面板的预设分辨率的水平方向像素个数，所述第二预设值为对应于所述预设分辨率的总像素个数，以使所述时序控制器与所述显示面板相匹配。

在一个实施例中，所述第一存储单元以行数为1、列数为第一预设值的矩阵形式排列，所述第二存储单元以行数为第三预设值、列数为所述第一预设值的矩阵形式排列，其中，所述第三预设值为对应于所述预设分辨率的垂直方向像素个数。

在一个实施例中，所述第二存储单元的物理位置与其中存储的像素数据对应的像素在所述显示面板中的物理位置一致。

在一个实施例中，所述时序控制信号包括有效显示数据选通信号，所述有效显示数据选通信号包括所述第三预设值个周期。

在一个实施例中，所述时序控制模块包括：

侦测单元，用于侦测所述有效显示数据选通信号；

第一控制单元，用于在每次侦测到所述有效显示数据选通信号的一个周期时，控制所述行缓冲模块向所述帧缓冲模块输出所述第一预设值个像素数据，并控制所述帧缓冲模块将该第一预设值个像素数据存储在一行第二存储单元中；以及

第二控制单元，用于在侦测到所述有效显示数据选通信号的最后一个周期时，控制所述帧缓冲模块输出其存储的所有像素数据。

在一个实施例中，还包括：

数据接收模块，用于接收并向所述行缓冲模块输出所述像素数据；

数据输出模块，用于接收所述帧缓冲模块输出的像素数据，并将接收的像素数据输出出去。

在一个实施例中，所述第一预设值为1920，所述第三预设值为360。

根据本发明的第二个方面，提供了一种显示装置，包括：

具有预设分辨率的显示面板；

栅极驱动器，用于向所述显示面板提供扫描信号；

源极驱动器，用于向所述显示面板提供数据信号；以及

时序控制器，用于分别向所述栅极驱动器和源极驱动器提供时序控制信号，并向所述源极驱动器发送像素数据。

根据本发明的第三个方面，提供了一种时序控制器的控制方法，包括，在所述时序控制器的时序控制模块输出的时序控制信号的控制下：

所述时序控制器的行缓冲模块接收并在第一存储单元中缓存像素数据，所述行缓冲模块设置有第一预设值个第一存储单元；

判断所述行缓冲模块中缓存的像素数据的个数是否到达所述第一预设值；

在判断出所述行缓冲模块中缓存的像素数据的个数到达所述第一预设值时，所述行缓冲模块将该第一预设值个像素数据发送给所述时序控制器的帧缓冲模块，然后清空所述第一存储单元；

所述帧缓冲模块将接收到的第一预设值个像素数据存储在选择的第一预设值个第二存储单元中，所述帧缓冲模块设置有第二预设值个第二存储单元；

判断所述帧缓冲模块中缓存的像素数据的个数是否到达所述第二预设值；

在判断出所述帧缓冲模块中缓存的像素数据的个数到达所述第二预设值时，所述帧缓冲模块输出其存储的所有像素数据；

其中，所述第一预设值为对应于显示面板的预设分辨率的水平方向像素个数，所述第二预设值为对应于所述预设分辨率的总像素个数，以使所述时序控制器与所述显示面板相匹配。

在一个实施例中，所述时序控制信号包括有效显示数据选通信号，所述有效显示数据选通信号包括第三预设值个周期，所述第三预设值为对应于所述预设分辨率的垂直方向像素个数。

在一个实施例中，还包括，在所述时序控制信号的控制下：

在所述行缓冲模块接收像素数据之前，侦测所述有效显示数据选通信号；

在每次侦测到所述有效显示数据选通信号的一个周期时，所述行缓冲模块将该第一预设值个像素数据发送给所述时序控制器的帧缓冲模块；

在侦测到所述有效显示数据选通信号的最后一个周期时，所述帧缓冲模块输出其存储的所有像素数据。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

应用本发明实施例提供的时序控制器，根据显示面板的分辨率来设置行缓冲模块和帧缓冲模块中存储单元的个数，使时序控制器与显示面板相匹配。一方面，时序控制器中的存储单元仅需缓存与显示面板的分辨率对应的像素数据，使得时序控制器的利用率最大化，节省了存储空间。另一方面，时序控制器仅向显示面板输出与显示面板的分辨率对应的像素数据，节省了带宽，一帧时间输出的像素数据大幅减少，提升了显示面板中每行像素的充电时间以增强显示效果。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1示出了现有技术的有效显示数据选通信号示意图；

图2示出了本发明实施例一的时序控制器的结构示意图；

图3示出了本发明实施例一的行缓冲模块的结构示意图；

图4示出了本发明实施例一的帧缓冲模块的结构示意图；

图5示出了本发明实施例二的有效显示数据选通信号示意图；

图6示出了本发明实施例二的时序控制模块的结构示意图；

图7示出了本发明实施例三的显示装置的结构示意图；

图8示出了本发明实施例四的时序控制器的控制方法流程图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

为解决现有技术中使用与显示面板不匹配的时序控制器来驱动该显示面板而导致的带宽和存储空间浪费以及充电时间未被充分利用的问题，本发明实施例提供了一种时序控制器。

实施例一

如图2所示，是本发明实施例的时序控制器的结构示意图。本实施例的时序控制器主要包括行缓冲模块201、帧缓冲模块202、时序控制模块203、数据接收模块204以及数据输出模块205。其中，帧缓冲模块202与行缓冲模块201相连，时序控制模块203与行缓冲模块201和帧缓冲模块202相连，数据接收模块204和行缓冲模块201相连，数据输出模块205和帧缓冲模块202相连。下面以显示面板的预设分辨率为1920*360为例对各模块的结构和功能进行具体说明。

如图3所示，是本发明实施例的行缓冲模块201的结构示意图。行缓冲模块201设置有1920(即第一预设值)个第一存储单元10。1920为对应于显示面板(图2中未示出)的预设分辨率的水平方向像素个数。具体地，第一存储单元10以行数为1、列数为1920的矩阵形式排列。

行缓冲模块201工作时，首先接收前端设备发送的像素数据，并将接收的像素数据逐一缓存在第一存储单元10中。当缓存的像素数据的个数到达1920时将该1920个像素数据发送给帧缓冲模块202，然后清空第一存储单元10，以准备接收前端设备发送的下一批像素数据(即下一帧图像对应的像素数据)。

具体地，行缓冲模块201将接收到的第1个像素数据缓存在第1列第一存储单元10中，将接收到的第2个像素数据缓存在第2列第一存储单元10中，将接收到的第3个像素数据缓存在第3列第一存储单元10中，以此类推，将接收到的第1920个像素数据缓存在第1920列第一存储单元10中。

如图4所示，是本发明实施例的帧缓冲模块202的结构示意图。帧缓冲模块202设置有1920*360(即第一预设值*第三预设值＝第二预设值)＝691200个第二存储单元20。具体地，第二存储单元以行数为360、列数为1920的矩阵形式排列。1920为对应于显示面板(图2中未示出)的预设分辨率的水平方向像素个数，360为对应于预设分辨率的垂直方向像素个数，1920*360为对应于预设分辨率的总像素个数。

帧缓冲模块202工作时，将接收到的来自行缓冲模块201的1920个像素数据存储在选择的一行第二存储单元20中，直到所有第二存储单元20都存储有像素数据时为止。

具体地，帧缓冲模块202将接收到的来自行缓冲模块201的第1组1920个像素数据存储在第1行第二存储单元20中，将接收到的来自行缓冲模块201的第2组1920个像素数据存储在第2行第二存储单元20中，将接收到的来自行缓冲模块201的第3组1920个像素数据存储在第3行第二存储单元20中，以此类推，接收到的来自行缓冲模块201的第360组1920个像素数据存储在第360行第二存储单元20中。

优选地，各个第二存储单元20在帧缓冲模块202中的物理位置与该第二存储单元20中缓存的像素数据对应的像素在显示面板中的物理位置一致。也即，位于第i行第j列的第二存储单元20中存储的像素数据与显示面板中第i行第j列的像素相对应，即向第i行第j列的像素写入位于第i行第j列的第二存储单元20中存储的像素数据。这里，i为小于或者等于360的正整数，j为小于或者等于1920的正整数。

时序控制模块203用于利用时序控制信号来控制行缓冲模块201和帧缓冲模块202的动作。数据接收模块204用于接收并向行缓冲模块201输出像素数据。数据输出模块205用于接收帧缓冲模块202输出的像素数据，并将接收的像素数据输出出去。

在具体实施过程中，可对与分辨率为1366*768的显示面板匹配的时序控制器中的存储单元的个数进行调整。具体地，将行缓冲模块201中的1366个第一存储单元10调整为1920个第一存储单元10，将帧缓冲模块202中的1366*768＝1049088个第二存储单元20调整为1920*360＝691200个第二存储单元20。这样，仅需调整时序控制器中存储单元的个数便可使调整后的时序控制器与分辨率为1920*360的显示面板相匹配，降低了与分辨率为1920*360的显示面板匹配的时序控制器的制造成本。可选地，可调整与分辨率为1920*1080＝2073600的显示面板匹配的时序控制器中的存储单元的个数，以使调整后的时序控制器与分辨率为1920*360＝691200的显示面板相匹配。

在本实施例中，行缓冲模块201设置有1920个第一存储单元10，使得行缓冲模块201最多仅缓存1920个像素数据，再将这一组像素数据发送给帧缓冲模块202后，清空第一存储单元10。帧缓冲模块202设置有1920*360个第二存储单元20，使得帧缓冲模块202仅缓存由行缓冲模块201发送的360组像素数据，然后将这360组像素数据输出给显示面板后，清空第二存储单元20。从而分辨率为1920*360的显示面板每次仅接收1920*360个像素数据，使得时序控制器与显示面板相匹配。

因此，使用与显示面板相匹配的时序控制器来驱动该显示面板，一方面，时序控制器中的存储单元仅需缓存与显示面板的分辨率对应的像素数据，使得时序控制器的利用率最大化，节省了存储空间。另一方面，时序控制器仅向显示面板输出与显示面板的分辨率对应的像素数据，节省了带宽，一帧时间输出的像素数据大幅减少，提升了显示面板中每行像素的充电时间以增强显示效果。

实施例二

本实施例是对实施例一中的时序控制器203的进一步优化。

如图5所示，是本发明实施例的有效显示数据选通信号示意图。th表示有效显示数据的一个周期，tvd表示有效显示数据选通期，tvb表示场消隐期，tv表示1帧有效显示数据的一个周期。时序控制信号包括如图5所示的有效显示数据选通信号，有效显示数据选通信号的有效显示数据选通期tvd包括360个周期th。

如图6所示，是本发明实施例的时序控制模块203的结构示意图。时序控制模块203包括顺次连接的侦测单元30、第一控制单元40和第二控制单元50。

具体地，侦测单元30用于侦测如图5所示的有效显示数据选通信号。第一控制单元40用于在每次侦测到有效显示数据选通信号的一个周期th时，控制行缓冲模块201向帧缓冲模块202输出1920个像素数据，并控制帧缓冲模块202将该1920个像素数据存储在一行第二存储单元20中。优选地，第一控制单元40用于在侦测到有效显示数据选通信号的第1个周期th时，控制行缓冲模块201向帧缓冲模块202输出1920个像素数据，并控制帧缓冲模块202将第1组1920个像素数据存储在第1行第二存储单元20中。第一控制单元40用于在侦测到有效显示数据选通信号的第2个周期th时，控制行缓冲模块201向帧缓冲模块202输出第2组1920个像素数据，并控制帧缓冲模块202将该1920个像素数据存储在第2行第二存储单元20中。第一控制单元40用于在侦测到有效显示数据选通信号的第3个周期th时，控制行缓冲模块201向帧缓冲模块202输出第3组1920个像素数据，并控制帧缓冲模块202将该1920个像素数据存储在第3行第二存储单元20中。以此类推，第一控制单元40用于在侦测到有效显示数据选通信号的第360个周期th时，控制行缓冲模块201向帧缓冲模块202输出第360组1920个像素数据，并控制帧缓冲模块202将该1920个像素数据存储在第360行第二存储单元20中。在帧缓冲模块202的第二存储单元20中一共存储360组像素数据，也即一共存储1920*360个像素数据。第二控制单元50用于在侦测到有效显示数据选通信号的第360个周期后，控制帧缓冲模块202输出其存储的1920*360个像素数据。

在本实施例中，有效显示数据选通信号的有效显示数据选通期tvd包括360个周期th，使得帧缓冲模块202仅缓存由行缓冲模块201发送的360组像素数据，然后将这1920*360个像素数据输出给显示面板。由于一帧时间仅包括360个周期th(而非1080个周期th)，而一帧时间不变，因此延长了周期th，从而提升了向显示面板的每行像素充电的时间，进而增强了显示效果。

实施例三

本发明实施例还提供了一种具有上述实施例一或实施例二所述的时序控制器的显示装置。

如图7所示，是本发明实施例的显示装置的结构示意图。显示装置包括具有预设分辨率的显示面板701、栅极驱动器702、源极驱动器703以及上述任一实施例中的时序控制器704。

具体地，栅极驱动器702用于向显示面板701提供扫描信号。源极驱动器703用于向显示面板701提供数据信号。时序控制器703用于分别向栅极驱动器702和源极驱动器703提供时序控制信号，并向源极驱动器703发送像素数据。

采用本实施例中的显示装置，由于使用与显示面板相匹配的时序控制器来驱动该显示面板，一方面，时序控制器中的存储单元仅需缓存与显示面板的分辨率对应的像素数据，使得时序控制器的利用率最大化，节省了存储空间。另一方面，时序控制器仅向显示面板输出与显示面板的分辨率对应的像素数据，节省了带宽，一帧时间输出的像素数据大幅减少，提升了显示面板中每行像素的充电时间，从而增强了显示效果。

实施例四

图8为本发明实施例的时序控制器的控制方法流程图。在时序控制器的时序控制模块203输出的时序控制信号的控制下，如图8所示，可以包括如下步骤s810至s860。

在步骤s810中，侦测有效显示数据选通信号。

具体地，时序控制信号包括有效显示数据选通信号，有效显示数据选通信号包括第三预设值个周期，第三预设值为对应于预设分辨率的垂直方向像素个数。

在步骤s820中，时序控制器的行缓冲模块201接收并在第一存储单元10中缓存像素数据，行缓冲模块201设置有第一预设值个第一存储单元10；

在步骤s830中，判断行缓冲模块201中缓存的像素数据的个数是否到达第一预设值，若是，转入步骤s840，若否，转入步骤s810；

在步骤s840中，在每次侦测到有效显示数据选通信号的一个周期时，行缓冲模块201将该第一预设值个像素数据发送给时序控制器的帧缓冲模块202，然后清空第一存储单元10；

在步骤s850中，帧缓冲模块202将接收到的第一预设值个像素数据存储在选择的第一预设值个第二存储单元20中，帧缓冲模块202设置有第二预设值个第二存储单元20；

在步骤s860中，判断帧缓冲模块202中缓存的像素数据的个数是否到达第二预设值，若是，转入步骤s870，若否，转入步骤s810；

在步骤s870中，在侦测到有效显示数据选通信号的最后一个周期时，帧缓冲模块202输出其存储的所有像素数据。

其中，第一预设值为对应于显示面板的预设分辨率的水平方向像素个数，第二预设值为对应于预设分辨率的总像素个数，以使时序控制器与显示面板相匹配。

采用本实施例中的时序控制器的控制方法，由于使用与显示面板相匹配的时序控制器来驱动该显示面板，一方面，时序控制器中的存储单元仅需缓存与显示面板的分辨率对应的像素数据，使得时序控制器的利用率最大化，节省了存储空间。另一方面，时序控制器仅向显示面板输出与显示面板的分辨率对应的像素数据，节省了带宽，一帧时间输出的像素数据大幅减少，提升了显示面板中每行像素的充电时间，从而增强了显示效果。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。