移位寄存器单元及其驱动方法、阵列基板和显示装置与流程

本发明涉及显示领域，特别涉及一种移位寄存器单元及其驱动方法、阵列基板和显示装置。

背景技术：

阵列基板行驱动(gatedriveronarray，goa)技术相较于传统工艺而言，不仅能省去承载栅极驱动器的电路板、能实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于goa技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。

在有机发光二极管(organiclight-emittingdiode，oled)显示装置中，具备阈值电压补偿功能的像素电路需要栅极驱动器提供至少两个行扫描信号，并且这至少两个行扫描信号的电平边沿还需要彼此错开以避免时序错误。而为了满足这样的应用需求，一般需要至少四条时钟信号线来提供若干个彼此错开的电平边沿，以将这些电平边沿分别作为各个行扫描信号开始输出和停止输出的触发。但是，过多的时钟信号线不仅造成各方面电路结构的复杂化，还占据了大量的边框区域，非常不利于电路结构的简化和显示边框的窄化。

技术实现要素：

本发明提供一种移位寄存器单元及其驱动方法、阵列基板和显示装置，可以在满足应用需求的情况下减少栅极驱动器所使用的时钟信号线的数量。

第一方面，本发明提供了一种移位寄存器单元，所述移位寄存器单元具有第一扫描输入端、第二扫描输入端、第一扫描输出端和第二扫描输出端；所述移位寄存器单元包括：

分别连接所述第一扫描输入端和所述第一扫描输出端的移位寄存模块，用于在所述第一扫描输出端处输出相较于所述第一扫描输入端处的信号滞后的信号；

分别连接所述第二扫描输入端和所述第二扫描输出端的输出模块，用于在所述第二扫描输入端处和第一时钟信号均为第一电平时将所述第二扫描输出端处置为第一电平；

分别连接所述第一扫描输出端和所述第二扫描输出端的第一复位模块，用于在第二时钟信号和所述第一扫描输出端处均为第一电平的时段内将第一节点处置为第一电平，并在所述第一节点为第一电平且第二时钟信号为第二电平时将所述第二扫描输出端处置为第二电平；

其中，所述第一时钟信号和第二时钟信号均为时钟周期内第二电平的持续时长大于第一电平的持续时长的时钟信号，所述第一时钟信号为第一电平的时段内所述第二时钟信号为第二电平，所述第一时钟信号由第一电平转为第二电平的时刻与第二时钟信号由第二电平转为第一电平的时刻相互错开。

在一种可能的实现方式中，所述移位寄存器单元还包括：

分别连接所述第二扫描输入端和所述第一扫描输出端的第二复位模块，用于在所述第二扫描输入端为第一电平时将所述第一扫描输出端处置为第二电平。

在一种可能的实现方式中，所述第二复位模块包括第一晶体管；

所述第一晶体管的栅极连接所述第二扫描输入端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第一扫描输出端。

在一种可能的实现方式中，所述移位寄存模块包括：

分别连接所述第一扫描输入端和第二节点的输入子模块，用于在所述第一时钟信号为第一电平时将所述第二节点处置为与所述第一扫描输入端处相同的电平；

分别连接所述第二节点和所述第一扫描输出端的输出子模块，用于在所述第二节点处为第一电平时将所述第一扫描输出端处置为与第二时钟信号相同的电平。

在一种可能的实现方式中，所述输入子模块包括第二晶体管，所述输出子模块包括第三晶体管和第一电容；其中，

所述第二晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接所述第二节点，另一个连接所述第一扫描输入端；

所述第三晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一扫描输出端，另一个连接所述第二时钟信号；

所述第一电容的第一端连接所述第二节点，第二端连接所述第一扫描输出端。

在一种可能的实现方式中，所述输出模块包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第二电容；其中，

所述第四晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接第三节点，另一个连接所述第二扫描输入端；

所述第五晶体管的栅极连接所述第三节点，源极和漏极中的一个连接第四节点，另一个连接提供第一电平的电压线；

所述第六晶体管的栅极连接所述第四节点，源极和漏极中的一个连接第五节点，另一个连接所述第四节点；

所述第七晶体管的栅极连接所述第五节点，源极和漏极中的一个连接所述第二扫描输出端，另一个连接提供第一电平的电压线；

所述第二电容的第一端连接所述第四节点，第二端连接所述第一时钟信号。

在一种可能的实现方式中，所述第一复位模块包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；其中，

所述第八晶体管的栅极连接所述第二时钟信号，源极和漏极中的一个连接第一节点，另一个连接所述第二节点；

所述第九晶体管的栅极连接所述第一扫描输出端，源极和漏极中的一个连接所述第一节点，另一个连接提供第一电平的电压线；

所述第十晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二时钟信号，另一个连接所述第二扫描输出端；

所述第十一晶体管的栅极连接所述第一扫描输出端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第三节点；

所述第十二晶体管的栅极连接所述第一节点，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第五节点。

在一种可能的实现方式中，所述移位寄存器单元还包括第十三晶体管，

所述第十三晶体管的栅极连接所述第二扫描输入端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第一节点。

在一种可能的实现方式中，所述移位寄存器单元还具有复位端，所述移位寄存器单元还包括第十四晶体管，

所述第十四晶体管的栅极连接所述复位端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第二扫描输出端。

第二方面，本发明还提供了一种上述任意一种的移位寄存器单元的驱动方法，所述驱动方法包括：

在所述移位寄存器单元的第一扫描输入端处施加第一扫描信号，在所述移位寄存器单元的第二扫描输入端处施加第二扫描信号；

其中，所述移位寄存模块在所述第一扫描输出端处输出的相较于所述第一扫描信号滞后的信号与所述第二时钟信号之间具有同为第一电平的时段；所述第二扫描信号在期望所述第二扫描输出端处由第二电平转为第一电平的过程中为第一电平。

第三方面，本发明还提供了一种阵列基板，所述阵列基板包括至少一个扫描驱动电路，每个所述扫描驱动电路各自包括多级上述任意一种的移位寄存器单元；每个所述扫描驱动电路中，除第一级以外的每一级移位寄存器单元的所述第一扫描输入端连接上一级移位寄存器单元的第一扫描输出端，除第一级以外的每一级移位寄存器单元的所述第二扫描输入端连接上一级移位寄存器单元的第二扫描输出端。

在一种可能的实现方式中，所述移位寄存器单元还具有复位端，所述移位寄存器单元还包括第十四晶体管，所述第十四晶体管的栅极连接所述复位端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第二扫描输出端；每个所述扫描驱动电路中，除倒数第一级和倒数第二级的移位寄存器单元以外，第n级移位寄存器单元的复位端连接第n+2级移位寄存器单元的第一扫描输出端；所述n为大于0的整数。

第四方面，本发明还提供了一种显示装置，所述显示装置包括上述任意一种的阵列基板。

由上述技术方案可知，基于移位寄存器单元所具有的结构，其能够仅需要两个时钟信号就能实现电平边沿相互错开的两个扫描信号的输出，因而克服了oled显示装置的应用场景下栅极驱动器所使用的时钟信号线的数量难以减少的困难，有助于简化阵列基板上的电路结构，实现显示装置的边框的窄化。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，这些附图的合理变型也都涵盖在本发明的保护范围中。

图1是本发明一个实施例提供的移位寄存器单元的结构框图；

图2是本发明一个实施例提供的移位寄存器单元的电路时序图；

图3是本发明一个实施例提供的移位寄存器单元能够提供的驱动信号的信号波形示意图；

图4是一个对比示例中oled像素电路的驱动信号的示意图；

图5是本发明又一实施例提供的移位寄存器单元的电路结构图；

图6是本发明又一实施例提供的移位寄存器单元的电路时序图；

图7是本发明一个实施例提供的阵列基板上的扫描驱动电路的结构框图；

图8是本发明一个实施例提供的显示装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。

图1是本发明一个实施例提供的移位寄存器单元的结构框图。参见图1，该移位寄存器单元具有第一扫描输入端sn-1、第二扫描输入端en-1、第一扫描输出端sn和第二扫描输出端en，并包括移位寄存模块11、输出模块12和第一复位模块13，其中：

移位寄存模块11分别连接所述第一扫描输入端sn-1和所述第一扫描输出端sn的，用于在所述第一扫描输出端sn处输出相较于所述第一扫描输入端sn-1处的信号滞后的信号。

输出模块12分别连接所述第二扫描输入端en-1和所述第二扫描输出端en，用于在所述第二扫描输入端en-1处和第一时钟信号ck均为第一电平时将所述第二扫描输出端en处置为第一电平；

第一复位模块13分别连接所述第一扫描输出端sn和所述第二扫描输出端en，用于在第二时钟信号xck和所述第一扫描输出端sn处均为第一电平的时段内将未在图1中示出的第一节点处置为第一电平，并在第一节点为第一电平且第二时钟信号xck为第二电平时将第二扫描输出端en处置为第二电平。

关于上述时钟信号，所述第一时钟信号ck和第二时钟信号xck均为时钟周期内第二电平的持续时长大于第一电平的持续时长的时钟信号，所述第一时钟信号ck为第一电平的时段内所述第二时钟信号xck为第二电平，所述第一时钟信号ck由第一电平转为第二电平的时刻与第二时钟信号xck由第二电平转为第一电平的时刻相互错开。

需要说明的是，本文中的第一电平与第二电平分别指的是两个不同的预先配置的电压范围(均以公共端电压为基准)。为叙述方便，下面主要以第一电平为所在数字电路中的低电平，第二电平为所在数字电路中的高电平作为示例。

图2是本发明一个实施例提供的移位寄存器单元的电路时序图。具体地，图2是图1所示的移位寄存器单元的驱动方法的一种示例性的实现方式。上述移位寄存器单元的驱动方法包括：

在所述移位寄存器单元的第一扫描输入端sn-1处施加第一扫描信号，在所述移位寄存器单元的第二扫描输入端en-1处施加第二扫描信号。

其中，所述移位寄存模块在所述第一扫描输出端sn处输出的相较于所述第一扫描信号滞后的信号与所述第二时钟信号xck之间具有同为第一电平的时段；所述第二扫描信号在期望所述第二扫描输出端en处由第二电平转为第一电平的过程中为第一电平。

参见图1和图2，图1所示的移位寄存器单元具有两个信号输入端和两个信号输出端，即该移位寄存器单元的基本功能为通过第一扫描输入端sn-1和第二扫描输入端en-1接收来自外部的信号，并通过第一扫描输出端sn和第二扫描输出端en输出相应的信号。因此，上述移位寄存器单元所具有的结构需要与上述驱动方法的过程相互配合才能实现所期望的功能。

如图2所示，上述第一时钟信号ck与第二时钟信号xck均为时钟周期内高电平的持续时长大于低电平的持续时长的时钟信号，即均为占空比大于50％的时钟信号；而且，第一时钟信号ck为低电平的时段内第二时钟信号xck均为高电平，第二时钟信号xck为低电平的时段内第一时钟信号ck均为高电平，第一时钟信号ck由低电平转为高电平的时刻与第二时钟信号xck由高电平转为低电平的时刻相互错开。

如图2所示，上述移位寄存模块11能够在第一扫描输入端sn-1的信号输入下在第一扫描输出端sn处输出相对滞后的信号，能实现这一功能的电路可以例如参照相关技术中任一种goa单元电路实现。可以看出，图2中第一扫描输出端sn处由高电平转为低电平的变化应当是由第二时钟信号xck在第一时刻t1的下降沿直接或间接触发的，第一扫描输出端sn处由低电平转为高电平的变化应当是由第二时钟信号xck在第二时刻t2的上升沿直接或间接触发的。而上述驱动方法中，在第一扫描输入端sn-1处施加了适应于移位寄存模块11的具体结构、能使其在第一扫描输出端sn处所输出的信号与第二时钟信号xck之间具有同为低电平的时段，如图2所示的从第一时刻t1至第二时刻t2的时段。

在这一时段内，上述第一复位模块13在第一扫描输出端sn处的低电平和第二时钟信号xck的低电平的共同作用下将第一节点处置为低电平，在例如寄生电容的电荷保持作用下第一节点处可以在第二时刻t2附近仍保持为低电平，继而从第二时刻t2开始，第一复位模块13在第一节点处的低电平和第二时钟信号xck的高电平的共同作用下将第二扫描输出端en处置为高电平，即实现了第二扫描输出端en处由低电平转为高电平的变化过程。

此后，由于上述驱动方法中在第二扫描输入端en-1处施加的第二扫描信号在第三时刻t3由高电平转为了低电平，使得在期望第二扫描输出端en处由高电平转为低电平的过程(第四时刻t4附近)中第二扫描输入端en-1处为低电平，从而使得输出模块12在第二扫描输入端en-1处和第一时钟信号ck均为低电平的第四时刻t4将第二扫描输出端en处置为低电平。

依照图2所示的电路时序可以推知的是，如果采用一个与上述移位寄存器单元具有相同构造的电路单元，使该电路单元第一扫描输入端连接上述移位寄存器单元的第一扫描输出端sn，使该电路单元的第二扫描输入端连接上述移位寄存器单元的第二扫描输出端en，并使上述第一时钟信号ck作为该电路单元的第二时钟信号、使上述第二时钟信号xck作为该电路单元的第一时钟信号，那么可以预计该电路单元在其第一扫描输出端sn+1处输出的信号波形将如图3中所示的那样，处于低电平的时段与第二时刻t2和第三时刻t3之间第一时钟信号ck为低电平的时段重合。从而，图3所示出的该电路单元的第一扫描输出端sn+1处输出的信号和上述移位寄存器单元在第二扫描输出端en处输出的信号可以作为一组驱动信号提供给同一像素行上的oled像素电路。

图4是一个对比示例中oled像素电路的驱动信号的示意图。参见图4，第一驱动信号emission_n主要用于控制oled像素电路是否向oled器件输出发光电流，第二驱动信号gate_n主要用于控制oled像素电路是否将数据线上的电压写入到内部。由此，可以在每一显示帧中设置第一驱动信号emission_n在一小段时间内为高电平，以暂停向oled器件输出发光电流，并在设置第二驱动信号gate_n在该段时间内存在一小段时间的低电平，以将数据线上的电压写入到内部。在如图4所示的对比示例中，虽然理论上第一驱动信号emission_n的上升沿与第二驱动信号gate_n的下降沿是同一时刻，但由于信号延迟等因素的影响两者实际上会存在不确定的先后顺序，这会使得oled像素电路的工作时序容易发生错误，导致oled显示装置的工作异常。

在图3中可以看出，在将上述移位寄存器单元在第二扫描输出端en处输出的信号作为上述第一驱动信号，将上述电路单元的第一扫描输出端sn+1处输出的信号作为上述第二驱动信号时，在电路结构和时钟信号的综合作用下，第一驱动信号的上升沿可以与第二驱动信号的下降沿之间具有确定的先后顺序，因而能够克服上述oled像素电路的工作时序容易发生错误的问题。而且能够看出的是，如图3所示的驱动信号可以在仅使用两个时钟信号的移位寄存器单元的基础上得以实现，因而相比于需要使用四个乃至更多时钟信号的电路而言能够减少时钟信号线的使用数量，进而简化阵列基板上的电路结构，实现显示装置的边框的窄化。

需要说明的是，上述移位寄存模块11、输出模块12和第一复位模块13的功能可以由例如开关元件所组成的电路实现，其中的开关元件在可实现的范围内可以例如是任意类型晶体管、忆阻器件、霍尔元件等等。而且，上述移位寄存器单元可以在进一步的应用需求下还包括其他相应的电路结构，并可以不仅限于上文所示出的实现形式。

图5是本发明又一实施例提供的移位寄存器单元的电路结构图。参见图5，该移位寄存器单元具有第一扫描输入端sn-1、第二扫描输入端en-1、第一扫描输出端sn、第二扫描输出端en和复位端sn+2，并且该移位寄存器单元包括移位寄存模块11、输出模块12、第一复位模块13、第二复位模块14，以及第十三晶体管m13和第十四晶体管m14。相较于图1所示的结构，图5所示的移位寄存器单元增加了第二复位模块14、第十三晶体管m13和第十四晶体管m14。

在模块关系上，第二复位模块14分别连接第二扫描输入端en-1和第一扫描输出端sn，主要用于在第二扫描输入端en-1为第一电平时将第一扫描输出端sn处置为第二电平。在图5中，第二复位模块14包括第一晶体管m1，第一晶体管m1的栅极连接第二扫描输入端en-1，源极和漏极中的一个连接提供作为第二电平的高电平的电压线vgh，另一个连接第一扫描输出端sn。需要说明的是，根据晶体管具体类型的不同，可以分别设置晶体管的源极和漏极所具有的连接关系，以与流过晶体管的电流的方向相匹配；在晶体管具有源极与漏极对称的结构时，源极和漏极可以视为不作特别区分的两个电极。

基于第二复位模块14的设置，可以利用第二扫描输入端en-1处的信号在移位寄存器单元不在第一扫描输出端sn处输出驱动信号时，将第一扫描输出端sn处稳定在作为第二电平的高电平上，即起到了释放噪声电压、避免误输出的作用。可以看出，相比于例如相关技术中包含有下拉节点(pulldown，pd)的goa电路中的单独设计的降噪结构，上述方式可以巧妙地利用一个扫描信号对另一个扫描信号进行降噪，从而可以最少使用一个晶体管实现扫描信号输出端处释放噪声电压的功能，能够省去单独设计的降噪结构，大幅简化移位寄存器单元的电路结构，进一步简化阵列基板上的电路结构，窄化显示装置的边框。

图5中，移位寄存模块11包括第二晶体管m2、第三晶体管m3和第一电容c1，第二晶体管m2的栅极连接第一时钟信号ck，源极和漏极中的一个连接第二节点n2，另一个连接第一扫描输入端sn-1；第三晶体管m3的栅极连接第二节点n2，源极和漏极中的一个连接第一扫描输出端sn，另一个连接第二时钟信号xck；第一电容c1的第一端连接第二节点n2，第二端连接第一扫描输出端sn。移位寄存模块11中，第二晶体管m2构成移位寄存模块11中的输入子模块，第三晶体管m3和第一电容c1构成移位寄存模块11中的输出子模块。其中，输入子模块分别连接第一扫描输入端sn-1和第二节点n2，用于在第一时钟信号ck为作为第一电平的低电平时将第二节点处置为与第一扫描输入端sn-1处相同的电平；输出子模块分别连接第二节点和第一扫描输出端sn，用于在第二节点n2处为作为第一电平的低电平时将第一扫描输出端sn处置为与第二时钟信号xck相同的电平。

基于输入子模块和输出子模块的设置，输入子模块能在第一时钟信号ck的周期性低电平作用下依照第一扫描输入端sn-1处的电平对第二节点n2处进行下拉或复位，而输出子模块能在第二节点n2为低电平的时段内利用第二时钟信号xck的低电平阶段完成扫描信号的输出。由此，输入子模块和输出子模块均可以由最少一个晶体管实现其功能，因而相比于各自设置四个晶体管分别进行第二节点的下拉、第二节点的复位、第一扫描输出端处的下拉、第一扫描输出端处的复位的方案而言可以省去至多两个晶体管的设置，有助于简化上述移位寄存模块的结构，进一步简化阵列基板上的电路结构，窄化显示装置的边框。

图5中，输出模块12包括第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和第二电容c2，其中：

第四晶体管m4的栅极连接第一时钟信号ck，源极和漏极中的一个连接第三节点n3，另一个连接第二扫描输入端en-1；

第五晶体管m5的栅极连接第三节点n3，源极和漏极中的一个连接第四节点n4，另一个连接提供作为第一电平的低电平的电压线vgl；

第六晶体管m6的栅极连接第四节点n4，源极和漏极中的一个连接第五节点n5，另一个连接第四节点n4；

第七晶体管m7的栅极连接第五节点n5，源极和漏极中的一个连接第二扫描输出端en，另一个连接提供作为第一电平的低电平的电压线vgl；

第二电容c2的第一端连接第四节点n4，第二端连接第一时钟信号ck。

基于此，在第一时钟信号ck和第二扫描输入端en-1处均为低电平时：第一时钟信号ck的低电平作用下第四晶体管m4开启，使得第三节点n3处被第二扫描输入端en-1处置为低电平，继而第五晶体管m5开启，第四节点n4处被电压线vgl置为低电平，从而第五节点n5处被第四节点n4的低电平置为低电平，第七晶体管m7开启，第二扫描输出端en处被电压线vgl置为低电平。可以看出，上述电路结构可以实现上述输出模块12的在所述第二扫描输入端en-1处和第一时钟信号ck均为第一电平时将所述第二扫描输出端en处置为第一电平的功能。

图5中，第一复位模块13包括第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11和第十二晶体管m12，其中：

第八晶体管m8的栅极连接第二时钟信号xck，源极和漏极中的一个连接第一节点n1，另一个连接第二节点n2；

第九晶体管m9的栅极连接第一扫描输出端sn，源极和漏极中的一个连接第一节点n1，另一个连接提供作为第一电平的低电平的电压线vgl；

第十晶体管m10的栅极连接第一节点n1，源极和漏极中的一个连接第二时钟信号xck，另一个连接第二扫描输出端en；

第十一晶体管m11的栅极连接第一扫描输出端sn，源极和漏极中的一个连接提供作为第二电平的高电平的电压线vgh，另一个连接第三节点n3；

第十二晶体管m12的栅极连接第一节点n1，源极和漏极中的一个连接提供作为第二电平的高电平的电压线vgh，另一个连接第五节点n5。

基于此，在第二时钟信号xck和所述第一扫描输出端sn处均为低电平的时段内，第八晶体管m8和第九晶体管m9均开启，从而第一节点n1可以被第一扫描输出端sn处的低电平置为低电平，也可以被第二节点n2处的低电平置为低电平。而在第一节点n1为低电平且第二时钟信号xck为高电平时，第十晶体管m10开启，使得第二扫描输出端en处被电压线vgh置为高电平。可以看出，上述电路结构能使第一复位模块13实现上述在第二时钟信号xck和所述第一扫描输出端sn处均为第一电平的时段内将未在图1中示出的第一节点处置为第一电平，并在第一节点为第一电平且第二时钟信号xck为第二电平时将第二扫描输出端en处置为第二电平的功能。

图5中，第十三晶体管m13的栅极连接第二扫描输入端en-1，源极和漏极中的一个连接提供作为第二电平的高电平的电压线vgh，另一个连接第一节点n1。基于此，该方式利用了第二扫描输入端en-1处的扫描信号对第一节点n1进行降噪，并基于第八晶体管m8和第二晶体管m2的设置间接地实现了对第二节点n2以及对第一扫描输入端sn-1处的降噪，能够省去单独设计的降噪结构，大幅简化移位寄存器单元的电路结构，进一步简化阵列基板上的电路结构，窄化显示装置的边框。

图5中，第十四晶体管m14的栅极连接复位端sn+2，源极和漏极中的一个连接提供作为第二电平的高电平的电压线vgh，另一个连接第二扫描输出端en。基于此，第二扫描输出端en处的扫描信号能在高电平阶段内更加稳定。即，在第十晶体管m10在第一节点n1变为低电平而关闭之后，第二扫描输出端en处会处于悬空(floating)状态，即此时的扫描信号会变得不稳定。此时，上述驱动方法可以还包括在所述移位寄存器单元的复位端处施加第三扫描信号，所述第三扫描信号在第一时段内为第一电平，所述第一时段的起始时刻为所述第二时钟信号在与第一扫描输出端处同为第一电平的时段之后的首个从第二电平转为第一电平的时刻。例如，可以在第二扫描输入端en-1处由高电平转为低电平时第十三晶体管m13开启而第十晶体管m10关闭之后，开始在复位端sn+2处施加高电平，从而为第二扫描输出端en处提供稳定的高电平输出。

需要说明的是，图5中示出的晶体管均为p型晶体管，即可以通过相同制作工艺形成以降低制造成本。为了便于理解，本实施例中均是以全部晶体管均为p型晶体管，并且低电平作为栅极的开启电平、高电平作为栅极关闭电平为例进行说明的。当然，实施时在也可以采用高电平作为栅极的开启电平、低电平作为栅极关闭电平，和/或，将部分或全部的p型晶体管变更为n型晶体管的设置。例如，可以在本实施例的基础上进行如下变更：将图5中的晶体管全部设置为n型晶体管，并将相关信号的高电平与低电平相互交换，例如使输出低电平的电压线vgl与输出高电平的电压线vgh相互交换。容易理解的是，这样的变更会使得电路工作原理中的高电平变为低电平、低电平变为高电平，电位上拉变为电位下拉、电位下拉变为电位上拉，而电路工作原理的实质则保持不变。因此，变更后的电路结构、电路时序和电路工作原理可以比照上述实施例进行理解，在此不再赘述。

图6是本发明又一实施例提供的移位寄存器单元的电路时序图。参见图6，如图5所示的移位寄存器单元的工作阶段主要包括第一阶段p1、第二阶段p2、第三阶段p3、第四阶段p4和第五阶段p5。参见图5和图6，上述移位寄存器单元的工作原理简述如下：

第一阶段p1中，第一时钟信号ck为低电平，第二时钟信号xck为高电平，第一扫描输入端sn-1处为低电平。在第一时钟信号ck的低电平作用下第二晶体管m2开启，从而第二节点n2处被第一扫描输入端sn-1处的低电平置为低电平。由于此时第二扫描输入端en-1处为低电平，第一晶体管m1和第十三晶体管m13开启，第一节点n1和第一扫描输出端sn处被保持为高电平。从而，第一电容c1被充电，与第二节点n2相连的一端为低电平，与第一扫描输出端sn相连的一端为高电平。此时，虽然第三晶体管m3在第二节点n2的低电平作用下开启，但第二时钟信号xck的高电平并不会使第一扫描输出端sn处的高电平变为低电平。此外，第一时钟信号ck和第一扫描输入端sn-1处的低电平作用下第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7开启，第三节点n3、第四节点n4、第五节点n5处均为低电平，第二扫描输出端en处被电压线vgl置为低电平。

第一阶段p1与第二阶段p2之间，第一时钟信号ck转为高电平，同时第一扫描输入端sn-1和第二扫描输入端en-1处转为高电平，从而第一晶体管m1和第十三晶体管m13关闭，第一节点n1处转为悬空状态，第一扫描输出端sn处被第二时钟信号xck的高电平保持为高电平。而且，第二晶体管m2和第四晶体管m4关闭，两个输入端处的电平将不再对内部各节点的电平起上拉或下拉作用。

第二阶段p2中，第二时钟信号xck转为低电平，因而悬空的第二节点n2在第一电容c1的电荷保持作用下会跳变到一个电位更低的低电平上，使得第三晶体管m3完全打开，快速将第一扫描输出端sn处上拉至高电平。由此，第九晶体管m9和第十一晶体管m11开启，且第八晶体管m8开启，第一节点n1在第二节点n2处的低电平和电压线vgl的作用下被置为电压线vgl提供的低电平，同时第二节点n2处逐渐回到电压线vgl提供的低电平上。而由于第十一晶体管m11的开启，第三节点n3处被电压线vgh置为高电平。第一节点n1的高电平作用下第十晶体管m10和第十二晶体管m12开启，第二扫描输出端en处被第二时钟信号xck保持为低电平，第五节点n5处被电压线vgh置为高电平。

第二阶段p2结束时，第二时钟信号xck转为高电平，在开启的第十晶体管m10的作用下第二扫描输出端en处随之被置为高电平。而且，第二节点n2处开始为低电平，第三晶体管m3开启下第一扫描输出端sn处被第二时钟信号xck置为高电平，而悬空的第二节点n2处会在第一电容c1的电荷保持作用随之上升直至第三晶体管m3关闭。第一节点n1处可能会受例如寄生电容等因素的影响而产生电位上升，但即便电位上升也仍应保持在低电平的范围内，因而第十晶体管m10继续开启，使第二扫描输出端en处被第二时钟信号xck置为高电平。

在第三阶段p3开始时，第一时钟信号ck由高电平转为低电平，这使得第二晶体管m2和第四晶体管m4开启，第三节点n3被第二扫描输入端en-1处保持为高电平，第二节点n2处被第一扫描输入端sn-1的高电平进一步复位到高电平上。而在第三阶段p3结束时：第一时钟信号ck又由低电平转为高电平，这使得第二晶体管m2和第四晶体管m4关闭，第二节点n2和第三节点n3回到悬空状态，其余各电路节点处的电平均保持不变。

第四阶段p4中，第二时钟信号xck为低电平，第二扫描输入端en-1处为低电平，从而第一晶体管m1和第十三晶体管m13开启，第一节点n1处和第一扫描输出端sn处被电压线vgh置为高电平，第十晶体管m10和第十二晶体管m1关闭。在图6中未示出的是，第四阶段p4中复位端sn+2为低电平，从而第十四晶体管m14开启，将第二扫描输出端en处保持为稳定的高电平。

第五阶段p5开始时，第一时钟信号ck转为低电平，第一时钟信号ck和第二扫描输入端en-1处的低电平作用下第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7开启，使得第三节点n3、第四节点n4、第五节点n5处均转为低电平，第二扫描输出端en处被电压线vgl置为低电平。

此后，直到下一次第一扫描输入端sn-1转为低电平之前，第一扫描输入端sn-1处在第二扫描输入端en-1处的高电平作用下保持为高电平，第一节点n1、第二节点n2和第一扫描输入端sn-1处在第二扫描输入端en-1处的高电平作用下保持为高电平，第三节点n3、第四节点n4、第五节点n5以及第二扫描输出端en处在第一时钟信号ck和第二扫描输入端en-1处同时为低电平的时段内被重新置为低电平，移位寄存器单元保持为无驱动信号输出的状态。

可以看出，第一扫描输出端sn处的信号输出(低电平转为高电平)的过程主要由移位寄存模块11实现，第二扫描输出端en处的信号输出(高电平转为低电平)主要由输出模块12实现，而第二扫描输出端en处的信号复位(低电平转为高电平)主要由第一复位模块13实现，第一晶体管m1、第二晶体管m2、第八晶体管m8和第十三晶体管m13共同完成了第一节点n1、第二节点n2和第二扫描输出端en处的信号复位(低电平转为高电平)。

需要说明的是，图5和图6所示出的移位寄存器单元的电路方案是对图1所示的移位寄存器单元及其驱动方法的说明性示例，基于同样的模块功能，还可以在此基础上得到其他的电路方案。例如，关于第一复位单元13的实现方式，能够看出第八晶体管m8和第九晶体管m9均起到了在第二时钟信号xck和第一扫描输出端sn处均为第一电平的时段内将第一节点n1处置为低电平的作用，因此可替代地可将去除第九晶体管m9的设置，从而得到工作原理基本不变的移位寄存器单元及其驱动方法的实现方式。

本发明的又一实施例提供了一种阵列基板，该阵列基板包括至少一个扫描驱动电路，每个扫描驱动电路各自包括多级上述任意一种的移位寄存器单元；每个扫描驱动电路中，除第一级以外的每一级移位寄存器单元的第一扫描输入端连接上一级移位寄存器单元的第一扫描输出端，除第一级以外的每一级移位寄存器单元的第二扫描输入端连接上一级移位寄存器单元的第二扫描输出端。

在一种可能的实现方式中，移位寄存器单元还具有复位端，移位寄存器单元还包括第十三晶体管，第十三晶体管的栅极连接复位端，源极和漏极中的一个连接提供作为第二电平的高电平的电压线，另一个连接第二扫描输出端；每个扫描驱动电路中，除倒数第一级和倒数第二级的移位寄存器单元以外，第n级移位寄存器单元的复位端连接第n+2级移位寄存器单元的第一扫描输出端；n为大于0的整数。

作为一种示例，图7是本发明一个实施例提供的阵列基板上的扫描驱动电路的结构框图。本示例中，m为大于2的整数。参见图7，级序号分别为m-1、m、m+1和m+2的连续四级的移位寄存器单元按照下述方式连接：

任一级移位寄存器单元的第一扫描输出端sn连接下一级移位寄存器单元的第一扫描输入端sn-1，并作为本级第二驱动信号的输出端。例如，第m-1级移位寄存器单元um-1的第一扫描输出端sn连接第m级移位寄存器单元um的第一扫描输入端sn-1，并作为第m-1级第二驱动信号gate_m-1的输出端。

任一级移位寄存器单元的第二扫描输出端en连接下一级移位寄存器单元的第二扫描输入端en-1，并作为下一级第一驱动信号的输出端。例如，第m+1级移位寄存器单元um+1的第二扫描输出端en连接第m+2级移位寄存器单元um+2的第二扫描输入端en-1，并作为第m+2级第一驱动信号emission_m+2的输出端。

第n级移位寄存器单元的复位端sn+2连接第n+2级移位寄存器单元的第一扫描输出端sn；n为大于0的整数。例如，第m级移位寄存器单元um的复位端sn+2连接第m+2级移位寄存器单元um+2的第一扫描输出端sn。

此外，相邻两级的移位寄存器单元中，前一级移位寄存器单元所连接的第一时钟信号是后一级移位寄存器单元所连接的第二时钟信号，前一级移位寄存器单元所连接的第二时钟信号是后一级移位寄存器单元所连接的第一时钟信号。例如，第m级移位寄存器单元um的第一时钟信号端ck连接正向时钟信号ck1，第二时钟信号端xck连接反向时钟信号ck2；而第m+1级移位寄存器单元um+1的第一时钟信号端ck连接反向时钟信号ck2，第二时钟信号端xck连接正向时钟信号ck1。

由此，任一扫描驱动电路中除了第一级和最后两级之外的全部移位寄存器单元可以按照如图7所示的级联方式进行连接，而第一极移位寄存器单元的第一扫描输入端可以例如由外部信号按照上述任一种驱动方法中第一扫描信号施加方式提供输入，第一极移位寄存器单元的第二扫描输出端可以例如由外部信号按照上述任一种驱动方法中第二扫描信号的施加方式提供输入，而最后两级的移位寄存器单元的复位端可以例如由外部信号按照上述任一种驱动方法中第三扫描信号施加方式提供输入，并可以不仅限于此。

基于同样的发明构思，本发明实施例提供一种显示装置，该显示装置包括由上述任意一种的阵列基板。本发明实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。例如图8所示的显示装置100，其在显示区域内包括行列设置的子像素单元px，上述阵列基板可以设置在显示装置100内部，阵列基板在每个子像素单元px内可以包括像素电路，以实现对每个子像素单元px的显示灰阶的调节，而阵列基板可以在显示区域外包括至少一个的上述扫描驱动电路，以向像素电路提供其所需要的驱动信号。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。