像素记忆电路、液晶显示器和可穿戴设备的制作方法

本发明涉及液晶技术领域，特别涉及一种像素记忆电路、一种液晶显示器和一种可穿戴设备。

背景技术：

自lg发布第一款智能手表gwatchr以来，智能手表市场开始迅猛发展。为了更好占领市场，降低功耗，各大厂商在液晶技术上作了很多投入。例如，2015年，日本面板厂商japandisplay宣布推出一款采用mip(memory-in-pixel，像素内存)技术的超低功耗反射型lcd(liquidcrystaldisplay，液晶显示器)面板，并将其应用于可穿戴设备。该lcd面板不仅可做到64色彩色显示，而且耗电量低，可以与sharplcd面板媲美。

目前，mip技术使用sram(staticrandomaccessmemory，静态随机存取存储器)/vlc(visiblelightcommunication，可见光通信)来实现，其中，sram主要由两个cmos非门构成(如图1所示)，即由两对pmos和nmos管构成。然而，对于目前面板厂商已经成型的a_si产线而言，导入pmos工艺难度大且成本高，严重限制了其在可穿戴设备中的广泛应用。

技术实现要素：

本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种像素记忆电路。该像素记忆电路不仅能够锁存数据电压实现像素更新，且在产线上不需导入pmos工艺，也无需增加掩膜成本，工艺技术难度低。

本发明的第二个目的在于提出一种液晶显示器。

本发明的第三个目的在于提出一种可穿戴设备。

为达到上述目的，本发明第一方面实施例提出了一种像素记忆电路，包括：锁存单元，所述锁存单元仅由nmos管构成；开关单元，所述开关单元的第一端与数据线相连以接收数据电压，所述开关单元的控制端接收行扫描信号，所述开关单元的第二端与所述锁存单元的输入端相连，并形成第一节点，所述开关单元在所述行扫描信号的控制下导通，以将所述数据电压提供给所述锁存单元，以便所述锁存单元对所述数据电压进行锁存并生成锁存信号；选择单元，所述选择单元的第一控制端与所述第一节点相连，所述选择单元的第二控制端与所述锁存单元的输出端相连，所述选择单元的第一接收端接收第一选择信号，所述选择单元的第二接收端接收第二选择信号，所述选择单元在所述锁存信号的控制下将所述第一选择信号或所述第二选择信号施加给像素电极，并在所述开关单元关断时继续向所述像素电极施加所述第一选择信号或所述第二选择信号，以实现像素自动更新。

根据本发明实施例的像素记忆电路，通过只包含nmos管的锁存单元即可实现数据电压的锁存，以持续更新像素电压，且可长时间维持电压稳定。该电路在产线上不需导入pmos工艺，且无需增加掩膜成本，工艺技术难度低。

另外，根据本发明上述实施例提出的像素记忆电路还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述锁存单元包括：第一nmos管，所述第一nmos管的源极和栅极均与电源端相连以接收电源电压；第二nmos管，所述第二nmos管的源极与所述第一nmos管的漏极相连，并形成第二节点，所述第二nmos管的栅极与所述开关单元的第二端相连，所述第二nmos管的漏极接地；第三nmos管，所述第三nmos管的源极和栅极均与所述电源端相连以接收所述电源电压；第四nmos管，所述第四nmos管的源极与所述第三nmos管的漏极相连，并形成第三节点，所述第四nmos管的栅极与所述第二节点相连，所述第四nmos管的漏极接地，其中，所述第三节点还与所述第一节点相连，以将所述锁存信号输出至所述选择单元。

根据本发明的一个实施例，所述开关单元包括：第一晶体管，所述第一晶体管的栅极接收所述行扫描信号，所述第一晶体管的源极接收所述数据电压，所述第一晶体管的漏极与所述第二nmos管的栅极相连。

根据本发明的一个实施例，所述选择单元包括：第二晶体管，所述第二晶体管的栅极分别与所述第一晶体管的漏极和所述第二nmos管的栅极相连，所述第二晶体管的源极接收所述第一选择信号，所述第二晶体管的漏极与所述像素电极的一端相连，其中，所述像素电极的另一端与基准电压输出端相连以接收基准电压；第三晶体管，所述第三晶体管的栅极与所述第一节点相连，所述第三晶体管的源极接收所述第二选择信号，所述第三晶体管的漏极分别与所述像素电极的一端和所述第二晶体管的漏极相连。

根据本发明的一个实施例，所述第一nmos管、所述第二nmos管、所述第三nmos管和所述第四nmos管的沟道宽度w1、w2、w3、w4之间存在关系：w2＝w4＝5w1＝5w3。

根据本发明的一个实施例，当所述行扫描信号控制所述第一晶体管导通，所述数据电压为高电平时，所述第一节点电位为高，所述第二晶体管和所述第二nmos管导通，所述第二节点电位为低，所述第三晶体管和所述第四nmos管关断，所述第三节点电位为高，与所述第一节点形成正反馈，以在所述第一晶体管关断时通过所述第二晶体管继续向所述像素电极施加所述第一选择信号以实现像素自动更新；当所述行扫描信号控制所述第一晶体管导通，所述数据电压为低电平时，所述第一节点电位为低，所述第二晶体管和所述第二nmos管关断，所述第二节点电位为高，所述第三晶体管和所述第四nmos管导通，所述第三节点电位为低，与所述第一节点形成正反馈，以在所述第一晶体管关断时通过所述第三晶体管继续向所述像素电极施加所述第二选择信号以实现像素自动更新。

进一步地，本发明提出了一种液晶显示器，其包括本发明上述实施例的像素记忆电路。

本发明实施例的液晶显示器，采用上述像素记忆电路，不仅能够锁存数据电压实现像素更新，且在产线上不需导入pmos工艺，也无需增加掩膜成本，工艺技术难度低。

更进一步地，本发明提出了一种可穿戴设备，其包括本发明上述实施例的液晶显示器。

本发明实施例的可穿戴设备，采用上述液晶显示器，在生产产线上，不需导入pmos工艺，也无需增加掩膜成本，工艺技术难度低。

附图说明

图1是根据本发明实施例的像素记忆电路的结构示意图；

图2是根据本发明实施例的像素记忆电路的拓扑图；

图3是根据本发明一个实施例的像素记忆电路的信号时序图；

图4是根据本发明另一个实施例的像素记忆电路的信号时序图；

图5是根据本发明实施例的液晶显示器的方框图；

图6是根据本发明实施例的可穿戴设备的方框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

对于可穿戴设备而言，由于其尺寸小，一般具有低频低色域的特点。频率低则导致像素每帧保持时间很长，而无论是pmos管还是nmos管都有存在漏电流、无法长时间保持像素电压稳定的缺点。

为解决该技术问题，本发明提出了一种像素记忆电路、液晶显示器和可穿戴设备。其中，像素记忆电路中设置有锁存单元，该锁存单元可将数据电压锁存并持续更新像素电压，且可长时间维持电压稳定。

下面结合附图来描述本发明实施例的像素记忆电路、液晶显示器和可穿戴设备。

图1是根据本发明实施例的像素记忆电路的结构示意图。如图1所示，该像素记忆电路100包括：锁存单元10、开关单元20和选择单元30。

其中，锁存单元10仅由nmos管构成。开关单元20的第一端与数据线data相连以接收数据电压vdata，开关单元20的控制端接收行扫描信号scan，开关单元20的第二端与锁存单元10的输入端相连，并形成第一节点q，开关单元在行扫描信号scan的控制下导通，以将数据电压vdata提供给锁存单元10，以便锁存单元10对数据电压vdata进行锁存并生成锁存信号。选择单元30的第一控制端与第一节点q相连，选择单元30的第二控制端与锁存单元10的输出端相连，选择单元30的第一接收端接收第一选择信号frp，选择单元的第二接收端接收第二选择信号xfrp，选择单元30在锁存信号的控制下将第一选择信号frp或第二选择信号xfrp施加给像素电极pixel，并在开关单元20关断时继续向像素电极pixel施加第一选择信号frp或第二选择信号xfrp，以实现像素自动更新。

在本发明的一个实施例中，如图2所示，锁存单元10包括：第一nmos管m1、第二nmos管m2、第三nmos管m3和第四nmos管m4。

其中，第一nmos管m1的源极和栅极均与电源端相连以接收电源电压vdd。第二nmos管m2的源极与第一nmos管m1的漏极相连，并形成第二节点第二nmos管m2的栅极与开关单元20的第二端相连，第二nmos管m2的漏极接地vss。第三nmos管m3的源极和栅极均与电源端相连以接收电源电压vdd。第四nmos管m4的源极与第三nmos管m3的漏极相连，并形成第三节点a，第四nmos管m4的栅极与第二节点相连，第四nmos管m4的漏极接地vss，其中，第三节点a还与第一节点q相连，以将锁存信号输出至选择单元30。

在该实施例中，第一nmos管m1、第二nmos管m2、第三nmos管m3和第四nmos管m4的沟道宽度w1、w2、w3、w4之间满足关系式：w2＝w4＝5w1＝5w3。

需要说明的是，第一nmos管m1、第二nmos管m2、第三nmos管m3和第四nmos管m4的沟道长度均相等。

进一步地，如图2所示，开关单元20包括第一晶体管m5。其中，第一晶体管m5的栅极接收行扫描信号scan，第一晶体管m5的源极接收数据电压vdata，第一晶体管m5的漏极与第二nmos管m2的栅极相连。

更进一步地，如图2所示，选择单元30包括：第二晶体管m6和第三晶体管m7。

其中，第二晶体管m6的栅极分别与第一晶体管m5的漏极和第二nmos管m2的栅极相连，第二晶体管m6的源极接收第一选择信号frp，第二晶体管m6的漏极与像素电极pixel的一端相连，其中，像素电极pixel的另一端与基准电压输出端相连以接收基准电压vcom。第三晶体管m7的栅极与第一节点相连，第三晶体管m7的源极接收第二选择信号xfrp，第三晶体管m7的漏极分别与像素电极pixel的一端和第二晶体管m6的漏极相连。

需要说明的是，在该实施例中，由于晶体管m1～m7均为n型管，因此，晶体管m1～m7的源漏极位置可以互换。

下面结合图2所示的电路图和图3、图4所示的时序图说明本发明实施例的工作原理：

如图2、图3所示，当行扫描信号控制第一晶体管m5导通，数据电压vdata为高电平时，第一节点q电位为高，第二晶体管m6和第二nmos管m2导通，第二节点电位为低，第三晶体管m7和第四nmos管m4关断，第三节点a电位为高，与第一节点q形成正反馈，实现对数据电压vdata的锁存，以在行扫描信号控制第一晶体管m5关断时通过第二晶体管m6继续向像素电极pixel施加第一选择信号xfrp以实现像素自动更新。

如图2、图4所示，当行扫描信号scan控制第一晶体管m5导通，数据电压vdata为低电平时，第一节点q电位为低，第二晶体管m6和第二nmos管m2关断，第二节点电位为高，第三晶体管m7和第四nmos管m4导通，第三节点a电位为低，与第一节点q形成正反馈，实现对数据电压vdata的锁存，以在行扫描信号控制第一晶体管m5关断时通过第三晶体管m7继续向像素电极pixel施加第二选择信号xfrp以实现像素自动更新。

综上，根据本发明实施例的像素记忆电路，通过只包含nmos管的锁存单元即可实现数据电压的锁存，以持续更新像素电压，且可长时间维持电压稳定，另外，在产线上不需导入pmos工艺，且无需增加掩膜成本，工艺技术难度低。

图5是根据本发明实施例的液晶显示器的方框图。如图5所示，该液晶显示器200包括本发明上述实施例的像素记忆电路100。

本发明实施例的液晶显示器，采用上述实施例的像素记忆电路，不仅能够锁存数据电压实现像素更新，且不需导入pmos工艺，也无需增加掩膜成本，工艺技术难度低。

进一步地，本发明提出了一种可穿戴设备。

图6是根据本发明实施例的可穿戴设备的方框图。如图6所示，该可穿戴设备1000上述实施例的液晶显示器200。

可选地，可穿戴设备1000可以是智能手表。

本发明实施例的可穿戴设备，采用本发明上述实施例的液晶显示器，在生产产线上，不需导入pmos工艺，也无需增加掩膜成本，工艺技术难度低。

另外，本发明实施例的可穿戴设备的其他构成及其作用对本领域的技术人员而言是已知的，为减少冗余，此处不做赘述。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。