显示装置的制作方法

相关申请的交叉引用

2016年5月19日提交的且题为“显示装置”的韩国专利申请第10-2016-0061607号通过引用将其全部内容结合于此。

本文中描述的一个或多个实施方式涉及显示装置。

背景技术：

有机发光显示装置在两个电极之间具有有机发光层。从一个电极注入的电子和从另一个电极注入的空穴在有机发光层中结合以形成激子。当激子变成稳定状态时发光。

因此，有机发光显示装置的像素是自发光元件。元件基于例如来自扫描驱动器、发射驱动器和数据驱动器的信号被驱动以发光。驱动器在不考虑空间效率的情况下安装。因此，死区的量是显著的。

技术实现要素：

根据一个或多个实施方式，一种显示装置包括基板，基板包括第一像素区域、第二像素区域、以及第三像素区域；第一像素区域中的第一像素，连接至第一扫描线和第一发射控制线；第二像素区域中的第二像素，连接至第二扫描线和第二发射控制线；以及第三像素区域中的第三像素，连接至第三扫描线和第三发射控制线，其中，第二扫描线与第三扫描线隔开，并且其中，第二发射控制线与第三发射控制线隔开。

第二像素区域和第三像素区域中的每一个可以小于第一像素区域。第二像素区域可以与第三像素区域隔开。基板可以包括在第一像素区域、第二像素区域和第三像素区域外侧的第一外围区域、第二外围区域、以及第三外围区域。

显示装置可以包括：第一扫描驱动器，在第一外围区域中，以将第一扫描信号供应至第一扫描线；第一发射驱动器，在第一外围区域中，以将第一发射控制信号供应至第一发射控制线；第二扫描驱动器，在第二外围区域中，以将第二扫描信号供应至第二扫描线；第二发射驱动器，在第二外围区域中，以将第二发射控制信号供应至第二发射控制线；第三扫描驱动器，在第三外围区域中，以将第三扫描信号供应至第三扫描线；以及第三发射驱动器，在第三外围区域中，以将第三发射控制信号供应至第三发射控制线。

第二扫描驱动器和第二发射驱动器可以在第二像素区域的第一侧，并且第三扫描驱动器和第三发射驱动器可以布置在第三像素区域的第二侧。第二扫描驱动器可以在第二像素区域的第一侧，第二发射驱动器可以在第二像素区域的第二侧，第三扫描驱动器可以在第三像素区域的第一侧，并且第三发射驱动器可以在第三像素区域的第二侧。

第一扫描驱动器可以包括连接至第一扫描线的第一侧的第一子扫描驱动器；以及连接至第一扫描线的第二侧的第二子扫描驱动器。第一子扫描驱动器和第二子扫描驱动器可以将第一扫描信号同时供应至相同的扫描线。第一子扫描驱动器可以连接到第一扫描线的第一侧，第一子扫描驱动器包括向第一扫描线供应第一扫描信号的多个扫描级电路，以及第二子扫描驱动器可以连接至第一扫描线的第二侧，第二子扫描驱动器包括将第一扫描信号供应至第一扫描线的多个扫描级电路。

第一扫描驱动器可以包括在第一像素区域的第一侧的第一子扫描驱动器；以及在第一像素区域的第二侧的第二子扫描驱动器。第一子扫描驱动器可以将第一扫描信号供应至第一扫描线的第一部分，并且第二子扫描驱动器可以将第一扫描信号供应至第一扫描线的第二部分。

第一子扫描驱动器可以包括将第一扫描信号供应至第一扫描线的第一部分的多个扫描级电路，并且第二子扫描驱动器可以包括将第一扫描信号供应至第一扫描线的第二部分的多个扫描级电路。第一子扫描驱动器的扫描级电路可以将第一扫描信号供应至第奇数条第一扫描线，并且第二子扫描驱动器的扫描级电路可以将第一扫描信号供应至第偶数条第一扫描线。

第一发射驱动器可以包括连接至第一发射控制线的第一侧的第一子发射驱动器；以及连接至第一发射控制线的第二侧的第二子发射驱动器。第一子发射驱动器和第二子发射驱动器可以为相同的发射控制线同时供应第一发射控制信号。

第一子发射驱动器可以连接至第一发射控制线的第一侧，第一子发射驱动器包括将第一发射控制信号供应至第一发射控制线的多个发射级电路，并且第二子发射驱动器可以连接至第一发射控制线的第二侧，第二子发射驱动器包括将第一发射控制信号供应至第一发射控制线的多个发射级电路。

第一发射驱动器可以包括在第一像素区域的第一侧的第一子发射驱动器；以及在第一像素区域的第二侧的第二子发射驱动器。第一子发射驱动器可以将第一发射控制信号供应至第一发射控制线的第一部分，并且第二子发射驱动器可以将第一发射控制信号供应至第一发射控制线的第二部分。

第一子发射驱动器可以包括将第一发射控制信号供应至第一发射控制线的第一部分的多个发射级电路，并且第二子发射驱动器可以包括将第一发射控制信号供应至第一发射控制线的第二部分的多个发射级电路。

第一子发射驱动器的发射级电路可以将第一发射控制信号供应至第奇数条第一发射控制线，并且第二子发射驱动器的发射级电路可以将第一发射控制信号供应至第偶数条第一发射控制线。

第二扫描驱动器可以包括：第三子扫描驱动器，在第二像素区域的第一侧以将第二扫描信号供应至第二扫描线的第一部分；以及第四子扫描驱动器，布置在第二像素区域的第二侧以将第二扫描信号供应至第二扫描线的第二部分，并且第二发射驱动器包括：第三子发射驱动器，在第二像素区域的第二侧以将第二发射控制信号供应至第二发射控制线的第一部分；以及第四子发射驱动器，在第二像素区域的第一侧以将第二发射控制信号供应至第二发射控制线的第二部分。

第三扫描驱动器可以包括在第三像素区域的第一侧以将第三扫描信号供应至第三扫描线的第一部分的第五子扫描驱动器；以及在第三像素区域的第二侧以将第三扫描信号供应至第三扫描线的第二部分的第六子扫描驱动器，并且第三发射驱动器可以包括：第五子发射驱动器，布置在第三像素区域的第一侧以将第三发射控制信号供应至第三发射控制线的第一部分；以及第六子发射驱动器，在第三像素区域的第二侧以将第三发射控制信号供应至第三发射控制线的第二部分。

第一扫描驱动器可以包括将第一扫描信号供应至第一扫描线的第一扫描级电路，并且第二扫描驱动器可以包括将第二扫描信号供应至第二扫描线的第二扫描级电路。第二扫描级电路中的晶体管的尺寸可以小于第一扫描级电路中的晶体管的尺寸。

第一扫描级电路可以包括：第一晶体管，连接在第一输入端子与第一扫描线之间；第二晶体管，连接在第一输出端子与第二输入端子之间；以及第一驱动电路，控制第一晶体管和第二晶体管，并且第二扫描级电路可以包括：第三晶体管，连接在第三输入端子与第二扫描线之间；第四晶体管，连接在第二输出端子与第四输入端子之间；以及第二驱动电路，控制第三晶体管和第四晶体管。第三晶体管的沟道的宽度与长度的比可以小于第一晶体管的沟道的宽度与长度的比。第四晶体管的沟道的宽度与长度的比可以小于第二晶体管的沟道的宽度与长度的比。

第二晶体管可以包括并联连接的多个第一辅助晶体管，并且第四晶体管可以包括并联连接的多个第二辅助晶体管。第二辅助晶体管的数量可以小于第一辅助晶体管的数量。

附图说明

通过参考附图详细地描述示例性实施方式，特征对于本领域普通技术人员将变得显而易见，其中：

图1a至图1d示出像素区域的实施方式；

图2示出显示装置的实施方式；

图3示出扫描驱动器和发射驱动器的实施方式；

图4示出扫描级电路的实施方式；

图5示出用于驱动扫描级电路的方法的实施方式；

图6示出发射级电路的实施方式；

图7示出用于驱动发射级电路的方法的实施方式；

图8示出第一像素的实施方式；

图9示出子扫描驱动器的实施方式；

图10示出发射驱动器的实施方式；

图11示出显示装置的实施方式；

图12示出扫描驱动器和发射驱动器的另一实施方式；

图13示出显示装置的另一实施方式；

图14示出扫描驱动器和发射驱动器的另一实施方式；

图15示出第一扫描驱动器和第二扫描驱动器的扫描级电路的实施方式；

图16示出第一扫描驱动器和第二扫描驱动器的扫描级电路的另一实施方式；

图17示出第一发射驱动器和第二发射驱动器的发射级电路的另一实施方式；以及

图18示出第一发射驱动器和第二发射驱动器的发射级电路的另一实施方式。

具体实施方式

现在将参考附图描述示例实施方式；然而，示例性实施方式可以以不同的形式体现并且不被解释为限于本文所阐述的实施方式。而是，提供这些实施方式使得本公开将全面并完整，并且将向本领域中的技术人员充分传达示例性实施方式。实施方式(或者其部分)可以组合以形成另外的实施方式。

在附图中，为了示出的清楚起见，可放大层和区域的尺寸。还应当理解的是，当层或元件被称为在另一层或基板上时，该层或元件可以直接在另一层或基板上，或者也可以存在中间层。此外，将理解，当层被称为在另一层下时，其可直接在另一层下，并且也可存在一个或多个中间层。另外，还应当理解的是，当层被称为在两个层之间时，该层可以是两个层之间的唯一层，或还可存在一个或多个中间层。相同参考标号始终指代相同元件。

当元件被称为连接至或者耦接至另一元件时，其可直接连接或者耦接至另一元件，或者间接地连接或者耦接至另一元件(其间插入一个或多个中间元件)。另外，当元件被称为包括组件时，除非存在不同的公开内容，否则这表示元件可以进一步包括另一组件而不是排除另一组件。

图1a至图1d示出了像素区域的实施方式。参考图1a，基板100可以包括像素区域aa1、aa2和aa3及外围区域na1、na2和na3。多个像素pxl1、pxl2和pxl3可以位于像素区域aa1、aa2及aa3处并且因此可以在像素区域aa1、aa2和aa3处显示预定图像。因此，像素区域aa1、aa2和aa3可以被指定为显示区域。

用于驱动像素pxl1、pxl2和pxl3的构成元件(例如，一个或多个驱动器和配线)可以位于外围区域na1、na2、以及na3处。因为像素pxl1、pxl2及pxl3不位于外围区域na1、na2以及na3处，所以外围区域na1、na2以及na3可以被指定为非显示区域。

例如，外围区域na1、na2及na3可以布置在像素区域aa1、aa2以及aa3的外侧并且部分包围像素区域aa1、aa2以及aa3。像素区域aa1、aa2以及aa3可以包括第一像素区域aa1、布置在第一像素区域aa1的一侧的第二像素区域aa2以及第三像素区域aa3。另外，第二像素区域aa2以及第三像素区域aa3可以彼此隔开。第一像素区域aa1的面积可以大于第二像素区域aa2的面积和第三像素区域aa3的面积。

另外，第二像素区域aa2和第三像素区域aa3的相应的面积可以小于第一像素区域aa1的面积，并且第二像素区域aa2和第三像素区域aa3的相应的面积可以相同或彼此不同。

外围区域na1、na2及na3可以包括第一外围区域na1、第二外围区域na2以及第三外围区域na3。第一外围区域na1可以位于第一像素区域aa1的外侧并且包围第一像素区域aa1的至少一部分。第一外围区域na1的宽度可以总体上相等地确定。在其他实施方式中，第一外围区域na1的宽度可以不同。

第二外围区域na2可以位于第二像素区域aa2的外侧并且包围第二像素区域aa2的至少一部分。第二外围区域na2的宽度可以总体上相等地确定。在其他实施方式中，第二外围区域na2的宽度可以不同。

第三外围区域na3可以位于第三像素区域aa3的外侧并且包围第三像素区域aa3的至少一部分。第三外围区域na3的宽度可以总体上相等地确定。在其他实施方式中，第三外围区域na3的宽度可以不同。第二外围区域na2和第三外围区域na3可以例如根据基板100的形状彼此连接或不连接。

外围区域(na1、na2和na3)的宽度可以总体上相等地确定。在其他实施方式中，外围区域的宽度可以不同。

像素可以包括第一像素pxl1、第二像素pxl2和第三像素pxl3。例如，第一像素pxl1可以布置在第一像素区域aa1处，第二像素pxl2可以布置在第二像素区域aa2处，并且第三像素pxl3可以布置在第三像素区域aa3处。像素pxl1、pxl2和pxl3可以基于在外围区域na1、na2和na3处的驱动器的控制发出预定亮度的光。像素pxl1、pxl2和pxl3可以包括发光元件(例如，有机发光二极管)。

基板100可以以各种类型形成，其中，确定像素区域aa1、aa2和aa3以及外围区域na1、na2和na3。例如，基板100可以包括基板上的基底基板101，从基底基板101的一端向一侧突出的第一辅助基板102和第二辅助基板103。第一辅助基板102和第二辅助基板103可以从基底基板101延长并且形成在一个主体中。凹部104可以在第一辅助基板102与第二辅助基板103之间。凹部104可以通过去除基板100的一部分来形成，使得第一辅助基板102和第二辅助基板103彼此隔开。

第一辅助基板102和第二辅助基板103可以分别具有小于基底基板101的面积。第一辅助基板102和第二辅助基板103的相应的面积相同或彼此不同。第一辅助基板102和第二辅助基板103可以以各种类型形成，其中，确定像素区域aa2和aa3以及外围区域na2和na3。

第一像素区域aa1和第一外围区域na1可以限定在基底基板101上。第二像素区域aa2和第二外围区域na2可以限定在第一辅助基板102上。第三像素区域aa3和第三外围区域na3可以限定在第二辅助基板103上。另外，第二外围区域na2和第三外围区域na3可以在凹部104与第一像素区域aa1之间彼此连接。在一个实施方式中，基于第一像素区域aa1的形状，第二外围区域na2和第三外围区域na3可以彼此不连接。

基板100可以由诸如玻璃和树脂的绝缘材料形成。另外，基板100可以由具有柔性的材料形成，这使基板100能够以单层结构或多层结构弯曲或者折叠。例如，基板100可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺，聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素或乙酸丙酸纤维素中的一种。

然而，基板100的构成材料可以是可变的，并且基板100可以由纤维玻璃增强塑料(frp)等形成。

第一像素区域aa1可以具有各种形状。例如，第一像素区域aa1可以具有多边形形状、圆形形状等。另外，第一像素区域aa1的至少一部分可以具有弯曲形状。例如，第一像素区域aa1可以具有如图1a中的矩形形状。参考图1b，第一像素区域aa1的角部可以修改为倾斜形状。第一像素单元aa1的角部可以修改为弯曲形状。

基底基板101可以具有各种形状。例如，基底基板101可以具有多边形形状、圆形形状等。另外，基底基板101的至少一部分可以具有弯曲形状。例如，基底基板101可以具有如图1a中的矩形形状。参考图1b，基底基板101的角部可以修改为倾斜形状。基底基板101的角部可以修改为弯曲形状。基底基板101可以具有与第一像素区域aa1相同或相似的形状或者与第一像素区域aa1不同的形状。

第二像素区域aa2和第三像素区域aa3可以分别具有各种形状。例如，第二像素区域aa2和第三像素区域aa3可具有多边形形状、圆形形状等。另外，第二像素区域aa2和第三像素区域aa3的至少部分可以具有弯曲形状。

例如，第二像素区域aa2和第三像素区域aa3可以分别具有如图1a中的矩形形状。参考图1b和图1c，第二像素区域aa2和第三像素区域aa3的外角部和内角部可以分别修改为倾斜形状。第二像素区域aa2和第三像素区域aa3的角部可以修改为弯曲形状。另外，参考图1d，第二像素区域aa2和第三像素区域aa3的角部可以分别修改为梯级形状。

第一辅助基板102和第二辅助基板103可以具有各种形状。例如，第一辅助基板102和第二辅助基板103可为多边形形状、圆形形状等。另外，第一辅助基板102和第二辅助基板103的至少部分可以具有弯曲形状。

例如，第一辅助基板102和第二辅助基板103可分别具有如图1a中的矩形形状。参考图1b和图1c，第一辅助基板102和第二辅助基板103的外角部和内角部可以分别修改为倾斜形状。第一辅助基板102和第二辅助基板103的角部可以修改为弯曲形状。另外，参考图1d，第一辅助基板102和第二辅助基板103的角部可以分别修改为梯级形状。

第一辅助基板102和第二辅助基板103可以分别具有与第二像素区域aa2和第三像素区域aa3相同或相似的形状。在另一实施方式中，第一辅助基板102和第二辅助基板103可以具有与第二像素区域aa2和第三像素区域aa3不同的形状。

凹部104可以具有各种形状。例如，凹部104可以具有多边形形状、圆形形状等。另外，凹部104的至少一部分可以具有弯曲形状。

图2示出显示装置10的实施方式，该显示装置包括与图1a有关的像素区域(aa1、aa2和aa3)。在其他实施方式中，显示装置10可以包括图1b至图1d中的像素区域(aa1、aa2和aa3)。

参考图2，显示装置10可以包括基板100、第一像素pxl1、第二像素pxl2、第三像素pxl3、第一扫描驱动器210、第二扫描驱动器220、第三扫描驱动器230、第一发射驱动器310、第二发射驱动器320和第三发射驱动器330。第一像素pxl1可以位于第一像素区域aa1处。第一像素pxl1中的每一个可以连接至第一扫描线s1、第一发射控制线e1、以及第一数据线d1。

第一扫描驱动器210可以通过第一扫描线s1将第一扫描信号供应至第一像素pxl1。例如，第一扫描驱动器210可以将第一扫描信号顺序地供应至第一扫描线s1。第一扫描驱动器210可以位于第一外围区域na1处并且包括在第一像素区域aa1的不同侧的第一子扫描驱动器211和第二子扫描驱动器212。例如，第一子扫描驱动器211可以在第一像素区域aa1的一侧(例如，图2中的左侧)，并且第二子扫描驱动器212可以在第一像素区域aa1的另一侧(例如，图2中的右侧)。

第一子扫描驱动器211和第二子扫描驱动器212可以部分地驱动第一扫描线s1，并且可根据需要省去第一子扫描驱动器211和第二子扫描驱动器212中的一个。

第一发射驱动器310可以通过第一发射控制线e1将第一发射控制信号供应至第一像素pxl1。例如，第一发射驱动器310可以将第一发射控制信号顺序地供应至第一发射控制线e1。第一发射驱动器310可以布置在第一外围区域na1处并且包括位于第一像素区域aa1的两侧的第一子发射驱动器311和第二子发射驱动器312。例如，第一子发射驱动器311可以在第一像素区域aa1的一侧(例如，图2中的左侧)，并且第二子发射驱动器312可以在第一像素区域aa1的另一侧(例如，图2中的右侧)。

第一子发射驱动器311和第二子发射驱动器312可以部分地驱动第一发射控制线e1。第一子发射驱动器311和第二子发射驱动器312中的一个可以省去。

图2示出在第一子扫描驱动器211的外侧的第一子发射驱动器311，但是第一子发射驱动器311可以以相反方式在第一子扫描驱动器211的内侧。另外，图2示出第二子发射驱动器312在第二子扫描驱动器212的外侧，但是第二子发射驱动器312可以以相反方式在第二子扫描驱动器212的内侧。

第二像素pxl2可以位于第二像素区域aa2处。第二像素pxl2中的每一个可以连接至第二扫描线s2、第二发射控制线e2、以及第二数据线d2。第二扫描驱动器220可以通过第二扫描线s2将第二扫描信号供应至第二像素pxl2。例如，第二扫描驱动器220可以将第二扫描信号顺序地供应至第二扫描线s2。第二扫描驱动器220可以在第二外围区域na2的一侧(例如，图2中的左侧)。

第二发射驱动器320可以通过第二发射控制线e2将第二发射控制信号供应至第二像素pxl2。例如，第二发射驱动器320可以将第二发射控制信号顺序地供应至第二发射控制线e2。第二发射驱动器320可以在第二外围区域na2的一侧(例如，图2中的左侧)。例如，第二扫描驱动器220和第二发射驱动器320可以在第二像素区域aa2的一侧(例如，图2中的左侧)。

第二发射驱动器320可以如图2中在第二扫描驱动器220的外侧，但是第二发射驱动器320可以以相反方式在第二扫描驱动器220的内侧。另外，可以改变彼此相邻的第二扫描驱动器220和第二发射驱动器320的位置。例如，第二扫描驱动器220和第二发射驱动器320可以在第二像素区域aa2的另一侧(例如，图2中的右侧)。

由于第二像素区域aa2具有比第一像素区域aa1小的面积，因此第二扫描线s2和第二发射控制线e2的长度可以短于第一扫描线s1和第一发射控制线e1的长度。另外，连接到一个第二扫描线s2的第二像素pxl2的数量可以小于连接到一个第一扫描线s1的第一像素pxl1的数量。第三像素pxl3可以布置在第三像素区域aa3处，并且分别连接到第三扫描线s3、第三发射控制线e3和第三数据线d3。

第三扫描驱动器230可以通过第三扫描线s3将第三扫描信号供应至第三像素pxl3。例如，第三扫描驱动器230可以将第三扫描信号顺序地供应至第三扫描线s3。第三扫描驱动器230可以在第三外围区域na3的一侧(例如，图2中的右侧)。

第三发射驱动器330可以通过第三发射控制线e3将第三发射控制信号供应至第三像素pxl3。例如，第三发射驱动器330可以将第三发射控制信号顺序地供应至第三发射控制线e3。第三发射驱动器330可以在第三外围区域na3的一侧(例如，图2中的右侧)。例如，第三扫描驱动器230和第三发射驱动器330可以在第三像素区域aa3的一侧(例如，图2中的右侧)。

第三发射驱动器330可以如图2中在第三扫描驱动器230的外侧。在另一实施方式中，第三发射驱动器330可以以相反方式在第三扫描驱动器230的内侧。

另外，可以改变彼此相邻的第三扫描驱动器230和第三发射驱动器330的位置。例如，第三扫描驱动器230和第三发射驱动器330可以在第三像素区域aa3的另一侧(例如，图2中的左侧)。

由于第三像素区域aa3具有比第一像素区域aa1小的面积，因此第三扫描线s3和第三发射控制线e3的长度可以短于第一扫描线s1和第一发射控制线e1的长度。另外，连接到一个第三扫描线s3的第三像素pxl3的数量可以小于连接到一个第一扫描线s1的第一像素pxl1的数量。

这样的发射控制信号可以用于控制像素pxl1、pxl2和pxl3的发射时间。为此，发射信号可以具有大于扫描信号的宽度。另外，发射信号可以设置为栅极截止电压(例如，高电平电压)，使得像素pxl1、pxl2和pxl3中的每一个内的晶体管可以截止，以及栅极导通电压(例如，低电平电压)，使得像素pxl1、pxl2和pxl3中的每一个内的晶体管可以导通。

数据驱动器400可以通过数据线d1、d2和d3将数据信号供应至像素pxl1、pxl2和pxl3。

第二数据线d2可以连接至第一数据线d1的一部分，并且第三数据线d3可以连接至第一数据线d1的另一部分。例如，第二数据线d2可以从第一数据线d1的一部分延长，并且第三数据线d3可以从第一数据线d1的另一部分延长。

数据驱动器400可以布置在第一外围区域na1处，例如，在未与第一扫描驱动器210重叠的部分(例如，图2中的第一像素区域aa1的下侧)处。

图3示出如图2中的扫描驱动器和发射驱动器的实施方式。参考图3，第一子扫描驱动器211可以连接至第一扫描线s11至s1k的一侧并且第二子扫描驱动器212可以连接至第一扫描线s11至s1k的另一侧。因此，第一扫描线s11至s1k可以连接在第一子扫描驱动器211与第二子扫描驱动器212之间。

为了防止扫描信号的延迟，第一子扫描驱动器211和第二子扫描驱动器212可以同时为相同的扫描线供应第一扫描信号。例如，第一扫描线s11可以从第一子扫描驱动器211和第二子扫描驱动器212同时接收第一扫描信号。第二扫描线s12可以从第一子扫描驱动器211和第二子扫描驱动器212同时接收第一扫描信号。第一子扫描驱动器211和第二子扫描驱动器212可以顺序地将第一扫描信号供应至第一扫描线s11至s1k。

第一子扫描驱动器211可以包括多个扫描级电路sst11至sst1k。第一子扫描驱动器211的扫描级电路sst11至sst1k可以分别连接至第一扫描线s11至s1k的一侧并且将第一扫描信号供应至第一扫描线s11至s1k中的每一个。

扫描级电路sst11至sst1k可以基于来自外部源的时钟信号clk1和clk2来操作。扫描级电路sst11至sst1k可以实现为具有相同的或者相似的电路结构。

扫描级电路sst11至sst1k可以接收先前的扫描级电路的输出信号(即，扫描信号)或者启动脉冲。例如，第一扫描级电路sst11可以接收启动脉冲并且剩余的扫描级电路sst12至sst1k可以接收先前的扫描级电路的输出信号(扫描信号)。

如图3中所示，第一子扫描驱动器211的第一扫描级电路sst11可以使用从第二扫描驱动器220的最后一个扫描级电路sst2j输出的信号作为启动脉冲。在另一实施方式中，第一子扫描驱动器211的第一扫描级电路sst11可以不接收从第二扫描驱动器220的最后一级电路sst2j输出的信号而是接收单独的启动脉冲。

扫描级电路sst11至sst1k中的每一个可以接收第一驱动电力vdd1和第二驱动电力vss1。第一驱动电力vdd1可设置为栅极截止电压，例如高电平电压。第二驱动电力vss1可设置为栅极导通电压，例如低电平电压。

第二子扫描驱动器212可以包括多个扫描级电路sst11至sst1k。第二子扫描驱动器212的扫描级电路sst11至sst1k中的每一个可以连接至第一扫描线s11至s1k的另一侧并且将第一扫描信号供应至第一扫描线s11至s1k中的每一个。第二子扫描驱动器212的扫描级电路sst11至sst1k可以具有与第一子扫描驱动器211相同的结构。

参考图3，第一子发射驱动器311可以连接至第一发射控制线e11至e1k的一侧并且第二子发射驱动器312可以连接至第一发射控制线e11至e1k的另一侧。因此，第一发射控制线e11至e1k可以连接在第一子发射驱动器311与第二子发射驱动器312之间。

为了防止发射控制信号的延迟，第一子发射驱动器311和第二子发射驱动器312可以同时为相同的发射控制线供应第一发射控制信号。例如，第一发射控制线e11可以从第一子发射驱动器311和第二子发射驱动器312接收第一发射控制信号。第二发射控制线e12可以从第一子发射驱动器311和第二子发射驱动器312接收第一发射控制信号。因而，第一子发射驱动器311和第二子发射驱动器312可以将第一发射控制信号顺序地供应至第一发射控制线e11至e1k。

第一子发射驱动器311可以包括多个发射级电路est11至est1k。第一子发射驱动器311的发射级电路est11至est1k中的每一个可以连接至第一发射控制线e11至e1k的一侧，并且将第一发射控制信号供应至第一发射控制线e11至e1k。

发射级电路est11至est1k可以基于从外部源提供的时钟信号clk3和clk4来操作。另外，发射级电路est11至est1k可以实现为相同的电路。发射级电路est11至est1k可以接收先前的发射级电路的输出信号(发射控制信号)或者启动脉冲。例如，第一发射级电路est11可以接收启动脉冲并且剩余的第一发射级电路est12至est1k可以接收先前的发射级电路的输出信号。

如图3中所示，第一子发射驱动器311的第一发射级电路est11可以使用来自第二发射驱动器320的最后一个发射级电路est2j的信号作为启动脉冲。在另一实施方式中，第一子发射驱动器311的第一发射级电路est11可以不接收来自第二发射驱动器320的最后一个发射级电路est2j的信号，但是可以接收单独的启动脉冲。

相应的发射级电路est11至est1k可以接收第三驱动电力vdd2和第四驱动电力vss2。第三驱动电力vdd2可设置为栅极截止电压，例如高电平电压。第四驱动电力vss2可设置为栅极导通电压，例如低电平电压。另外，第三驱动电力vdd2可以具有与第一驱动电力vdd1相同的电压，并且第四驱动电力vss2可以具有与第二驱动电力vss1相同的电压。

第二子发射驱动器312可以包括多个发射级电路est11至est1k。第二子发射驱动器312的发射级电路est11至est1k可以分别连接至第一发射控制线e11至e1k的另一侧，并且将第一发射控制信号供应至第一发射控制线e11至e1k中的每一个。第二子发射驱动器312的发射级电路est11至est1k可以具有与第一子发射驱动器311相同的结构。

布置在第一像素区域aa1处的第一像素pxl1可以通过数据线d11至do接收来自数据驱动器400的数据信号。另外，第一像素pxl1可以接收第一像素电力elvdd、第二像素电力elvss和复位电力vint。

当第一扫描信号供应至第一扫描线s11至s1k时，第一像素pxl1可以接收来自第一数据线d11至do的数据信号。接收数据信号的第一像素pxl1可以控制从第一像素电力elvdd经由有机发光二极管流至第二像素电力elvss的电流的量。另外，布置成一条线(行或列)的第一像素pxl1的数量可以根据其位置而改变。

另一方面，参考图3，第二扫描驱动器220可以连接至第二扫描线s21至s2j的一侧。第二扫描驱动器220可以包括多个扫描级电路sst21至sst2j。第二扫描驱动器220的扫描级电路sst21至sst2j可以分别连接至第二扫描线s21至s2j的一侧并且将第二扫描信号供应至第二扫描线s21至s2j中的每一个。

扫描级电路sst21至sst2j可以基于来自外部源的时钟信号clk1和clk2来操作。另外，扫描级电路sst21至sst2j可以实现为相同的电路。

扫描级电路sst21至sst2j可以接收先前的扫描级电路的输出信号(即，扫描信号)或者启动脉冲ssp1。例如，第一扫描级电路sst21可以接收启动脉冲ssp1并且剩余的扫描级电路sst22至sst2j可以接收先前的扫描级电路的输出信号。另外，第二扫描驱动器220的最后一个扫描级电路sst2j可以将输出信号供应至第一子扫描驱动器211的第一扫描级电路sst11。

扫描级电路sst21至sst2j中的每一个可以接收第一驱动电力vdd1和第二驱动电力vss1。第一驱动电力vdd1可设置为栅极截止电压，例如高电平电压。第二驱动电力vss1可设置为栅极导通电压，例如低电平电压。

第二发射驱动器320可以连接至第二发射控制线e21至e2j的一侧。第二发射驱动器320可以包括多个发射级电路est21至est2j。第二发射驱动器320的发射级电路est21至est2j可以分别连接至第二发射控制线e21至e2j的一侧，并且将第二发射控制信号供应至第二发射控制线e21至e2j中的每一个。

发射级电路est21至est2j可以基于来自外部源的时钟信号clk3和clk4来操作。另外，发射级电路est21至est2j可以实现为相同的电路。

发射级电路est21至est2j可以接收先前的发射级电路的输出信号(发射控制信号)或者启动脉冲ssp2。例如，第一发射级电路est21可以接收启动脉冲ssp2并且剩余的发射级电路est22至est2j可以接收先前的发射级电路的输出信号。另外，第二发射驱动器320的最后一个发射级电路est2j可以将输出信号供应至第一子发射驱动器311的第一发射级电路est11。

发射级电路est22至est2j中的每一个可以接收第三驱动电力vdd2和第四驱动电力vss2。第三驱动电力vdd2可设置为栅极截止电压，例如高电平电压。第四驱动电力vss2可设置为栅极导通电压，例如低电平电压。

布置在第二像素区域aa2处的第二像素pxl2可以通过第二数据线d21至d2p接收来自数据驱动器400的数据信号。例如，第二数据线d21至d2p可以连接至第一数据线d11至dm1的一部分。另外，第二像素pxl2可以接收第一像素电力elvdd、第二像素电力elvss和复位电力vint。

当第二扫描信号供应至第二扫描线s21至s2j时，第二像素pxl2可以接收来自第二数据线d21至d2p的数据信号。接收数据信号的第二像素pxl2可以控制从第一像素电力elvdd经由有机发光二极管流至第二像素电力elvss的电流的量。布置成一条线(行或列)的第二像素pxl2的数量在其他实施方式中可以不同。

另一方面，参考图3，第三扫描驱动器230可以连接至第三扫描线s31至s3j的一侧。第三扫描驱动器230可以包括多个扫描级电路sst31至sst3j。第三扫描驱动器230的扫描级电路sst31至sst3j可以分别连接至第三扫描线s31至s3j的一侧，并且将第三扫描信号供应至第三扫描线s31至s3j中的每一个。

扫描级电路sst31至sst3j可以基于来自外部源的时钟信号clk1和clk2来操作。例如，扫描级电路sst31至sst3j可以具有相同的电路结构。扫描级电路sst31至sst3j可以接收先前的扫描级电路的输出信号(即，扫描信号)或者启动脉冲ssp1。例如，第一扫描级电路sst31可以接收启动脉冲ssp1并且剩余的扫描级电路sst32至sst3j可以接收先前的扫描级电路的输出信号。另外，第三扫描驱动器230的最后一个扫描级电路sst3j可以将输出信号供应至第二子扫描驱动器212的第一扫描级电路sst11。

扫描级电路sst31至sst3j中的每一个可以接收第一驱动电力vdd1和第二驱动电力vss1。第一驱动电力vdd1可设置为栅极截止电压，例如高电平电压。第二驱动电力vss1可设置为栅极导通电压，例如低电平电压。第三发射驱动器330可以连接至第三发射控制线e31至e3j的一侧。

第三发射驱动器330可以包括多个发射级电路est31至est3j。第三发射驱动器330的发射级电路est31至est3j可以分别连接至第三发射控制线e31至e3j的一侧，并且将第三发射控制信号供应至第三发射控制线e31至e3j中的每一个。

发射级电路est31至est3j可以基于来自外部源的时钟信号clk3和clk4来操作。另外，发射级电路est31至est3j可以实现为相同的电路。发射级电路est31至est3j可以接收先前的发射级电路的输出信号(发射控制信号)或者启动脉冲ssp2。例如，第一发射级电路est31可以接收启动脉冲ssp2并且剩余的发射级电路est31至est3j可以接收先前的发射级电路的输出信号。另外，第三发射驱动器330的最后一个发射级电路est3j可以将输出信号供应至第二子发射驱动器312的第一发射级电路est11。

发射级电路est31至est3j中的每一个可以接收第三驱动电力vdd2和第四驱动电力vss2。第三驱动电力vdd2可以设置为栅极截止电压，例如高电平电压，并且第四驱动电力vss2可以设置为栅极导通电压，例如低电平电压。

布置在第三像素区域aa3处的第三像素pxl3可以通过第三数据线d31至d3q接收来自数据驱动器400的数据信号。例如，第三数据线d31至d3q可以连接至第一数据线dn+1至do的一部分。另外，第三像素pxl3可以接收第一像素电力elvdd、第二像素电力elvss和复位电力vint。

当第三扫描信号供应至第三扫描线s31至s3j时，第三像素pxl3可以接收来自第三数据线d31至d3q的数据信号。接收数据信号的第三像素pxl3可以控制从第一像素电力elvdd经由有机发光二极管流至第二像素电力elvss的电流的量。布置成一条线(行或列)的第三像素pxl3的数量在其他实施方式中可以不同。

图4示出扫描级电路的实施方式。为了便于说明，图4示出第一子扫描驱动器211的扫描级电路sst11和sst12。

参考图4，第一扫描级电路sst11可以包括第一驱动电路1210、第二驱动电路1220、以及输出单元1230。输出单元1230可以控制供应至与第一节点n1和第二节点n2的电压相对应的输出端子1006的电压。

输出单元1230可以包括第五晶体管m5和第六晶体管m6。第五晶体管m5可以连接在第四输入端子1004与输出端子1006之间，其中，第五晶体管m5被输入第一驱动电力vdd1。栅电极可以连接至第一节点n1。第五晶体管m5可以对应于施加至第一节点n1的电压控制第四输入端子1004与输出端子1006的接触。

第六晶体管m6可以连接在输出端子1006与第三输入端子1003之间。栅电极可以连接至第二节点n2。这样的第六晶体管m6可以基于施加至第二节点n2的电压来控制输出端子1006与第三输入端子1003的接触。

输出单元1230可以由缓冲器驱动。在一个实施方式中，第五晶体管m5和/或第六晶体管m6中的每一个可以替换为并联连接的多个晶体管。

第一驱动电路1210可以对应于供应至第一输入端子1001到第三输入端子1003的信号控制第三节点n3的电压。第一驱动电路1210可以包括第二晶体管m2至第四晶体管m4。第二晶体管m2可以连接在第一输入端子1001与第三节点n3之间。栅电极可以连接至第二输入端子1002。第二晶体管m2可以基于供应至第二输入端子1002的信号控制第一输入端子1001和第三节点n3的连接。

第三晶体管m3和第四晶体管m4可以串联连接在第三节点n3与第四输入端子1004之间。第三晶体管m3可以连接在第四晶体管m4与第三节点n3之间。栅电极可以连接至第三输入端子1003。第三晶体管m3可以基于供应至第三输入端子1003的信号控制第四晶体管m4和第三节点n3的连接。

第四晶体管m4可以连接在第三晶体管m3与第四输入端子1004之间。栅电极可以连接至第一节点n1。第四晶体管m4可以基于第一节点n1的电压控制第三晶体管m3与第四输入端子1004的连接。

第二驱动电路1220可以对应于第二输入端子1002和第三节点n3的电压控制第一节点n1的电压。

第二驱动电路1220可以包括第一晶体管m1、第七晶体管m7、第八晶体管m8、第一电容器c1、以及第二电容器c2。第一电容器c1可以连接在第二节点n2与输出端子1006之间。第一电容器c1可以充入与第六晶体管m6的导通状态和截止状态相对应的电压。

第二电容器c2可以连接在第一节点n1与第四输入端子1004之间。第二电容器c2可以充入施加至第一节点n1的电压。

第七晶体管m7可以连接在第一节点n1与第二输入端子1002之间并且栅电极可以连接至第三节点n3。第七晶体管m7可以基于第三节点n3的电压控制第一节点n1和第二输入端子1002的连接。

第八晶体管m8可以在第一节点n1与对应于第二驱动电力vss1的第五输入端子1005之间。第八晶体管m8的栅电极可以连接至第二输入端子1002。第八晶体管m8可以基于第二输入端子1002的信号控制第一节点n1和第五输入端子1005的连接。

第一晶体管m1可以连接在第三节点n3与第二节点n2之间。栅电极可以连接至第五输入端子1005。第一晶体管m1可以处于导通状态以保持第三节点n3与第二节点n2之间的电连接。另外，第一晶体管m1可以对应于第二节点n2的电压限制第三节点n3的电压的下降宽度。例如，虽然第二节点n2的电压可以下降到比第二驱动电力vss1低的电压，但是第三节点n3的电压可以不低于第二驱动电力vss1与第一晶体管的阈值电压之间的电压差。

第二扫描级电路sst12和剩余的扫描级电路sst13至sst1k可以具有与第一扫描级电路sst11相同的或者相似的结构。

第j个(j是奇数或者偶数)扫描级电路sst1j的第二输入端子1002可以接收第一时钟信号clk1。第j个扫描级电路sst1j的第三输入端子1003可以接收第二时钟信号clk2。另外，第(j+1)个扫描级电路sst1j+1的第二输入端子1002可以接收第二时钟信号clk2。第(j+1)个扫描级电路sst1j+1的第三输入端子1003可以接收第一时钟信号clk1。

第一时钟信号clk1和第二时钟信号clk2可以具有相等的周期并且它们的相位彼此不重叠。例如，当将扫描信号提供至一个第一扫描信号s1的周期指定为第一水平周期1h时，时钟信号clk1和clk2中的每一个可以具有第二水平周期2h，并且可以以彼此不同的水平周期来供应。

图4示出第一子扫描驱动器211中的扫描级电路的实施方式。除了第一子扫描驱动器211以外，其他扫描驱动器(例如，第二子扫描驱动器212、第二扫描驱动器220和第三扫描驱动器230)中的扫描级电路也可以具有相同的结构。

图5示出了用于驱动扫描级电路(例如，可以是图4中的扫描级电路)的方法的实施方式。为了便于说明，第一扫描级电路sst11将作为典型实例论述。

参考图5，第一时钟信号clk1和第二时钟信号clk2可以具有第二水平周期2h并且以彼此不同的水平周期供应。例如，第二时钟信号clk2可以设置为从第一时钟信号clk1偏移半个周期(第一水平周期)的信号。另外，供应至第一输入端子1001的第一启动脉冲ssp1可以供应为以与供应至第二输入端子1002的时钟信号(其为第一时钟信号clk1)同步。

另外，当供应第一启动脉冲ssp1时，第一输入端子1001可以设置为第二驱动电力vss1的电压。当没有供应第一启动脉冲ssp1时，第一输入端子1001可以设置为第一驱动电力vdd1的电压。此外，当时钟信号clk1和clk2供应至第二输入端子1002和第三输入端子1003时，第二输入端子1002和第三输入端子1003可以设置为第二驱动电力vss1的电压。当时钟信号clk1和clk2没有供应至第二输入端子1002和第三输入端子1003时，第二输入端子1002和第三输入端子1003可以设置为第一驱动电力vdd1的电压。例如，第一启动脉冲ssp1可以与第一时钟信号clk1同步。当供应第一时钟信号clk1时，第二晶体管m2和第八晶体管m8可以导通。当第二晶体管m2导通时，第一输入端子1001和第三节点n3可以彼此电连接。因为第一晶体管m1导通，所以第二节点n2和第三节点n3可以保持电连接。

当第一输入端子1001和第三节点n3彼此电连接时，第三节点n3和第二节点n2可以通过供应至第一输入端子1001的第一启动脉冲ssp1而设置为低电平电压。当第三节点n3和第二节点n2设置为低电平电压时，第六晶体管m6和第七晶体管m7可以导通。

当第六晶体管m6导通时，第三输入端子1003和输出端子1006可以彼此电连接。第三输入端子1003可以设置为高电平电压(没有供应第二时钟信号clk2)。因此，高电平电压可以输出到输出端子1006。当第七晶体管m7导通时，第二输入端子1002和第一节点n1可以彼此电连接。供应至第二输入端子1002的作为低电平电压的第一时钟信号clk1的电压可以供应至第一节点n1。

当供应第一时钟信号clk1时，第八晶体管m8可以导通。当第八晶体管m8导通时，第二驱动电力vss1的电压可以供应至第一节点n1。第二驱动电力vss1的电压可以设置为与第一时钟信号clk1的电压相同(或者相似)。因此，第一节点n1可以稳定地保持低电平电压。

当第一节点n1设置为低电平电压时，第四晶体管m4和第五晶体管m5可以导通。当第四晶体管m4导通时，第四输入端子1004和第三晶体管m3彼此电连接。因为第三晶体管m3设置为截止状态，所以即使第四晶体管m4导通，第三节点n3也可以稳定地保持低电平电压。

当第五晶体管m5导通时，第一驱动电力vdd1的电压可以供应至输出端子1006。第一驱动电力vdd1的电压可以设置为与供应至第三输入端子1003的高电平电压相同的电压。因此，输出端子1006可以稳定地保持高电平电压。

第一启动脉冲ssp1和第一时钟信号clk1的供应可以中止。当第一时钟信号clk1的供应中止时，第二晶体管m2和第八晶体管m8可以截止。第六晶体管m6和第七晶体管m7可以基于存储在第一电容器c1中的电压而保持导通状态。因此，第二节点n2和第三节点n3可以基于存储在第一电容器c1中的电压而保持低电平电压。

当第六晶体管m6保持导通状态时，输出端子1006和第三输入端子1003可以保持电连接。当第七晶体管m7保持导通状态时，第一节点n1和第二输入端子1002可以保持电连接。第二输入端子1002的电压可以基于第一时钟信号clk1的边缘而设置为高电平电压。因此，第一节点n1可以设置为高电平电压。当高电平电压供应至第一节点n1时，第四晶体管m4和第五晶体管m5可以截止。

第二时钟信号clk2可以供应至第三输入端子1003。因为第六晶体管m6处于导通状态，所以供应至第三输入端子1003的第二时钟信号clk2可以供应至输出端子1006。输出端子1006可以将第二时钟信号clk2作为扫描信号输出至第一扫描线s11。

另一方面，当第二时钟信号clk2供应至输出端子1006时，第二节点n2的电压可以通过第一电容器c1的耦合而下降到比第二驱动电力vss1低的电平。因此，第六晶体管m6可以稳定地保持导通状态。

虽然第二节点n2的电压下降，但是第三节点n3可以通过第一晶体管m1保持第二驱动电力vss1的电压(第二驱动电力vss1与第一晶体管m1的阈值电压之间的电压差)。

在扫描信号输出到第一扫描线s11之后，可以中止第二时钟信号clk2的供应。当第二时钟信号clk2的供应中止时，输出端子1006可以输出高电平电压。另外，第二节点n2的电压可以增加至与输出端子1006的高电平电压相对应的第二驱动电力vss1的电压。

可以供应第一时钟信号clk1。当供应第一时钟信号clk1时，第二晶体管m2和第八晶体管m8可以导通。当第二晶体管m2导通时，第一输入端子1001和第三节点n3可以彼此电连接。第一启动脉冲ssp1没有供应至第一输入端子1001。因此，第一输入端子1001可以设置为高电平电压。因此，当第一晶体管m1导通时，高电平电压可以供应至第三节点n3和第二节点n2。因此，第六晶体管m6和第七晶体管m7可以截止。

当第八晶体管m8导通时，第二驱动电力vss1可以供应至第一节点n1。因此，第四晶体管m4和第五晶体管m5可以导通。当第五晶体管m5导通时，第一驱动电力vdd1的电压可以供应至输出端子1006。第四晶体管m4和第五晶体管m5可以基于在第二电容器c2中充入的电压而保持导通状态。因此，输出端子1006可以稳定地接收第一驱动电力vdd1的电压。

另外，当供应第二时钟信号clk2时，第三晶体管m3可以导通。因为第四晶体管m4设置为导通状态，所以第一驱动电力vdd1可以供应至第三节点n3和第二节点n2。第六晶体管m6和第七晶体管m7可以稳定地保持截止状态。

第二扫描级电路sst12可以接收与第二时钟信号clk2同步的第一扫描级电路sst11的输出信号(扫描信号)。第二扫描级电路sst12可以将与第一时钟信号clk1同步的扫描信号输出至第一扫描线s12。重复上述流程，扫描级电路sst可以顺序地将扫描信号输出至扫描线。

另一方面，第一晶体管m1可以限制第三节点n3的下降宽度，而不管第二节点n2的电压如何。因此，可以在实现改进的驱动可靠性的同时降低制造成本。

图6示出图3中的发射级电路的实施方式。为了便于说明，图6示出第一子发射驱动器311的发射级电路est11和est12。

参考图6，第一发射级电路est11可以包括第一驱动电路2100、第二驱动电路2200、第三驱动电路2300和输出单元2400。第一驱动电路2100可以基于供应至第一输入端子2001和第二输入端子2002的信号来控制第二十二节点n22和第二十一节点n21的电压。

第一驱动电路2100可以包括第十一晶体管m11和第十三晶体管m13。第十一晶体管m11可以连接在第一输入端子2001与第二十一节点n21之间。栅电极可以连接至第二输入端子2002。当第三时钟信号clk3供应至第二输入端子2002时，第十一晶体管m11可以导通。

第十二晶体管m12可以连接在第二输入端子2002与第二十二节点n22之间。栅电极可以连接至第二十一节点n21。第十二晶体管m12可以基于第二十一节点n21的电压而导通或者截止。

第十三晶体管m13可以连接在第五输入端子2005与供应第四驱动电力vss2的第二十二节点n22之间。栅电极可以连接至第二输入端子2002。当第三时钟信号clk3供应至第二输入端子2002时，这样的第十三晶体管m13可以导通。

第二驱动电路2200可以基于供应至第三输入端子2003的信号和第二十二节点n22的电压来控制第二十一节点n21和第二十三节点n23的电压。为此，第二驱动电路2200可以包括第十四晶体管m14至第十七晶体管m17、第十一电容器c11、以及第十二电容器c12。

第十四晶体管m14可以连接在第十五晶体管m15与第二十一节点n21之间。栅电极可以连接至第三输入端子2003。当第四时钟信号clk4供应至第三输入端子2003时，第十四晶体管m14可以导通。

第十五晶体管m15可以连接在接收第三驱动电力vdd2的第四输入端子2004与第十四晶体管m14之间。栅电极可以连接至第二十二节点n22。第十五晶体管m15可以基于第二十二节点n22的电压而导通或者截止。

第十六晶体管m16可以连接在第十七晶体管m17的第一电极与第三输入端子2003之间。栅电极可以连接至第二十二节点n22。第十六晶体管m16可以基于第二十二节点n22的电压而导通或者截止。

第十七晶体管m17可以连接在第十六晶体管m16的第一电极与第二十三节点n23之间。栅电极可以连接至第三输入端子2003。当第四时钟信号clk4供应至第三输入端子2003时，第十七晶体管m17可以导通。

第十一电容器c11可以连接在第二十一节点n21与第三输入端子2003之间。

第十二电容器c12可以连接在第二十二节点n22与第十七晶体管m17的第一电极之间。

第三驱动电路2300可以基于第二十一节点n21的电压来控制第二十三节点n23的电压。第三驱动电路2300可以包括第十八晶体管m18和第十三电容器c13。第十八晶体管m18可以连接在接收第三驱动电力vdd2的第四输入端子2004与第二十三节点n23之间。栅电极可以连接至第二十一节点n21。第十八晶体管m18可以基于第二十一节点n21的电压而导通或者截止。第十三电容器c13可以连接在接收第三驱动电力vdd2的第四输入端子2004与第二十三节点n23之间。

输出单元2400可以基于第二十一节点n21和第二十三节点n23的电压来控制供应至输出端子2006的电压。输出单元2400可以包括第十九晶体管m19和第二十晶体管m20。第十九晶体管m19可以连接在接收第三驱动电力vdd2的第四输入端子2004与输出端子2006之间。栅电极可以连接至第二十三节点n23。第十九晶体管m19可以基于第二十三节点n23的电压而导通或者截止。

第二十晶体管m20可以连接在接收第四驱动电力vss2的第五输入端子2005与输出端子2006之间。栅电极可以连接至第二十一节点n21。第二十晶体管m20可以对应于第二十一节点n21的电压而导通或者截止。输出单元2400可以作为缓冲器驱动。

第十九晶体管m19和/或第二十晶体管m20可以均由并联连接的多个晶体管形成。第二发射级电路est12和剩余的发射级电路est13至est1k可以具有与第一发射级电路est11相同的或者相似的结构。

第j个发射级电路est1j的第二输入端子2002可以接收第三时钟信号clk3。第三输入端子2003可以接收第四时钟信号clk4。第(j+1)个发射级电路est1j+1的第二输入端子2002可以接收第四时钟信号clk4。第三输入端子2003可以接收第三时钟信号clk3。

第三时钟信号clk3和第四时钟信号clk4可以具有相同的周期并且其相位彼此不重叠。例如，第三时钟信号clk3和第四时钟信号clk4可以具有第二水平周期2h，并且以彼此不同的水平周期供应。

图6示出第一子发射驱动器311中的发射级电路的实施方式。除了第一子发射驱动器311以外，其他发射驱动器(例如，第二子发射驱动器312、第二发射驱动器320和第三发射驱动器330)中的发射级电路也可以具有相同的结构。

图7示出用于驱动图6中的发射级电路的方法的实施方式。为了便于说明，将以第一发射级电路est11为例来描述操作步骤。

参考图7，第三时钟信号clk3和第四时钟信号clk4可以具有第二水平周期2h并且以彼此不同的水平周期供应。例如，第四时钟信号clk4可以设置为从第三时钟信号clk3偏移半个周期(第一水平周期)的信号。

当供应第二启动脉冲ssp2时，第一输入端子2001可以设置为第三驱动电力vdd2的电压。当没有供应第二启动脉冲ssp2时，第一输入端子2001可以设置为第四驱动电力vss2的电压。此外，当时钟信号clk供应至第二输入端子2002和第三输入端子2003时，第二输入端子2002和第三输入端子2003可以设置为第四驱动电力vss2的电压。当时钟信号clk没有供应至第二输入端子2002和第三输入端子2003时，第二输入端子2002和第三输入端子2003可以设置为第三驱动电力vdd2的电压。

供应至第一输入端子2001的第二启动脉冲ssp2可以与供应至第二输入端子2002的时钟信号(其为第三时钟信号clk3)同步供应。此外，第二启动脉冲ssp2可以具有比第三时钟信号clk3宽的宽度。例如，第二启动脉冲ssp2可以在第四水平周期4h期间供应。

例如，第三时钟信号clk3可以在第一时间t1供应至第二输入端子2002。当第三时钟信号clk3供应至第二输入端子2002时，第十一晶体管m11和第十三晶体管m13可以导通。

当第十一晶体管m11导通时，第一输入端子2001和第二十一节点n21可以彼此电连接。因为第二启动脉冲ssp2没有供应至第一输入端子2001，所以低电平电压可以供应至第二十一节点n21。

当低电平电压供应至第二十一节点n21时，第十二晶体管m12、第十八晶体管m18和第二十晶体管m20可以导通。

当第十八晶体管m18导通时，第三驱动电力vdd2可以供应至第二十三节点n23，并且因此第十九晶体管m19可以截止。

第十三电容器c13可以充入对应于第三驱动电力vdd2的电压。因此，第十九晶体管m19可以在第一时间t1之后稳定地保持截止状态。

当第二十晶体管m20导通时，第四驱动电力vss2的电压可以供应至输出端子2006。因此，发射控制信号在第一时间t1没有供应至第一发射控制线e11。

当第十二晶体管m12导通时，第三时钟信号clk3可以供应至第二十二节点n22。此外，当第十三晶体管m13导通时，第四驱动电力vss2可以供应至第二十二节点n22。第三时钟信号clk3可以设置为第四驱动电力vss2。因此，第二十二节点n22可以稳定地设置为第四驱动电力vss2的电压。另一方面，当第二十二节点n22的电压设置为第四驱动电力vss2时，第十七晶体管m17可以设置为截止状态。因此，第二十三节点n23可以保持第三驱动电力vdd2的电压，而不管第二十二节点n22的电压如何。

第三时钟信号clk3至第二输入端子2002的供应可以在第二时间t2中止。当第三时钟信号clk3的供应中止时，第十一晶体管m11和第十三晶体管m13可以截止。第二十一节点n21的电压可以通过第十一电容器c11而保持低电平电压。因此，第十二晶体管m12、第十八晶体管m18和第二十晶体管m20可以保持导通状态。

当第十二晶体管m12导通时，第二输入端子2002和第二十二节点n22可以彼此电连接。第二十二节点n22可以设置为高电平电压。

当第十八晶体管m18导通时，第三驱动电力vdd2的电压可以供应至第二十三节点n23。因此，第十九晶体管m19可以保持截止状态。

当第二十晶体管m20导通时，第四驱动电力vss2可以供应至输出端子2006。

第四时钟信号clk4可以在第三时间t3供应至第三输入端子2003。当第四时钟信号clk4供应至第三输入端子2003时，第十四晶体管m14和第十七晶体管m17可以导通。

当第十七晶体管m17导通时，第十二电容器c12和第二十三节点n23可以彼此电连接。第二十三节点n23可以保持第三驱动电力vdd2的电压。此外，当第十四晶体管m14导通时，第十五晶体管m15设置为截止状态。因此，即使第十四晶体管m14导通，第二十一节点n21的电压也不会改变。

当第三输入端子2003被供应至第四时钟信号clk4时，第二十一节点n21可以通过第十一电容器c11的耦合而下降到比第四驱动电力vss2低的电平。当第二十一节点n21的电压下降到比第四驱动电力vss2低的电平时，可以改进第十八晶体管m18和第二十晶体管m20的驱动特性。(当施加较低的电压时，pmos晶体管可以具有更合格的驱动特性)。

第二启动脉冲ssp2可以在第四时间t4供应至第一输入端子2001，并且第三时钟信号clk3可以供应至第二输入端子2002。当第三时钟信号clk3供应至第二输入端子2002时，第十一晶体管m11和第十三晶体管m13可以导通。当第十一晶体管m11导通时，第一输入端子2001和第二十一节点n21可以彼此电连接。因为第二启动脉冲ssp2供应至第一输入端子2001，所以高电平电压可以供应至第二十一节点n21。当高电平电压供应至第二十一节点n21时，第十二晶体管m12、第十八晶体管m18和第二十晶体管m20可以截止。

当第十三晶体管m13导通时，第四驱动电力vss2的电压可以供应至第二十二节点n22。因为第十四晶体管m14设置为截止状态，所以第二十一节点n21可以保持高电平电压。此外，因为第十七晶体管m17设置为截止状态，所以第二十三节点n23的电压可以通过第十三电容器c13而保持高电平电压。因此，第十九晶体管m19可以保持截止状态。

第四时钟信号clk4可以在第五时间t5供应至第三输入端子2003。当第四时钟信号clk4供应至第三输入端子2003时，第十四晶体管m14和第十七晶体管m17可以导通。此外，因为第二十二节点n22被设置为第四驱动电力vss2的电压，所以第十五晶体管m15和第十六晶体管m16可以导通。

当第十六晶体管m16和第七晶体管m7导通时，第四时钟信号clk4可以供应至第二十三节点n23。当第四时钟信号clk4供应至第二十三节点n23时，第十九晶体管m19可以导通。当第十九晶体管m19导通时，第三驱动电力vdd2的电压可以供应至输出端子2006。供应至输出端子2006的第三驱动电力vdd2的电压可以作为发射控制信号供应至第一发射控制线e11。

另一方面，当第四时钟信号clk4供应至第二十三节点n23时，第二十二节点n22的电压可以通过第十二电容器c12的耦合而下降到比第四驱动电力vss2低的电平。因此，连接至第二十二节点n22的晶体管的驱动特性可以改进。

当第十四晶体管m14和第十五晶体管m15导通时，第三驱动电力vdd2的电压可以供应至第二十一节点n21。第三驱动电力vdd2的电压可以供应至第二十一节点n21，并且因此第二十晶体管m20可以保持截止状态。因此，第三驱动电力vdd2的电压可以稳定地供应至第一发射控制线e11。

第三时钟信号clk3可以在第六时间t6供应至第二输入端子2002。当第三时钟信号clk3供应至第二输入端子2002时，第十一晶体管m11和第十三晶体管m13可以导通。当第十一晶体管m11导通时，第二十一节点n21和第一输入端子2001可以彼此电连接，并且因此第二十一节点n21可以设置为低电平电压。当第二十一节点n21设置为低电平电压时，第十八晶体管m18和第二十晶体管m20可以导通。

当第十八晶体管m18导通时，第三驱动电力vdd2的电压可以供应至第二十三节点n23并且因此第十九晶体管m19可以截止。当第二十晶体管m20导通时，第四驱动电力vss2的电压可以供应至输出端子2006。供应至输出端子2006的第四驱动电力vss2的电压可以供应至第一发射控制线e11，并且因此发射控制信号的供应可以中止。

重复以上步骤，发射级电路est可以将发射控制信号顺序地输出至发射控制线。

图8示出图3中的第一像素的实施方式。为了便于说明，图8示出连接至第m条数据线dm和第i条第一扫描线sli的第一像素pxl1。

参考图8，像素pxl1可以包括有机发光二极管oled、第一晶体管t1至第七晶体管t7和存储电容器cst。

有机发光二极管oled具有经由第六晶体管t6连接到第一晶体管t1的阳极和连接至第二像素电力elvss的阴极。这样的有机发光二极管oled可以基于从第一晶体管t1供应的电流的量而产生具有预定亮度的光。

第一像素电力elvdd可以被设置为比第二像素电力elvdd高的电平电压，以允许电流流过有机发光二极管oled。

第七晶体管t7可以连接在复位电力vint与有机发光二极管oled的阳极之间。第七晶体管t7的栅电极可以连接至第(i+1)条第一扫描线s1i+1。当扫描信号供应至第(i+1)条第一扫描线s1i+1时，第七晶体管t7可以导通，并且将复位电力vint的电压供应至有机发光二极管oled的阳极。复位电力vint可以设置为比数据信号低的电压。

第六晶体管t6可以连接在第一晶体管t1与有机发光二极管oled之间。第六晶体管t6的栅电极可以连接至第i条第一发射控制线e1i。当发射控制信号供应至第i条第一发射控制线e1i时，第六晶体管t6可以截止。在其它情况下，例如，第六晶体管t6可以导通。

第五晶体管t5可以连接在第一像素电力elvdd与第一晶体管t1之间。第五晶体管t5的栅电极可以连接至第i条第一发射控制线e1i。当发射控制信号供应至第i条第一发射控制线e1i时，第五晶体管t5可以截止。在其它情况下，例如，第六晶体管t6可以导通。

第一晶体管t1(驱动晶体管)的第一电极可以经由第五晶体管t5连接至第一像素电力elvdd。第一晶体管t1的第二电极可以经由第六晶体管t6连接至有机发光二极管oled的阳极。第一晶体管t1的栅电极可以连接至第十节点n10。第一晶体管t1可以基于第十节点n10的电压控制从第一像素电力elvdd经由有机发光二极管oled流至第二像素电力elvss的电流的量。

第三晶体管t3可以连接在第一晶体管t1的第二电极与第十节点n10之间。第三晶体管t3的栅电极可以连接至第i条第一扫描线s1i。当扫描信号供应至第i条第一扫描线s1i时，第三晶体管t3可以导通，以将第一晶体管t1的第二电极电连接到第十节点n10。当第三晶体管t3导通时，第一晶体管t1可以处于二极管连接状态。

第四晶体管t4可以连接在第十节点n10与复位电力vint之间。第四晶体管t4的栅电极可以连接至第(i-1)条第一扫描线s1i-1。当扫描信号供应至第(i-1)条第一扫描线s1i-1时，第四晶体管t4可以导通，并且将复位电力vint的电压供应至第十节点n10。

第二晶体管t2可以连接在第m条数据线dm与第一晶体管t1的第一电极之间。第二晶体管t2的栅电极可以连接至第i条第一扫描线s1i。当扫描信号供应至第i条第一扫描线s1i时，第二晶体管t2可以导通，以将第m条数据线dm电连接至第一晶体管t1的第一电极。

存储电容器cst可以连接在第一像素电力elvdd与第十节点n10之间。存储电容器cst可以存储数据信号和与第一晶体管t1的阈值电压相对应的电压。

第二像素pxl2和第三像素pxl3可以具有与第一像素pxl1相同的电路结构。另外，图8中的像素结构是扫描线和发射控制线的实例。在其他实施方式中，像素pxl1、pxl2和pxl3可以具有不同的结构。

根据本实施方式，有机发光二极管oled可以基于从驱动晶体管供应的电流的量发出各种(诸如红色、绿色和蓝色)光。在其他实施方式中，有机发光二极管oled可以基于从驱动晶体管供应的电流的量发出白色光。在这种情况下，可以使用滤色器产生彩色图像。另外，晶体管示出为pmos晶体管，但是在另一个实施方式中，晶体管中的一个或多个晶体管可以是nmos晶体管。

图9示出包括第一子扫描驱动器211'和第二子扫描驱动器212'的子扫描驱动器的实施方式。第一子扫描驱动器211'将第一扫描信号供应至第一扫描线s11至s1k的一部分(其为第一扫描线s11和s13至s1k-1)。第二子扫描驱动器212'将第一扫描信号供应至第一扫描线s11至s1k的一部分(其为第一扫描线s12至s1k)。例如，第一子扫描驱动器211'可以将第一扫描信号供应至第一扫描线s11。第二子扫描驱动器212'可以将第一扫描信号供应至第二扫描线s12。第一子扫描驱动器211'和第二子扫描驱动器212'可以交替将第一扫描信号供应至第一扫描线s11至s1k。

第一子扫描驱动器211'可以包括多个扫描级电路sst11和sst13至sst1k-1。第一子扫描驱动器211'的扫描级电路sst11和sst13至sst1k-1可以将第一扫描信号供应至第一扫描线s11和s13至s1k-1的一部分。例如，扫描级电路sst11和sst13至sst1k-1可以将第一扫描信号供应至第奇数条第一扫描线s11和s13至s1k-1。扫描级电路sst11和sst13至sst1k-1可以对应于来自外部源的时钟信号clk1和clk2而操作。扫描级电路sst11和sst13至sst1k-1可以具有相同的电路结构。

第一子扫描驱动器211'的扫描级电路sst11和sst13至sst1k-1可以接收第二子扫描驱动器212'中的先前的扫描级电路的输出信号(扫描信号)或者启动脉冲。例如，第一扫描级电路sst11可以接收启动脉冲。如图9中所示，第一子扫描驱动器211'的第一扫描级电路sst11可以使用从第二扫描驱动器220的最后一个扫描级电路sst2j输出的信号作为启动脉冲。

在另一实施方式中，第一子扫描驱动器211'的第一扫描级电路sst11可以不接收从第二扫描驱动器220的最后一个扫描级电路sst2j输出的信号，但是可以接收单独的启动脉冲。

第二子扫描驱动器212'可以包括多个扫描级电路sst12至sst1k。第二子扫描驱动器212'的扫描级电路sst12至sst1k可以将第一扫描信号供应至第一扫描线s12至s1k的另一部分。例如，扫描级电路sst12至sst1k可以将第一扫描信号供应至第偶数条第一扫描线s12至s1k。扫描级电路sst12至sst1k可以基于从外部源提供的时钟信号clk1和clk2而操作。扫描级电路sst12至sst1k可以具有该相同结构。

第二子扫描驱动器212'的扫描级电路sst12至sst1k可以接收第一子扫描驱动器211'中的先前的扫描级电路的输出信号(扫描信号)或者启动脉冲。例如，第一扫描级电路sst12可以接收启动脉冲。如图9中所示，第二子扫描驱动器212'的第一扫描级电路sst12可以接收从第一子扫描驱动器211'的第一扫描级电路sst11输出的信号。在另一实施方式中，第二子扫描驱动器212'的第二扫描级电路sst12可以不接收从第一子扫描驱动器211'的第一扫描级电路sst11输出的信号，但是可以接收单独的启动脉冲。

在第一子扫描驱动器211'和第二子扫描驱动器212'的操作期间，第一子扫描驱动器211'的第一扫描级电路sst11可以将第一扫描信号输出至第一扫描线s11。第二子扫描驱动器212'的第一扫描级电路sst11可以接收来自第一扫描线s11的第一扫描信号并将第一扫描信号输出至第二条第一扫描线s12。

上述步骤可以交替操作，并且因此第一扫描线s11至s1k可以顺序地接收第一扫描信号。另外，与图3中的实施方式相比，由于第一子扫描驱动器211'和第二子扫描驱动器212'中的扫描级电路的数量较少，因此可以减小子扫描驱动器211'和212'中的每一个的相应的面积。因此，围绕第一像素区域aa1的第一外围区域na1的面积可以减小，并且因此第一像素区域aa1外侧的死区可以减小。

图10示出包括第一子发射驱动器311'和第二子发射驱动器312'的发射驱动器的实施方式。第一子发射驱动器311'将第一发射控制信号供应至第一发射线e11至e1k的一部分(其为第一发射线e11和e13至e1k-1)。第二子发射驱动器312'将第一发射控制信号供应至第一发射线e11至e1k的另一部分(其为第一发射线e12至e1k)。例如，第一子发射驱动器311'可以将第一发射控制信号供应至第一发射控制线e11，并且第二子发射驱动器312'可以将第一发射控制信号供应至第二发射控制线e12。第一子发射驱动器311'和第二子发射驱动器312'可以交替将第一发射控制信号供应至第一发射控制线e11至e1k。

第一子发射驱动器311'可以包括多个发射级电路est11和est13至est1k-1。第一子发射驱动器311'的发射级电路est11和est13至est1k-1可以将第一发射控制信号供应至第一发射控制线e11和e13至e1k-11的一部分。例如，发射级电路est11和est13至est1k-1可以将第一发射控制信号供应至第奇数条第一发射控制线e11和e13至e1k-11。

发射级电路est11和est13至est1k-1可以基于来自外部源的时钟信号clk3和clk4而操作。发射级电路est11和est13至est1k-1可以具有该相同的电路结构。

第一子发射驱动器311'的发射级电路est11和est13至est1k-1可以接收第二子发射驱动器312'中的先前的发射级电路的输出信号(扫描信号)或者启动脉冲。例如，第一发射级电路est11可以接收启动脉冲。如图10中所示，第一子发射驱动器311'的第一发射级电路est11可以接收从第二发射驱动器320的最后一个发射级电路est2j输出的信号。在另一实施方式中，第一子发射驱动器311'的第一发射级电路est11可以不接收从第二发射驱动器320的最后一个发射级电路est2j输出的信号，并且接收单独的启动脉冲。

第二子发射驱动器312'可以包括多个发射级电路est12至est1k。第二子发射驱动器312'的发射级电路est12至est1k可以将第一发射控制信号供应至第一发射控制线e12至e1k的另一部分。例如，发射级电路est12至est1k可以将第一发射控制信号供应至第偶数条第一发射控制线e12至e1k。发射级电路est12至est1k可以对应于来自外部源的时钟信号clk3和clk4而操作。发射级电路est12至est1k可以具有相同的电路结构。

在另一实施方式中，第二子发射驱动器312'的发射级电路est12至est1k可以接收从第二子发射驱动器312'的先前的发射级电路输出的信号或者可以接收单独的启动脉冲。例如，第一发射级电路est12可以接收启动脉冲。如图10中所示，第二子发射驱动器312'的第一发射级电路est12可以接收从第一子发射驱动器311'的第一发射级电路est11输出的信号。

在另一实施方式中，第二子发射驱动器312'的第二发射级电路est12可以不接收从第一子发射驱动器311'的第一发射级电路est11输出的信号，但是可以接收单独的启动脉冲。

参考第一子发射驱动器311'和第二子发射驱动器312'的具体操作，第一子发射驱动器311'的第一发射级电路est11可以将第一发射控制信号输出到第一发射控制线e11。第二子发射驱动器312'的第二发射级电路est12可以接收从第一发射控制线e11输出的第一发射控制信号并且将第一发射控制信号输出至第二个第一发射控制线e12。根据以上交替操作的步骤，第一发射控制线e11至e1k可以顺序地接收第一发射控制信号。

与图3中的实施方式相比，因为第一子发射驱动器311'和第二子发射驱动器312'中的发射级电路的数量小，所以子发射驱动器311'和312'的相应的面积可以减小。因此，围绕第一像素区域aa1的第一外围区域na1的面积可以减小，第一像素区域aa1外侧的死区可以减小。

图9和图10示出子扫描驱动器211'和212'以及子发射驱动器311'和312'的修改的实施方式。在一个实施方式中，显示装置10可以包括子扫描驱动器211'和212'以及子发射驱动器311'和312'。

图11示出了显示装置10'的另一实施方式。与图2中的显示装置10相比，第二发射驱动器320'和第三发射驱动器330'在显示装置10'中的位置不同。

当第二扫描驱动器220在第二像素区域aa2的一侧(例如，图11中的左侧)时，第二发射驱动器320'可以在第二像素区域aa2的相对侧(例如，图11中的右侧)。另外，当第三扫描驱动器230在第三像素区域aa3的一侧(例如，图11中的右侧)时，第三发射驱动器330'可以在第三像素区域aa3的相对侧(例如，图11中的左侧)。

在这个实施方式中，第二外围区域na2中的邻近于第二扫描驱动器220的部分的面积可以减小。另外，第三外围区域na3中的邻近第三扫描驱动器230的部分的面积可以减小。因此，可以减小或者最小化在显示装置10'的上角处的死区。

第二像素pxl2可以在第二扫描驱动器220和第二发射驱动器320'之间，并且通过第二扫描线s2和第二发射控制线e2接收第二扫描信号和第二发射控制信号。

在一个实施方式中，第二扫描驱动器220和第二发射驱动器320'的位置可以彼此交换。例如，当第二扫描驱动器220在第二像素区域aa2的另一侧(例如，图11中的右侧)时，第二发射驱动器330'可以在第二像素区域aa2的另一相对侧(例如，图11中的左侧)。

另外，第三扫描驱动器230和第三发射驱动器330'的位置可以彼此交换。例如，当第三扫描驱动器230在第三像素区域aa3的另一侧(例如，图11中的左侧)时，第三发射驱动器330'可以在第三像素区域aa3的另一相对侧(例如，图11中的右侧)。

图12示出了图11中的扫描驱动器和发射驱动器的实施方式，其可对应于第二发射驱动器320'和第三发射驱动器330'的修改的实施方式。与上述实施方式相比，仅改变了第二发射驱动器320'的位置。实施方式的结构与操作可以是相同的。

第二发射驱动器320'可以包括多个发射级电路est21至est2j。根据第二发射驱动器320'的已改变的位置，第二像素pxl2可以在扫描级电路sst21至sst2j与发射级电路est21至est2j之间。第二发射驱动器320'的最后一个发射级电路est2j可以将输出信号输出至第一子发射驱动器311的第一发射级电路est11。

与上述实施方式相比，仅改变了第三发射驱动器330'的位置。实施方式的结构与操作可以是相同的。

第三发射驱动器330'可以包括多个发射级电路est31至est3j。根据第三发射驱动器330'的已改变的位置，第三像素pxl3可以在扫描级电路sst31至sst3j与发射级电路est31至est3j之间。第三发射驱动器330'的最后一个发射级电路est3j可以将输出信号输出至第二子发射驱动器312的第一发射级电路est11。

图13示出了显示装置10”的另一实施方式，显示装置10”包括分为多个主体并且布置在第二像素区域aa2的不同侧的第二扫描驱动器220”和第二发射驱动器320”。

例如，第二扫描驱动器220”可以包括第三子扫描驱动器221和第四子扫描驱动器222。第三子扫描驱动器221可以在第二像素区域aa2的一侧(例如，图13中的左侧)，以将第二扫描信号供应至第二扫描线s2的一部分。第四子扫描驱动器222可以在第二像素区域aa2的相对侧(例如，图13中的右侧)，以将第二扫描信号供应至第二扫描线s2的一部分。

例如，第二发射驱动器320”可以包括第三子发射驱动器321和第四子发射驱动器322。第三子发射驱动器321可以在第二像素区域aa2的一侧(例如，图13中的右侧)，以将第二发射控制信号供应至第二发射线e2的一部分。第四子发射驱动器322在第二像素区域aa2的另一侧(例如，图13中的左侧)，以将第二发射控制信号供应至第二发射控制线e2的另一部分。

第三子扫描驱动器221和第四子发射驱动器322可以在第二像素区域aa2的一侧(例如，图13中的左侧)，第三子发射驱动器321和第四子扫描驱动器222可以在第二像素区域aa2的另一相对侧(例如，图13中的右侧)。

第三扫描驱动器230”和第三发射驱动器330”可以分为多个主体并且在第三像素区域aa3的不同侧。

例如，第三扫描驱动器230”可以包括第五子扫描驱动器231和第六子扫描驱动器232。第五子扫描驱动器231可以在第三像素区域aa3的一侧(例如，图13中的右侧)，以将第三扫描信号供应至第三扫描线s3的一部分。第六子扫描驱动器232可以在第三像素区域aa3的相对侧(例如，图13中的左侧)，以将第三扫描信号供应至第三扫描线s3的一部分。

例如，第三发射驱动器330”可以包括第五子发射驱动器331和第六子发射驱动器332。第五子发射驱动器331可以在第三像素区域aa3的另一侧(例如，图13中的左侧)，以将第三发射控制信号供应至第三发射控制线e3的一部分。第六子发射驱动器332可以在第二像素区域aa2的相对侧(例如，图13中的右侧)，以将第三发射控制信号供应至第三发射控制线e3的另一部分。

第五子扫描驱动器231和第六子发射驱动器332可以在第三像素区域aa2的一侧(例如，图13中的右侧)，第五子发射驱动器321和第六子扫描驱动器232可以在第三像素区域aa3的相对侧(例如，图13中的左侧)。

图14示出图13中的扫描驱动器和发射驱动器的实施方式。例如，图14示出第二扫描驱动器、第三扫描驱动器、第二发射驱动器、以及第三发射驱动器的修改的实施方式。第三子扫描驱动器221可以将第二扫描信号供应至第二扫描线s21至s2j的一部分(其为第二扫描线s21至s2h)。

例如，第三子扫描驱动器221可以包括多个扫描级电路sst21至sst2h。扫描级电路sst21至sst2h可以分别连接至第二扫描线s21至s2h的一部分的一侧以将第二扫描信号供应至第二扫描线s21至s2h的一部分。扫描级电路sst21至sst2h可以基于来自外部源的时钟信号clk1和clk2而操作。扫描级电路sst21至sst2h可以具有相同的结构。

第三子扫描驱动器221的扫描级电路sst21至sst2h可以接收先前的扫描级电路的输出信号(扫描信号)或者启动脉冲。例如，第一扫描级电路sst21可以接收启动脉冲ssp1并且剩余的扫描级电路sst21至sst2h可以接收先前的级电路的输出信号。第三子扫描驱动器221的最后一个扫描级电路sst2h可以将输出信号供应至第四子扫描驱动器222的第一扫描级电路sst2h+1。第四子扫描驱动器222可以将第二扫描信号供应至第二子扫描线s2h+1至s2j的另一部分(其为第二扫描线s2h+1至s2j)。

例如，第四子扫描驱动器222可以包括多个扫描级电路sst2h+1至sst2j。扫描级电路sst2h+1至sst2j可以分别连接至第二扫描线s2h+1至s2j的另一部分的一侧以将第二扫描信号供应至第二扫描线s2h+1至s2j的另一部分。扫描级电路sst2h+1至sst2j可以基于来自外部源的时钟信号clk1和clk2而操作。扫描级电路sst2h+1至sst2j具有相同的电路结构。

第四子扫描驱动器222的扫描级电路sst2h+1至sst2j可以接收先前的扫描级电路的输出信号(扫描信号)或者启动脉冲。例如，第一扫描级电路sst2h+1可以接收启动脉冲并且剩余的扫描级电路sst2h+2至sst2j可以接收先前的级电路的输出信号。

如图14中所示，第四子扫描驱动器222的第一扫描级电路sst2h+1可以使用从第三子扫描驱动器221的最后一个扫描级电路sst2h输出的信号作为启动脉冲。在另一实施方式中，第四子扫描驱动器222的第一扫描级电路sst2h+1可以不接收从第三子扫描驱动器221的最后一个扫描级电路sst2h输出的信号，但是可以接收单独的启动脉冲。

第三子发射驱动器321可以将第二发射控制信号供应至第二发射控制线e21至e2j的一部分(其为第二发射控制线e21至e2h)。

例如，第三子发射驱动器321可以包括多个发射级电路est21至est2h。发射级电路est21至est2h可以分别连接至第二发射控制线e21至e2h的一部分的一侧，并且将第二发射控制信号供应至第二发射控制线e21至e2h的一部分。发射级电路est21至est2h可以基于来自外部源的时钟信号clk3和clk4而操作。发射级电路est21至est2h可以具有相同的电路结构。

第三子发射驱动器321的发射级电路est21至est2h可以接收先前的发射级电路的输出信号(发射控制信号)或者启动脉冲。例如，第一发射级电路est21可以接收启动脉冲ssp2并且发射级电路est21至est2h中的其他的或者剩余的发射级电路可以接收先前的级电路的输出信号。第三子发射驱动器321的最后一个发射级电路est2h可以将输出信号供应至第四子发射驱动器322的第一发射级电路est2h+1。

第四子发射驱动器322可以将第二发射控制信号供应至第二发射控制线e21至e2j的另一部分(其为第二发射控制线e2h+1至e2j)。

例如，第四子发射驱动器322可以包括多个发射级电路est2h+1至sst2j。发射级电路est2h+1至est2j可以分别连接至第二发射控制线e2h+1至e2j的另一部分的一侧，并且将第二发射控制信号供应至第二发射控制线e2h+1至e2j的另一部分。

发射级电路est2h+1至est2j可以基于来自外部源的时钟信号clk3和clk4而操作。发射级电路est2h+1至est2j可以具有相同的电路结构。

第四子发射驱动器322的发射级电路est2h+1至est2j可以接收先前的发射级电路的输出信号(即，发射控制信号)或者启动脉冲。例如，第一发射级电路est2h+1可以接收启动脉冲并且剩余的发射级电路est2h+2至est2j可以接收先前的级电路的输出信号。

如图14中所示，第四子发射驱动器322的第一扫描级电路est2h+1可以使用从第三子发射驱动器321的最后一个扫描级电路est2h输出的信号作为启动脉冲。在另一实施方式中，第四子发射驱动器322的第一发射级电路est2h+1可以不接收从第三子发射驱动器321的最后一个发射级电路est2h输出的信号，但是可以接收单独的启动脉冲。

第五子扫描驱动器231可以将第三扫描信号供应至第三扫描线s31至s3j的一部分(其为第三扫描线s31至s3h)。

例如，第五子扫描驱动器231可以包括多个扫描级电路sst31至sst3h。扫描级电路sst31至sst3h可以分别连接至第三扫描线s31至s3h的一部分的一侧以将第三扫描信号供应至第三扫描线s31至s3h的一部分。扫描级电路sst31至sst3h可以基于来自外部源的时钟信号clk1和clk2而操作。扫描级电路sst31至sst3h可以具有相同的电路结构。

第五子扫描驱动器231的扫描级电路sst31至sst3h可以接收先前的扫描级电路的输出信号(扫描信号)或者启动脉冲ssp1。

例如，第一扫描级电路sst31可以接收启动脉冲ssp1并且扫描级电路sst31至sst3h中的其他的或者剩余的扫描级电路可以接收先前的级电路的输出信号。第五子扫描驱动器231的最后一个扫描级电路sst3h可以将输出信号供应至第六子扫描驱动器232的第一扫描级电路sst3h+1。第六子扫描驱动器232可以将第三扫描信号供应至第三扫描线s31至s3j的另一部分(其为第三扫描线s3h+1至s3j)。

例如，第六子扫描驱动器232可以包括多个扫描级电路sst3h+1至sst3j。扫描级电路sst3h+1至sst3j可以分别连接至第三扫描线s3h+1至s3j的另一部分的一侧以将第三扫描信号供应至第三扫描线s3h+1至s3j的另一部分。

扫描级电路sst3h+1至sst3j可以基于来自外部源的时钟信号clk1和clk2而操作。扫描级电路sst3h+1至sst3j可以具有相同的电路结构。

第六子扫描驱动器232的扫描级电路sst3h+1至sst3j可以接收先前的扫描级电路的输出信号(扫描信号)或者启动脉冲。例如，第一扫描级电路sst3h+1可以接收启动脉冲并且剩余的级电路sst3h+2至sst3j可以接收先前的级电路的输出信号。

如图14中所示，第六子扫描驱动器232的第一扫描级电路sst3h+1可以使用从第五子扫描驱动器231的最后一个扫描级电路sst3h输出的信号作为启动脉冲。在另一实施方式中，第六子扫描驱动器232的第一扫描级电路sst3h+1可以不接收来自第五子扫描驱动器231的最后一个扫描级电路sst3h的信号，但是可以接收单独的启动脉冲。

第五子发射驱动器331可以将第三发射控制信号供应至第三发射控制线e31至e3j的一部分(其为第三发射控制线e31至e3h)。

例如，第五子发射驱动器331可以包括多个发射级电路est31至est3h。发射级电路est31至est3h可以分别连接至第三发射控制线e31至e3h的一部分的一侧，并且将第三发射控制信号供应至第三发射控制线e31至e3h的一部分。发射级电路est31至est3h可以基于来自外部源的时钟信号clk3和clk4而操作。发射级电路est31至est3h可以具有相同的电路结构。

第五子发射驱动器331的发射级电路est31至est3h可以接收先前的发射级电路的输出信号(发射控制信号)或者启动脉冲。例如，第一发射级电路est31可以接收启动脉冲ssp2并且发射级电路est31至est3h中的其他的并剩余的发射级电路可以接收先前的级电路的输出信号。第五子发射驱动器331的最后一个发射级电路est3h可以将输出信号供应至第六子发射驱动器332的第一发射级电路est3h+1。

第六子发射驱动器332可以将第三发射控制信号供应至第三发射控制线e31至e3j的一部分(其为第三发射控制线e3h+1至e3j)。

例如，第六子发射驱动器332可以包括多个发射级电路est3h+1至sst3j。发射级电路est3h+1至est3j可以分别连接至第三发射控制线e3h+1至e3j的另一部分的一侧，并且将第三发射控制信号供应至第三发射控制线e3h+1至e3j的另一部分。发射级电路est3h+1至est3j可以基于来自外部源的时钟信号clk3和clk4而操作。发射级电路est3h+1至est3j可以具有相同的电路结构。

第六子发射驱动器332的发射级电路est3h+1至est3j可以接收先前的发射级电路的输出信号(发射控制信号)或者启动脉冲。例如，第一发射级电路est3h+1可以接收启动脉冲并且剩余的发射级电路est3h+2至est3j可以接收先前的级电路的输出信号。

如图14中所示，第六子发射驱动器332的第一发射级电路est3h+1可以使用从第五子发射驱动器331的最后一个发射级电路est3h输出的信号作为启动脉冲。在另一实施方式中，第六子发射驱动器332的第一发射级电路est3h+1可以不接收从第五子发射驱动器331的最后一个发射级电路est3h输出的信号，但是可以接收单独的启动脉冲。

图15示出图3中的第一扫描驱动器和第二扫描驱动器的扫描级电路的另一实施方式。为了便于说明，图15示出第一子扫描驱动器211的扫描级电路sst11和第二扫描驱动器220的扫描级电路sst21。另外，为了便于说明，第一子扫描驱动器211的扫描级电路sst11将指示为第一扫描级电路sst11，并且第二扫描驱动器220的扫描级电路sst21将指示为第二扫描级电路sst21。

由于第二像素区域aa2的面积设置为小于第一像素区域aa1，因此在第一像素区域aa1和第二像素区域aa2中可能出现由负载差引起的亮度偏差。为了减小亮度偏差，每个扫描级电路中的至少一个晶体管的尺寸可以根据负载差而不同。例如，第二扫描级电路sst21中的晶体管m1至m8中的至少一个晶体管可以小于第一扫描级电路sst11中的晶体管m1至m8。

在一个实施方式中，以上可以应用于与输出信号直接相关的输出单元1230和1230'。例如，第二扫描级电路sst21的输出单元1230'中的晶体管m5'和m6'的相应的面积可以小于第一扫描级电路sst11的输出单元1230中的晶体管m5和m6的相应的面积。为此，可以控制每个晶体管的沟道的宽度与长度的比(w/l)。例如，第二扫描级电路sst21中的晶体管m5'和m6的沟道的宽度与长度的比(w/l)可以小于第一扫描级电路sst11中的晶体管m5和m6的沟道的宽度与长度的比(w/l)。

举例说明第一扫描驱动器210和第二扫描驱动器220。然而，以上可以以相同的方式应用于第一扫描驱动器210和第三扫描驱动器230。由于第二扫描驱动器220和第三扫描驱动器230中的晶体管的相应的尺寸减小，所以可以减小或最小化显示装置10的上角处的死区。

图16示出图3中的第一扫描驱动器和第二扫描驱动器的扫描级电路的另一实施方式。为了便于说明，图16示出第一子扫描驱动器211的扫描级电路sst11和第二扫描驱动器220的扫描级电路sst21。另外，为了便于说明，第一子扫描驱动器211的扫描级电路sst11将指示为第一扫描级电路sst11，并且第二扫描驱动器220的扫描级电路sst21将指示为第二扫描级电路sst21。

第二扫描级电路sst21的输出单元1230'中的晶体管m5'和m6'中的每一个可以包括并联连接的多个辅助晶体管。例如，第二扫描级电路sst21的第五晶体管m5'可以包括第一辅助晶体管m51'至m5a'。第二扫描级电路sst21的第六晶体管m6'可以包括第二辅助晶体管m61'至m6b'。

第一扫描级电路sst11的输出单元1230中的晶体管m5和m6中的每一个可以包括并联连接的多个辅助晶体管。例如，第一扫描级电路sst11的第五晶体管m5可以包括第三辅助晶体管m51至m5c。第一扫描级电路sst11的第六晶体管m6可以包括第四辅助晶体管m61至m6d。

为了控制每个晶体管m5'、m6'、m5和m6的尺寸，可以不同地确定在晶体管m5'、m6'、m5和m6中的每一个内的辅助晶体管的数量。例如，第一辅助晶体管m51'至m5a'的数量可以小于第三辅助晶体管m51至m5c的数量。第二辅助晶体管m61'至m6b'的数量可以小于第四辅助晶体管m61至m6d的数量。

例如，第一辅助晶体管m51'至m5a'的沟道的宽度与长度的比(w/l)可以彼此相同，并且第二辅助晶体管m61'至m6b'的沟道的宽度与长度的比(w/l)可以彼此相同。另外，第一辅助晶体管m51'至m5a'的沟道的宽度与长度的比(w/l)可以与第二辅助晶体管m61'至m6b'的沟道的宽度与长度的比(w/l)相同。

图17示出图3中的第一发射驱动器和第二发射驱动器的发射级电路的另一实施方式。为了便于说明，图17示出第一子发射驱动器311的发射级电路est11和第二发射驱动器320的发射级电路est21。另外，为了便于说明，第一子发射驱动器311的发射级电路est11将指示为第一发射级电路est11，并且第二发射驱动器320的发射级电路est21将指示为第二发射级电路est21。

由于第二像素区域aa2的面积小于第一像素区域aa1，因此在第一像素区域aa1和第二像素区域aa2中可能出现由负载差引起的亮度偏差。为了减小亮度偏差，每个扫描级电路中的至少一个晶体管的尺寸可以根据负载差而不同。例如，在第二发射级电路est21中包括的晶体管m11至m20'中的至少一个晶体管可以小于第一发射级电路est11中的晶体管m11至m20。

这可以应用于与输出信号直接相关的输出单元2400和2400'。例如，第二发射级电路est21的输出单元2400'中的晶体管m19'和m20'的相应的面积可以小于第一发射级电路est11的输出单元2400中的晶体管m19和m20的相应的面积。

为此，可以控制每个晶体管的沟道的宽度与长度的比(w/l)。例如，第二发射级电路est21中的晶体管m19'和m20'的沟道的宽度与长度的比(w/l)可以小于第一发射级电路est11中的晶体管m19和m20的沟道的宽度与长度的比(w/l)。

举例说明第一发射驱动器310和第二发射驱动器320。以上可以以相同的方式应用于第一发射驱动器310和第三发射驱动器330。由于在第二发射驱动器320和在第三发射驱动器330中包括的晶体管的相应的尺寸减小，所以可以减小或最小化显示装置的上角处的死区。

图18示出图3中的第一发射驱动器和第二发射级驱动器的发射级电路的另一实施方式。为了便于说明，图18示出第一子发射驱动器311的发射级电路est11和第二发射驱动器320的发射级电路est21。另外，为了便于说明，第一子发射驱动器311的发射级电路est11将指示为第一发射级电路est11，并且第二发射驱动器320的发射级电路est21将指示为第二发射级电路est21。

第二发射级电路est21的输出单元2400'中的晶体管m19'和m20'中的每一个可以包括并联连接的多个辅助晶体管。例如，第二发射级电路est21的第十九晶体管m19'可以包括第一辅助晶体管m191'至m19a'，并且第二发射级电路est21的第二十晶体管m20'可以包括第二辅助晶体管m201'至m20b'。

在第一发射级电路est11的输出单元2400中包括的晶体管m19和m20中的每一个可以包括并联连接的多个辅助晶体管。例如，第一发射级电路est11的第十九晶体管m19可以包括第三辅助晶体管m191至m19c，并且第一发射级电路est11的第二十晶体管m20可以包括第四辅助晶体管m201至m20d。

为了控制每个晶体管m19'、m20'、m19和m20的尺寸，可以不同地确定晶体管m19'、m20'、m19和m20中的每一个内的辅助晶体管的数量。例如，第一辅助晶体管m191'至m19a'的数量可以小于第三辅助晶体管m191至m19c的数量。第二辅助晶体管m201'至m20b'的数量可以小于第四辅助晶体管m201至m20d的数量。

例如，第一辅助晶体管m191'至m19a'的沟道的宽度与长度的比(w/l)可以彼此相同，并且第二辅助晶体管m201'至m20b'的沟道的宽度与长度的比(w/l)可以彼此相同。另外，第一辅助晶体管m191'至m19a'的沟道的宽度与长度的比(w/l)可以与第二辅助晶体管m201'至m20b'的沟道的宽度与长度的比(w/l)相同。

本文所描述的方法、过程和/或操作可以由通过计算机、处理器、控制器或其他信号处理装置执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理装置可以是本文所描述的那些，或者是除了本文所描述的元件之外的元件。因为详细描述了形成方法(或计算机、处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施方式的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理装置转换成用于执行本文所描述的方法的专用处理器。

例如，本文所描述的驱动器、控制器和其他处理特征可以以可以包括硬件、软件或两者的逻辑来实现。当至少部分地在硬件中实现时，例如，驱动器、控制器和其它处理特征可以是各种集成电路中的任何一种，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或另一类型的处理或控制电路。

当至少部分地在软件中实现时，例如，驱动器、控制器和其他处理特征可以包括存储器或其他存储装置，存储器或其他存储装置用于存储待由例如计算机、处理器、微处理器、控制器或其它信号处理装置执行的代码或指令。计算机、处理器、微处理器、控制器或其他信号处理装置可以是本文所描述的那些，或者是除了本文所描述的元件之外的元件。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施方式的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理装置转换成用于执行本文所描述的方法的专用处理器。

本文中已经公开了示例性实施方式，并且尽管采用了具体术语，然而，这些术语仅用于并且仅被解释为通用和描述性含义且并不旨在限制。在某些情况下，如对本领域技术人员显而易见的是，关于本申请的提交，除非另外指明，否则结合具体实施方式描述的特征、特性和/或元件可以单独地使用或者可以与结合其他实施方式所描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不背离权利要求中阐述的实施方式的情况下，可以在形式和细节上做出各种改变。