本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及显示装置。
背景技术：
随着显示技术的飞速发展，显示器呈现出了高集成度和低成本的发展趋势。其中，goa(gatedriveronarray，阵列基板行驱动)技术将tft(thinfilmtransistor，薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(ic，integratedcircuit)的绑定(bonding)区域以及扇出(fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的bonding工艺，从而提高了产能和良率。
一般的栅极驱动电路均是由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。在现有的移位寄存器中，采用复位信号端控制开关晶体管的导通，将低电平信号提供给信号输出端，对信号输出端进行放电，但是复位信号端的信号为上一级移位寄存器的输出信号，该信号存在上升沿，并且上升沿所需的时间较长，这样就需要设置较大的开关晶体管才能满足对信号输出端进行复位的要求，但是设置较大的开关晶体管不利于窄边框的实现和节约功耗。
因此，如何在满足对信号输出端进行复位的基础上实现窄边款和节约能耗是本领域技术人员亟待解决的技术问题。
技术实现要素：
有鉴于此，本发明实施例提供一种移位寄存器、栅极驱动电路及显示装置，用以解决现有的移位寄存器的不良的问题。
因此，本发明实施例提供了一种移位寄存器，包括：输入模块、第一输出模块、第二输出模块、输出复位模块、节点复位模块和电容模块；其中，
所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；
所述第一输出模块用于在所述第一节点的电位的控制下将时钟信号端发出的时钟信号提供给第一信号输出端；
所述电容模块用于保持所述第一节点和所述第一信号输出端的电压差稳定；
所述第二输出模块用于在所述第一节点的电位的控制下将第三参考电压信号端发出的第三参考电压信号提供给第二信号输出端；
所述节点复位模块用于在复位信号端的控制下将第一参考电压信号端发出的第一参考电压信号的信号提供给所述第一节点；
所述输出复位模块用于在第二参考电压信号端的控制下将所述第一参考信号端发出的所述第一参考电压信号提供给所述第二信号输出端，其中所述第二参考电压信号端发出的第二参考电压信号与所述时钟信号端发出的时钟信号的时钟周期相同相位相反。
可选地，在本发明实施例提供的移位寄存器中，所述输入模块包括：第一开关晶体管；其中，
所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的移位寄存器中，所述第一输出模块包括：第二开关晶体管；其中，
所述第二开关晶体管的栅极与所述第一节点相连，所述第二开关晶体管的第一极与所述时钟信号端相连，所述第二开关晶体管的第二极与所述第一信号输出端相连。
可选地，在本发明实施例提供的移位寄存器中，所述第二输出模块包括：第三开关晶体管；其中，
所述第三开关晶体管的栅极与所述第一节点相连，所述第三开关晶体管的第一极与所述第三参考电压信号端相连，所述第三开关晶体管的第二极与所述第二信号输出端相连。
可选地，在本发明实施例提供的移位寄存器中，述电容模块包括：第一电容；其中，
所述第一电容的第一电极与所述第一节点相连，所述第一电容的第二极与所述第一信号输出端相连。
可选地，在本发明实施例提供的移位寄存器中，所述输出复位模块包括：第四开关晶体管，其中，
所述第四开关晶体管的栅极与所述第二参考电压信号端相连，所述第四开关晶体管的第一极与所述第一电压参考信号端相连，所述第四开关晶体管的第二极与所述第二信号输出端相连。
可选地，在本发明实施例提供的移位寄存器中，所述节点复位模块包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极与所述节点复位信号端相连，所述第五开关晶体管的第一极与所述第一电压参考信号端相连，所述第五开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的移位寄存器中，所述移位寄存器还包括：节点降噪模块；
所述节点降噪模块用于在帧起始信号端的控制下将所述第一参考电压信号端发出的所述第一参考电压信号提供给所述第一节点。
可选地，在本发明实施例提供的移位寄存器中，所述节点降噪模块包括：第六开关晶体管；其中，
所述第六开关晶体管的栅极与所述帧起始信号端相连，所述第六开关晶体管的第一极与所述第一参考电压信号端相连，所述第六开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的移位寄存器中，所述移位寄存器还包括：下拉控制模块；
所述下拉控制模块用于在所述输入信号端或所述第一节点的电位的控制下将所述第一参考电压信号端发出的第一参考电压信号提供给第二节点，或在第四参考电压信号端的控制下将所述第四参考电压信号端发出的第四参考电压信号提供给第二节点。
可选地，在本发明实施例提供的移位寄存器中，所述下拉控制模块包括：第七开关晶体管、第八开关晶体管和第九开关晶体管；其中，
所述第七开关晶体管的栅极和第一极均与所述第四参考电压信号端相连，所述第七开关晶体管的第二极与所述第二节点相连；
所述第八开关晶体管的栅极与所述第一节点相连，所述第八开关晶体管的第一极与所述第一参考电压信号端相连，所述第八开关晶体管的第二极与所述第二节点相连；
所述第九开关晶体管的栅极与所述输入信号端相连，所述第九开关晶体管的第一极与所述第一参考电压信号端相连，所述第九开关晶体管的第二极与所述第二节点相连。
可选地，在本发明实施例提供的移位寄存器中，所述移位寄存器还包括：下拉模块；
所述下拉模块用于在所述第二节点的电位的控制下将所述第一参考电压信号端发出的所述第一参考电压信号提供给所述第一节点、所述第一信号输出端和所述第二信号输出端。
可选地，在本发明实施例提供的移位寄存器中，所述下拉模块包括：第十开关晶体管、第十一开关晶体管和第十二开关晶体管；其中，
所述第十开关晶体管的栅极与所述第二节点相连，所述第十开关晶体管的第一极与所述第一参考电压信号端相连，所述第十开关晶体管的第二极与所述第一节点相连；
所述第十一开关晶体管的栅极与所述第二节点相连，所述第十一开关晶体管的第一极与所述第一参考电压信号端相连，所述第十一开关晶体管的第二极与所述第一信号输出端相连；
所述第十二开关晶体管的栅极与所述第二节点相连，所述第十二开关晶体管的第一极与所述第一参考电压信号端相连，所述第十二开关晶体管的第二极与所述第二信号输出端相连。
可选地，在本发明实施例提供的移位寄存器中，还包括：输出降噪模块；
所述输出降噪模块用于在帧起始信号端的控制下将所述第一参考信号端发出的第一参考信号提供给所述第二信号输出端。
可选地，在本发明实施例提供的移位寄存器中，所述输出降噪模块包括：第十三开关晶体管；其中，
所述第十三开关晶体管的栅极与所述帧起始信号端相连，所述第十三开关晶体管的第一极与所述第一参考信号端相连，所述第十三开关晶体管的第二极与所述第二信号输出端相连。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种栅极驱动电路。
本发明有益效果如下：
本发明实施例提供的一种移位寄存器、栅极驱动电路及显示装置，包括：输入模块、第一输出模块、第二输出模块、输出复位模块、节点复位模块和电容模块；其中，所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；所述第一输出模块用于在所述第一节点的电位的控制下将所述时钟信号端发出的时钟信号提供给第一信号输出端；所述电容模块用于保持所述第一节点和所述第一信号输出端的电压差稳定；所述第二输出模块用于在所述第一节点的电位的控制下将第三参考电压信号端发出的第三参考电压信号提供给所述第二信号输出端；所述节点复位模块用于在复位信号端的控制下将第一参考电压信号端发出的第一参考电压信号的信号提供给所述第一节点；所述输出复位模块用于在所述第二参考电压信号端的控制下将所述第一参考信号端发出的所述第一参考电压信号提供给所述第二信号输出端，其中所述第二参考电压信号端发出的第二参考电压信号与所述时钟信号端发出的时钟信号的时钟周期相同相位相反。通过将输出复位模块的控制端与第二参考电压信号端连接，使第二参考电压信号端发出的第二参考电压信号的上升沿所用时间较短，从而输出复位模块可以利用较小的器件就能够实现对第二信号输出端进行复位，并且通过较小器件的使用能够减少功耗，有利于窄边框的实现。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图之一；
图2为本发明实施例提供的移位寄存器的具体结构示意图之一；
图3为本发明实施例提供的移位寄存器的结构示意图之二；
图4本发明实施例提供的移位寄存器的具体结构示意图之二；
图5为图2所示的移位寄存器对应的输入输出时序图；
图6为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种移位寄存器，如图1所示，包括：输入模块1、第一输出模块2、第二输出模块3、输出复位模块4、节点复位模块6和电容模块5；其中，
输入模块1用于在输入信号端input的控制下将输入信号端input的信号提供给第一节点n1；
第一输出模块2用于在第一节点n1的电位的控制下将时钟信号端clk发出的时钟信号提供给第一信号输出端output1；
电容模块5用于保持第一节点n1和第一信号输出端output1的电压差稳定；
第二输出模块3用于在第一节点n1的电位的控制下将第三参考电压信号端vref3发出的第三参考电压信号提供给第二信号输出端output2；
节点复位模块6用于在复位信号端reset的控制下将第一参考电压信号端vref1发出的第一参考电压信号的信号提供给第一节点n1；
输出复位模块4用于在第二参考电压信号端vref2的控制下将第一参考信号端发出的第一参考电压信号提供给第二信号输出端output2，其中第二参考电压信号端vref2发出的第二参考电压信号与时钟信号端clk发出的时钟信号的时钟周期相同相位相反。
本发明实施例提供的一种移位寄存器，包括：输入模块、第一输出模块、第二输出模块、输出复位模块、节点复位模块和电容模块；其中，输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；第一输出模块用于在第一节点的电位的控制下将时钟信号端发出的时钟信号提供给第一信号输出端；电容模块用于保持第一节点和第一信号输出端的电压差稳定；第二输出模块用于在第一节点的电位的控制下将第三参考电压信号端发出的第三参考电压信号提供给第二信号输出端；节点复位模块用于在复位信号端的控制下将第一参考电压信号端发出的第一参考电压信号的信号提供给第一节点；输出复位模块用于在第二参考电压信号端的控制下将第一参考信号端发出的第一参考电压信号提供给第二信号输出端，其中第二参考电压信号端发出的第二参考电压信号与时钟信号端发出的时钟信号的时钟周期相同相位相反。通过将输出复位模块的控制端与第二参考电压信号端连接，使第二参考电压信号端发出的第二参考电压信号的上升沿所用时间较短，从而输出复位模块可以利用较小的器件就能够实现对第二信号输出端进行复位，并且通过较小器件的使用能够减少功耗，有利于窄边框的实现。
需要说明的是，第二参考电压信号端所发出的第二参考电压信号为与时钟信号端发出的时钟信号的时钟周期相同相位相反的信号，其上升沿所需的时间较复位信号端的信号的上升沿所需的时间短，因此与使用复位信号端对信号输出端进行复位相比，输出复位模块可以利用较小的器件就能够实现对第二信号输出端进行复位。
在具体实施时，本发明实施例提供的上述移位寄存器中，如图1所示，输入模块1分别与输入信号端input以及第一节点n1相连，第一输出模块2分别与第一节点n1、时钟信号端clk以及第一信号输出端output1相连，电容模块5分别与第一节点n1以及第一信号输出端output1相连，第二输出模块3分别与第一节点n1、第三参考电压信号端vref3以及第二信号输出端output2相连，节点复位模块6分别与复位信号端reset、第一参考电压信号端vref1以及第一节点n1相连，输出复位模块4分别与第二参考电压信号端vref2、第一参考信号端以及第二信号输出端output2相连。
需要说明的是，第一信号输出端与第二信号输出端最终输出的信号是相同的，第一信号输出端输出的信号用于栅极驱动电路中各移位寄存器之间的级联，第二信号输出端输出的信号用于控制栅线进行输出。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，输入模块1包括：第一开关晶体管m1；其中，
第一开关晶体管m1的栅极和第一开关晶体管m1的第一极均与输入信号端input相连，第一开关晶体管m1的第二极与第一节点n1相连。
以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，第一输出模块2包括：第二开关晶体管m2；其中，
第二开关晶体管m2的栅极与第一节点n1相连，第二开关晶体管m2的第一极与时钟信号端clk相连，第二开关晶体管m2的第二极与第一信号输出端output1相连。
以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，第二输出模块3包括：第三开关晶体管m3；其中，
第三开关晶体管m3的栅极与第一节点n1相连，第三开关晶体管m3的第一极与第三参考电压信号端vref3相连，第三开关晶体管m3的第二极与第二信号输出端output2相连。
以上仅是举例说明移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，电容模块5包括：第一电容；其中，
第一电容的第一电极与第一节点n1相连，第一电容的第二极与第一信号输出端output1相连。
以上仅是举例说明移位寄存器中电容模块的具体结构，在具体实施时，电容模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，输出复位模块4包括：第四开关晶体管m4，其中，
第四开关晶体管m4的栅极与第二参考电压信号端vref2相连，第四开关晶体管m4的第一极与第一电压参考信号端相连，第四开关晶体管m4的第二极与第二信号输出端output2相连。
以上仅是举例说明移位寄存器中输出复位模块的具体结构，在具体实施时，输出复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，节点复位模块6包括：第五开关晶体管m5；其中，
第五开关晶体管m5的栅极与节点复位信号端reset相连，第五开关晶体管m5的第一极与第一电压参考信号端相连，第五开关晶体管m5的第二极与第一节点n1相连。
以上仅是举例说明移位寄存器中节点复位模块的具体结构，在具体实施时，节点复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，移位寄存器还包括：节点降噪模块7；
节点降噪模块7用于在帧起始信号端stv的控制下将第一参考电压信号端vref1发出的第一参考电压信号提供给第一节点n1。
在具体实施时，在本发明实施例提供的上述移位寄存器中，通过节点降噪模块的设置，可以在一帧开始扫描之前对第一节点进行放燥，防止上一帧的信号残留对本帧的扫描产生影响。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，节点降噪模块7包括：第六开关晶体管m6；其中，
第六开关晶体管m6的栅极与帧起始信号端stv相连，第六开关晶体管m6的第一极与第一参考电压信号端vref1相连，第六开关晶体管m6的第二极与第一节点n1相连。
以上仅是举例说明移位寄存器中节点降噪模块的具体结构，在具体实施时，节点降噪模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，移位寄存器还包括：下拉控制模块8；
下拉控制模块8用于在输入信号端input或第一节点n1的电位的控制下将第一参考电压信号端vref1发出的第一参考电压信号提供给第二节点n2，或在第四参考电压信号端vref4的控制下将第四参考电压信号端vref4发出的第四参考电压信号提供给第二节点n2。
在具体实施时，在本发明实施例提供的上述移位寄存器中，下拉控制模块分别与输入信号端、第一节点的电位、第一参考电压信号端、第二节点以及第四参考电压信号端相连。
具体地，在本发明实施例提供的上述移位寄存器中，如图4所示，下拉控制模块8包括：第七开关晶体管m7、第八开关晶体管m8和第九开关晶体管m9；其中，
第七开关晶体管m7的栅极和第一极均与第四参考电压信号端vref4相连，第七开关晶体管m7的第二极与第二节点n2相连；
第八开关晶体管m8的栅极与第一节点n1相连，第八开关晶体管m8的第一极与第一参考电压信号端vref1相连，第八开关晶体管m8的第二极与第二节点n2相连；
第九开关晶体管m9的栅极与输入信号端input相连，第九开关晶体管m9的第一极与第一参考电压信号端vref1相连，第九开关晶体管m9的第二极与第二节点n2相连。
在具体实施时，在本发明实施例提供的上述移位寄存器中，第七开关晶体管在第四参考电压信号端的控制下将第四参考电压信号端发出的第四参考电压信号提供给第二节点，第八开关晶体管在第一节点的电位的控制下，将第一参考电压信号端发出的第一参考电压信号提供给第二节点，第九开关晶体管在输入信号端的控制下将第一参考电压信号端发出的第一参考电压信号提供给第二节点。
以上仅是举例说明移位寄存器中下拉控制模块的具体结构，在具体实施时，下拉控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，移位寄存器还包括：下拉模块9；
下拉模块9用于在第二节点n2的电位的控制下将第一参考电压信号端vref1发出的第一参考电压信号提供给第一节点n1、第一信号输出端output1和第二信号输出端output2。
在具体实施时，在本发明实施例提供的上述移位寄存器中，下拉模块分别与第二节点、第一参考电压信号端、第一节点、第一信号输出端以及第二信号输出端。
具体地，在本发明实施例提供的上述移位寄存器中，如图4所示，下拉模块9包括：第十开关晶体管m10、第十一开关晶体管m11和第十二开关晶体管m12；其中，
第十开关晶体管m10的栅极与第二节点n2相连，第十开关晶体管m10的第一极与第一参考电压信号端vref1相连，第十开关晶体管m10的第二极与第一节点n1相连；
第十一开关晶体管m11的栅极与第二节点n2相连，第十一开关晶体管m11的第一极与第一参考电压信号端vref1相连，第十一开关晶体管m11的第二极与第一信号输出端output1相连；
第十二开关晶体管m12的栅极与第二节点n2相连，第十二开关晶体管m12的第一极与第一参考电压信号端vref1相连，第十二开关晶体管m12的第二极与第二信号输出端output2相连。
在具体实施时，在本发明实施例提供的上述移位寄存器中，第十开关晶体管在第二节点的电位的控制下将第一参考电压信号端发出的第一参考电压信号提供给第一节点，第十一开关晶体管在第二节点的电位的控制下将第一参考电压信号端发出的第一参考电压信号提供给第一信号输出端，第十二开关晶体管在第二节点的电位的控制下将第一参考电压信号端发出的第一参考电压信号提供给第二信号输出端。
以上仅是举例说明移位寄存器中下拉模块的具体结构，在具体实施时，下拉模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，还包括：输出降噪模块10；
输出降噪模块10用于在帧起始信号端stv的控制下将第一参考信号端发出的第一参考信号提供给第二信号输出端output2。
在具体实施时，在本发明实施例提供的上述移位寄存器中，通过输出降噪模块的设置，在一帧开始之前，在帧起始信号的控制下对第二信号输出端进行放燥，以防止上一帧残留的信号对本帧信号的输出产生影响。
具体地，在本发明实施例提供的上述移位寄存器中，如图4所示，输出降噪模块10包括：第十三开关晶体管m13；其中，
第十三开关晶体管m13的栅极与帧起始信号端stv相连，第十三开关晶体管m13的第一极与第一参考信号端相连，第十三开关晶体管m13的第二极与第二信号输出端output2相连。
以上仅是举例说明移位寄存器中输出降噪模块的具体结构，在具体实施时，输出降噪模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
为了降低制备工艺，在具体实施时，在本发明实施例提供的移位寄存器中，各移位寄存器中的所有开关晶体管均可以为n型开关晶体管，或者，所有开关晶体管也均可以为p型开关晶体管，在此不作限定。
进一步的，在具体实施时，在本发明实施例提供的上述移位寄存器中，n型的开关晶体管在高电位信号作用下导通，在低电位信号作用下截止；p型的开关晶体管在高电位信号作用下截止，在低电位信号作用下导通。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(tft，thinfilmtransistor)，也可以是金属氧化物半导体场效应管(mos，metaloxidesemiconductor)，在此不做限定。在具体实施中，上述各开关晶体管的控制极作为其栅极，并且根据晶体管类型以及输入信号的不同，可以将第一极作为源极，第二极作为漏极；或者将第一极作为漏极，第二极作为源极，在此不做具体区分。
下面结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以详细的描述。下述描述中以1表示高电位信号，0表示低电位信号，其中，1和0代表其逻辑电位，仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电位。
以图2所示的移位寄存器为例，所有晶体管均为n型晶体管；第一参考电压信号端vref1的信号为低电位信号，第二参考电压信号端vref2的信号为高电位信号，第三参考电压信号端vref3的信号为高电位信号；对应的输入输出时序图如图5所示。具体地，选取如图5所示的输入输出时序图中的t1至t3三个阶段。
在t1阶段，input＝1，vref2＝1，clk＝0，reset＝0。
由于input＝1，因此第一开关晶体管m1打开，将输入信号端input的信号提供给第一节点n1，即对第一节点n1进行充电使第一节点n1保持高电位，第一节点n1为高电位，第三开关晶体管m3打开，第三参考电压信号端vref3发出的第三参考电压信号通过导通的第三开关晶体管m3提供给第二信号输出端output2，但是由于第二参考电压信号端vref2发出的第二参考电压信号为高电平，第四开关晶体管m4打开将第一参考电压信号端vref1发出的第一参考电压信号提供给第二信号输出端output2，对第二信号输出端output2的电位存在一定程度上的拉低，由于该阶段不是信号输出阶段，因此对第二信号输出端output2所输出的信号不会产生影响，由于clk＝0，因此第一信号输出端output1无信号输出。
在t2阶段，input＝0，vref2＝0，clk＝1，reset＝0。
此时第一节点n1仍然保持t1阶段的高电位，因此第二开关晶体管m2打开，将时钟信号端clk发出的时钟信号提供给第一信号输出端output1，此时由于第一节点n1保持高电位第三开关晶体管m3打开，将第三参考电压信号端vref3发出的第三参考电压信号提供给第二信号输出端output2。
在t3阶段，input＝0，vref2＝1，clk＝0，reset＝1。
由于reset＝1，第二开关晶体管m2导通，将第一参考电压信号端vref1发出的第一参考电压信号提供给第一节点n1，对第一节点n1进行复位；由于vref2＝1，第四开关晶体管m4导通，将第一参考电压信号端vref1发出的第一参考电压信号提供给第二信号输出端output2，对第二信号输出端output2进行复位，由于第二参考电压信号端vref2发出的第二参考电压信号的上升沿时间较短，因此仅需要将第四开关晶体管m4设置为较小的晶体管即可，减少了晶体管占用的空间，有利于实现窄边框设计，并且较小的晶体管能耗也较小，有利于节省能耗。
基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图6所示，包括级联的多个本发明实施例提供的上述任一种移位寄存器：sr(1)、sr(2)…sr(n)…sr(n-1)、sr(n)(共n个移位寄存器，1≤n≤n)；其中，
除第一级移位寄存器sr(1)之外，其余每一级移位寄存器sr(n)的第一信号输出端output1分别与其相邻的上一级移位寄存器sr(n-1)的复位信号端reset相连；
除最后一级移位寄存器sr(n)之外，其余每一级移位寄存器sr(n)的第一信号输出端output1分别与其相邻的下一级移位寄存器sr(n+1)的输入信号端input相连。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图6所示，第一级移位寄存器sr(1)的输入信号端input与帧起始信号端stv相连。
在具体实施时，本发明实施例提供的上述栅极驱动电路中，所有移位寄存器的第一参考电压信号端vref1均与第一参考电压信号线v1相连，所有移位寄存器的第二参考电压信号端vref2均与第一参考信号线v2相连，所有移位寄存器的第三参考电压信号端vref3均与第三参考信号线v3相连，所有移位寄存器的第四参考电压信号端vref4均与第四参考信号线v4相连；所有奇数级的移位寄存器的第一时钟信号端clk均与第一时钟信号线c1相连，所有奇数级的移位寄存器的第二时钟信号端clkb均与第二时钟信号线c2相连；所有偶数级的移位寄存器的第一时钟信号端clk均与第二时钟信号线c2相连，所有偶数级的移位寄存器的第二时钟信号端clkb均与第一时钟信号线c1相连，并且第一时钟信号线c1上的时钟信号与第二信号线c2上的时钟信号的相位相反。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路，通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。
本发明实施例提供的一种移位寄存器、栅极驱动电路及显示装置，包括：输入模块、第一输出模块、第二输出模块、输出复位模块、节点复位模块和电容模块；其中，所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；所述第一输出模块用于在所述第一节点的电位的控制下将所述时钟信号端发出的时钟信号提供给第一信号输出端；所述电容模块用于保持所述第一节点和所述第一信号输出端的电压差稳定；所述第二输出模块用于在所述第一节点的电位的控制下将第三参考电压信号端发出的第三参考电压信号提供给所述第二信号输出端；所述节点复位模块用于在复位信号端的控制下将第一参考电压信号端发出的第一参考电压信号的信号提供给所述第一节点；所述输出复位模块用于在所述第二参考电压信号端的控制下将所述第一参考信号端发出的所述第一参考电压信号提供给所述第二信号输出端，其中所述第二参考电压信号端发出的第二参考电压信号与所述时钟信号端发出的时钟信号的时钟周期相同相位相反。通过将输出复位模块的控制端与第二参考电压信号端连接，使第二参考电压信号端发出的第二参考电压信号的上升沿所用时间较短，从而输出复位模块可以利用较小的器件就能够实现对第二信号输出端进行复位，并且通过较小器件的使用能够减少功耗，有利于窄边框的实现。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。