移位寄存器单元及其驱动方法、栅极驱动电路和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管-液晶显示器)技术中，为了实现低成本和窄边框，通常采用goa(英文全称：gatedriveronarray，中文名称：栅极驱动电路集成在基板上)技术，即将栅极驱动电路通过薄膜晶体管工艺集成在面板内部，从而实现窄边框和降低ic(英文全称：integratedcircuit，中文名称：集成电路)及装配成本等优势。

在设计goa电路时，需要重点考虑goa电路中各个薄膜晶体管的栅极偏压时间，防止阈值电压漂移(vthshift)过大易导致电路失效，进而导致goa电路的工作寿命降低，使得goa电路的稳定性差。从显示器的应用方面考虑，goa电路的高寿命、低功耗、高稳定性是目前tft-lcd技术的发展趋势。

技术实现要素：

本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，用于同时解决现有goa电路的稳定性差、工作寿命短和功耗大的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的第一方面，提供一种移位寄存器单元，包括：上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块、以及m个去噪模块，其中m为整数，m≥1；上拉控制模块连接信号输入端和上拉节点，用于在所述信号输入端的控制下，将所述上拉节点的电位上拉至所述信号输入端；所述上拉模块连接所述上拉节点、时钟信号端和信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号输出至所述信号输出端；所述下拉控制模块连接第一控制端、下拉节点、第一电压端和所述上拉节点，用于在所述上拉节点的控制下，将所述下拉节点的电位下拉至所述第一电压端，或者，用于在所述第一控制端的控制下，将所述第一控制端的电压输出至所述下拉节点；所述下拉模块连接所述下拉节点、所述上拉节点、所述第一电压端和所述信号输出端，用于在所述下拉节点的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第一电压端；每个所述去噪模块连接第二控制端、所述上拉节点、所述信号输出端和所述第一电压端，用于在所述第二控制端的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第一电压端；所述复位模块连接复位信号端、所述第一电压端和所述上拉节点，用于在所述复位信号端的控制下，将所述上拉节点的电位下拉至所述第一电压端。

可选的，所述上拉控制模块包括第一晶体管；所述第一晶体管的栅极和第一极连接所述信号输入端，第二极连接所述上拉节点。

可选的，所述上拉模块包括第二晶体管和第一电容；所述第二晶体管的栅极连接所述上拉节点，第一极连接所述时钟信号端，第二极连接所述信号输出端；所述第一电容的一端连接所述上拉节点，另一端连接所述信号输出端。

可选的，所述下拉控制模块包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；所述第三晶体管的栅极和第一极连接所述第一控制端，第二极连接所述第四晶体管的栅极和所述第五晶体管的第一极；所述第四晶体管的第一极连接所述第一控制端，第二极连接所述下拉节点；所述第五晶体管的栅极连接所述上拉节点，第二极连接所述第一电压端；所述第六晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第一电压端。

可选的，所述下拉模块包括第七晶体管和第八晶体管；所述第七晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极连接所述第一电压端；所述第八晶体管的栅极连接所述下拉节点，第一极连接信号输出端，第二极连接所述信号输出端。

可选的，每个所述去噪模块包括第九晶体管和第十晶体管；所述第九晶体管的栅极连接所述第二控制端，第一极连接所述上拉节点，第二极连接所述第一电压端；所述第十晶体管的栅极连接所述第二控制端，第一极连接信号输出端，第二极连接所述第一电压端。

可选的，所述复位模块包括第十一晶体管；所述第十一晶体管的栅极连接所述复位信号端，第一极连接所述上拉节点，第二极连接所述第一电压端。

本发明实施例的第二方面，提供一种如第一方面所述的移位寄存器单元的驱动方法，在一图像帧内，所述驱动方法包括：

输入阶段，上拉控制模块在信号输入端的控制下，将上拉节点的电位上拉至信号输入端；下拉控制模块在所述上拉节点和第一控制端的控制下，将下拉节点的电位下拉至第一电压端；

输出阶段，上拉模块在所述上拉节点的控制下，将时钟信号端的信号输出至信号输出端；

复位阶段，复位模块在复位信号端的控制下，将所述上拉节点的电位下拉至所述第一电压端；所述下拉控制模块在第一控制端的控制下，将所述第一控制端的信号输出至所述下拉节点；下拉模块在所述下拉节点的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第一电压端；

去噪阶段，在所述去噪阶段的部分时段，所述下拉控制模块和所述下拉模块将所述上拉节点和所述信号输出端的电位维持在所述第一电压端的电位；在所述去噪阶段的剩余部分时段，去噪模块在第二控制端的控制下，将所述上拉节点和所述信号输出端的电位维持在所述第一电压端的电位。

本发明实施例的第三方面，提供一种栅极驱动电路，包括多个级联的如实施例一所述的移位寄存器单元；

第一级移位寄存器单元的信号输入端连接起始信号端；除所述第一级移位寄存器单元外，其他级移位寄存器单元的信号输入端连接该级移位寄存器单元的上一级移位寄存器单元的信号输出端；

除最后一级移位寄存器单元外，其他级移位寄存器单元的复位信号端连接该级移位寄存器单元的下一级移位寄存器单元的信号输出端；最后一级所述移位寄存器单元的复位信号端连接所述起始信号端；

每相邻的多级所述移位寄存器单元构成一个移位寄存器单元组，所述栅极驱动电路包括m+1个移位寄存器单元组；

所述栅极驱动电路连接m+1个第一控制信号输入端，其中，不同移位寄存器单元组中所述移位寄存器单元的第一控制端连接的第一控制信号输入端不相同，同一移位寄存器单元组中各级所述移位寄存器单元的第一控制端连接的第一控制信号输入端相同；

所述栅极驱动电路连接m+1个第二控制信号输入端，每级所述移位寄存器单元连接m个所述第二控制信号输入端；同一移位寄存器单元组中各级所述移位寄存器单元连接的第二控制信号输入端相同，不同移位寄存器单元组未连接的一个第二控制信号输入端不同。

本发明实施例的第四方面，提供一种显示装置，包括如实施例三所述的栅极驱动电路。

本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，该移位寄存器单元包括：上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块、以及m个去噪模块，其中m为整数，m≥1。其中，上拉控制模块连接信号输入端和上拉节点，用于在信号输入端的控制下，将上拉节点的电位上拉至信号输入端；上拉模块连接上拉节点、时钟信号端和信号输出端，用于在上拉节点的控制下，将时钟信号端的信号输出至信号输出端；下拉控制模块连接第一控制端、下拉节点、第一电压端和上拉节点，用于在上拉节点的控制下，将下拉节点的电位下拉至第一电压端，或者，用于在第一控制端的控制下，将第一控制端的电压输出至下拉节点；下拉模块连接下拉节点、上拉节点、第一电压端和信号输出端，用于在下拉节点的控制下，将上拉节点和信号输出端的电位下拉至第一电压端；每个去噪模块连接第二控制端、上拉节点、信号输出端和第一电压端，用于在第二控制端的控制下，将上拉节点和信号输出端的电位下拉至第一电压端；复位模块连接复位信号端、第一电压端和上拉节点，用于在复位信号端的控制下，将上拉节点的电位下拉至第一电压端。

综上所述，以该移位寄存器单元包括一个去噪模块为例，当利用多个该移位寄存器单元级联形成栅极驱动电路时，一图像帧内，在移位寄存器单元的输入阶段，上拉控制模块在信号输入端的控制下，将上拉节点的电位上拉至信号输入端；下拉控制模块在上拉节点和第一控制端的控制下，将下拉节点的电位下拉至第一电压端。在该移位寄存器单元的输出阶段，上拉模块在上拉节点的控制下，可以将时钟信号端的信号作为栅线扫描信号输出至与信号输出端相连接的栅线。在该移位寄存器单元的复位阶段，复位模块在复位信号端的控制下，将上拉节点的电位下拉至第一电压端，下拉控制模块在第一控制端的控制下，将第一控制端的信号输出至下拉节点；下拉模块在下拉节点的控制下，将上拉节点和信号输出端的电位下拉至第一电压端。

在此基础上，可以将上述多个移位寄存器单元分为上下两部分，对于上半部分移位寄存器单元，在一图像帧扫描的上半帧的去噪阶段，下拉控制模块和下拉模块维持复位阶段的状态，以在下拉节点的控制下，将上拉节点和信号输出端的电位维持在第一电压端的电位；在一图像帧扫描的下半帧，去噪模块在第二控制端的控制下，将上拉节点和信号输出端的电位维持在第一电压端的电位，从而实现对上拉节点和信号输出端的去噪。

对于下半部分移位寄存器单元，在一图像帧扫描的上半帧，去噪模块在第二控制端的控制下，将上拉节点和信号输出端的电位维持在第一电压端的电位；在一图像帧扫描的下半帧的去噪阶段，下拉控制模块和下拉模块维持复位阶段的状态，以在下拉节点的控制下，将上拉节点和信号输出端的电位维持在第一电压端的电位，从而实现对上拉节点和信号输出端的去噪。这样一来，以第一控制端和第二控制端作为下拉节点和信号输出端的去噪控制信号端，一方面，在一图像帧内，移位寄存器单元的第一控制端和第二控制端的有效信号均只需保持半帧，因此用于实现去噪功能的晶体管均只需工作半帧，其栅极偏压时间大约为50％，相比于现有直流去噪时接近100％的栅极偏压时间，各晶体管的阈值电压漂移现象可以得到较大改善，从而降低了由于阈值电压漂移导致的移位寄存器单元失效的几率，进而提高了移位寄存器单元和栅极驱动电路的工作寿命和稳定性；另一方面，第一控制端和第二控制端的有效信号均可以保持半帧时间，因此可以避免现有clk去噪时时钟信号高低电平切换频率较高导致移位寄存器单元功耗较大的问题，从而可以大幅降低移位寄存器单元和栅极驱动电路的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种直流去噪的移位寄存器单元的电路结构图；

图2为一种图1所示的移位寄存器单元的工作时序图；

图3为由多个图1所示的移位寄存器单元级联形成的栅极驱动电路的结构示意图；

图4为本发明实施例提供的一种clk去噪的移位寄存器单元的电路结构图；

图5为由多个图4所示的移位寄存器单元级联形成的栅极驱动电路的结构示意图；

图6为本发明实施例提供的一种移位寄存器单元的结构示意图；

图7为本发明实施例提供的一种图6所示的移位寄存器单元的电路结构图；

图8为本发明实施例提供的一种由多个图7所示的移位寄存器单元级联形成的栅极驱动电路的结构示意图；

图9a为图8所示的栅极驱动电路中的上半部分移位寄存器单元的工作时序图；

图9b为图8所示的栅极驱动电路中的下半部分移位寄存器单元的工作时序图；

图10为本发明实施例提供的另一种移位寄存器单元的结构示意图；

图11为图10所示的移位寄存器单元的电路结构图；

图12为本发明实施例提供的一种由多个图11所示的移位寄存器单元级联形成的栅极驱动电路的结构示意图。

附图标记：

10-上拉控制模块；20-上拉模块；30-下拉控制模块；40-下拉模块；50、50’-去噪模块；60-复位模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有显示器的驱动电路包括goa电路(又称栅极驱动电路)和源极驱动电路。其中，goa电路实现的是移位寄存功能，作用是在一帧内对所有栅线逐行提供一个一定宽度的脉冲信号，其时间宽度一般为每行所分配充电时间的一倍至数倍，波形通常为方波。而源极驱动电路会配合栅线脉冲产生时间，对各像素逐行提供正确的视频信号电压，从而实现画面的正常显示。

通常的，为了便于设计与生产，goa电路会有一个最小goa单元电路(又称移位寄存器单元)，对中小尺寸显示产品，如手机，平板电脑等，一般采用单侧驱动方式，即对应每一行的栅线，使用一个goa单元电路进行驱动，一侧驱动奇数行栅线，另一侧驱动偶数行栅线，两侧交替开启。对中大尺寸显示产品，如笔记本(英文名称：notebook)，显示屏(英文名称：monitor)，电视(英文全称：television，英文简称：tv)等，一般采用双边驱动方式，即对应每一行的栅线，使用左右各一个goa单元电路对其进行驱动，两侧goa单元电路同时对栅线输出完全一样的脉冲信号，以减小输出的延迟时间。由上所述，在工作过程中，每一个goa单元电路，会在每一帧内向其对应的栅线输出一个脉冲信号。

goa单元电路的控制信号，通常有启动信号(input)，时钟信号(clk)，低电平信号(vgl)，复位信号(reset)，以及可选的高电平(vgh)信号等其他信号，启动信号一般由本行goa单元电路前面某行goa单元电路产生，对最开始一个或数个goa单元电路，系统会对其提供专用的方波信号作为启动信号，用于每帧开始时对其提供脉冲启动信号，一般称为stv信号。

goa单元电路的输出信号一般为对栅线提供的输出信号(output)以及对其下面某行goa单元电路的启动信号，上述输出信号也可以是单独产生的启动信号。最后一个goa单元电路的输出信号无需作为启动信号，其复位信号也由系统提供，或者会制作专用的复位电路对其提供复位信号，该电路一般由数个晶体管组成，复位电路的占用面积通常小于一个goa单元电路的面积。

goa电路中，一般采用自举电路(又称boot-strapping)结构，该种结构中一般会具有2个重要节点，上拉节点pu(pullingup)和下拉节点pd(pullingdown)，这2个节点一般采用互为反向器(inverter)的设计结构。

图1为现有一种常用goa单元电路的结构图，图2为图1所示的goa单元电路的工作时序图，图3是由多个图1所示的goa单元电路级联形成的栅极驱动电路的级联图。从图2和图3中可以看出，goa单元电路在本行的栅线扫描信号输出后，需要该级goa单元电路的下一行的栅线扫描信号对该级goa单元电路的上拉节点pu进行复位，以免在一图像帧内其他行栅线的扫描时间内，当时钟信号clk为高电平时，该级goa单元电路输出栅线扫描信号，导致画面显示异常。本发明实施例中均以2个时钟信号clk为例进行说明，多个时钟信号clk时goa单元电路的驱动原理相同，本发明实施例对此不再赘述。本发明实施例以各晶体管均为n型晶体管为例进行说明。

图1所示的goa单元电路中，在一图像帧的非输出阶段，通过高电平端vgh控制下拉节点pd，并在下拉节点pd的控制下，将上拉节点pu和输出端output的电位下拉为第一电压端vgl，从而去除上拉节点pu和输出端output的噪声，实现上拉节点pu和输出端output的去噪。通常将由高电平端vgh控制下拉节点pd以实现去噪的方式称为直流去噪。

直流去噪的不足之处在于：控制下拉节点pd的高电平端vgh为直流电源，因此在goa单元电路在工作阶段，除了上拉节点pu为高电平的一个时钟信号周期以外，第五晶体管m5、第九晶体管m9、第十晶体管m10、第十一晶体管m11的栅极始终保持高电压状态。本领域技术人员悉知，晶体管的阈值电压漂移和栅极偏压时间成正比例关系，若晶体管的栅极一直处于高电压偏压状态，则阈值电压会很快发生正向移动，从而使得晶体管开启时电流会降低，降低了goa单元电路的稳定性。在长时间的栅极偏压状态下，最终会导致晶体管电流不足，使得goa单元电路不能正常工作，从而使得栅极驱动电路易失效，进而导致栅极驱动电路的工作寿命降低。

为了解决图1所示的goa单元电路中晶体管阈值电压漂移较为严重，使得栅极驱动电路易失效，进而导致栅极驱动电路的工作寿命降低的问题，现有技术中还提出了一种如图4所示的goa单元电路，图5是由多个图4所示的goa单元电路级联形成的栅极驱动电路的级联图。图4所示的goa单元电路中，在一图像帧的非输出阶段，通过时钟信号clk的反向时钟信号clkb控制下拉节点pd。通常将由时钟信号clk的反向时钟信号clkb控制下拉节点pd以实现去噪的方式称为clk去噪。

在此基础上，由于时钟信号clk的高电平时间约为50％，因此在一图像帧内，第五晶体管m5、第九晶体管m9、第十晶体管m10、第十一晶体管m11的栅极的高电平时间约为50％，相比于直流去噪时上述晶体管的栅极约100％的高电平时间减小了一半，因此晶体管阈值电压漂移得到了较大改善，从而可以降低goa单元电路发生失效的几率，提高了goa单元电路的稳定性，进而提高了栅极驱动电路的工作寿命。但clk去噪的不足之处在于，由于上述第五晶体管m5、第九晶体管m9、第十晶体管m10、第十一晶体管m11均需要通过时钟信号clk的反向时钟信号clkb对其充电，而时钟信号clk在一图像帧内高低电平切换的频率较高，因此会使得上述各晶体管不断充放电，从而使得goa电路单元和栅极驱动电路的功耗大幅增加。

在此基础上，为了解决现有栅极驱动电路的稳定性差、工作寿命短和功耗大的问题，本发明提供了以下实施例：

实施例一

本发明实施例提供一种移位寄存器单元，如图6所示，包括：上拉控制模块10、上拉模块20、下拉控制模块30、下拉模块40、复位模块60、以及一个去噪模块50，即m＝1。

其中，上拉控制模块10连接信号输入端input和上拉节点pu，上拉控制模块10用于在信号输入端input的控制下，将上拉节点pu的电位上拉至信号输入端input。

上拉模块20连接上拉节点pu、时钟信号端clk和信号输出端output，上拉模块20用于在上拉节点pu的控制下，将时钟信号端clk的信号输出至信号输出端output。

下拉控制模块30连接第一控制端ctr、下拉节点pd、第一电压端vgl和上拉节点pu，下拉控制模块30用于在上拉节点pu的控制下，将下拉节点pd的电位下拉至第一电压端vgl，或者，用于在第一控制端ctr的控制下，将第一控制端ctr的电压输出至下拉节点pd。

下拉模块40连接下拉节点pd、上拉节点pu、第一电压端vgl和信号输出端output，用于在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位下拉至第一电压端vgl。

去噪模块50连接第二控制端trsta、上拉节点pu、信号输出端output和第一电压端vgl，去噪模块50用于在第二控制端trsta的控制下，将上拉节点pu和信号输出端output的电位下拉至第一电压端vgl。

复位模块60连接复位信号端reset、第一电压端vgl和上拉节点pu，复位模块60用于在复位信号端reset的控制下，将上拉节点pu的电位下拉至第一电压端vgl。

本发明实施例提供一种移位寄存器单元，当利用多个该移位寄存器单元级联形成栅极驱动电路时，一图像帧内，在移位寄存器单元的输入阶段，上拉控制模块10在信号输入端input的控制下，将上拉节点pu的电位上拉至信号输入端input；下拉控制模块30在上拉节点pu和第一控制端ctr的控制下，将下拉节点pd的电位下拉至第一电压端vgl。在该移位寄存器单元的输出阶段，上拉模块20在上拉节点pu的控制下，可以将时钟信号端clk的信号作为栅线扫描信号输出至与信号输出端output相连接的栅线。在该移位寄存器单元的复位阶段，复位模块60在复位信号端reset的控制下，将上拉节点pu的电位下拉至第一电压端vgl；下拉控制模块30在第一控制端ctr的控制下，将第一控制端ctr的信号输出至下拉节点pd；下拉模块40在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位下拉至第一电压端vgl。

在此基础上，可以将上述多个移位寄存器单元分为上下两部分，对于上半部分移位寄存器单元，在一图像帧扫描的上半帧的去噪阶段，下拉控制模块30和下拉模块40维持复位阶段的状态，以在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位；在一图像帧扫描的下半帧，去噪模块50在第二控制端trsta的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位，从而实现对上拉节点pu和信号输出端output的去噪。

对于下半部分移位寄存器单元，在一图像帧扫描的上半帧，去噪模块50在第二控制端trsta的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位；在一图像帧扫描的下半帧的去噪阶段，下拉控制模块30和下拉模块40维持复位阶段的状态，以在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位，从而实现对上拉节点pu和信号输出端output的去噪。这样一来，以第一控制端ctr和第二控制端trsta作为下拉节点pu和信号输出端output的去噪控制信号端，一方面，在一图像帧内，移位寄存器单元的第一控制端ctr和第二控制端trsta的有效信号均只需保持半帧，因此用于实现去噪功能的晶体管均只需工作半帧，其栅极偏压时间大约为50％，相比于现有直流去噪时接近100％的栅极偏压时间，各晶体管的阈值电压漂移现象可以得到较大改善，从而降低了由于阈值电压漂移导致的移位寄存器单元失效的几率，进而提高了移位寄存器单元和栅极驱动电路的工作寿命和稳定性；另一方面，第一控制端ctr和第二控制端trsta的有效信号均可以保持半帧时间，因此可以避免现有clk去噪时时钟信号高低电平切换频率较高导致移位寄存器单元功耗较大的问题，从而可以大幅降低移位寄存器单元和栅极驱动电路的功耗。

以下结合图7对上述各个模块的具体结构进行详细的举例说明。

具体的，上拉控制模块10包括第一晶体管m1，第一晶体管m1的栅极和第一极连接信号输入端input，第二极连接上拉节点pu。

上拉模块20包括第二晶体管m2和第一电容c1。第二晶体管m2的栅极连接上拉节点pu，第一极连接时钟信号端clk，第二极连接信号输出端output。第一电容c1的一端连接上拉节点pu，另一端连接信号输出端output。

下拉控制模块30包括第三晶体管m3、第四晶体管m4、第五晶体管m5和第六晶体管m6。

第三晶体管m3的栅极和第一极连接第一控制端ctr，第二极连接第四晶体管m4的栅极和第五晶体管m5的第一极。第四晶体管m4的第一极连接第一控制端ctr，第二极连接下拉节点pd。第五晶体管m5的栅极连接上拉节点pu，第二极连接第一电压端vgl。第六晶体管m6的栅极连接上拉节点pu，第一极连接下拉节点pd，第二极连接第一电压端vgl。

下拉模块包括第七晶体管m7和第八晶体管m8。第七晶体管m7的栅极连接下拉节点pd，第一极连接上拉节点pu，第二极连接第一电压端vgl。第八晶体管m8的栅极连接下拉节点pd，第一极连接信号输出端output，第二极连接第一电压端vgl。

去噪模块50包括第九晶体管m9和第十晶体管m10。第九晶体管m9的栅极连接第二控制端trsta，第一极连接上拉节点pu，第二极连接第一电压端vgl。第十晶体管m10的栅极连接第二控制端trsta，第一极连接信号输出端output，第二极连接第一电压端vgl。

复位模块60包括第十一晶体管m11。第十一晶体管m11的栅极连接复位信号端reset，第一极连接上拉节点pu，第二极连接第一电压端vgl。

需要说明的是，上述晶体管可以均为p型晶体管，在此情况下，低电平信号为有效信号；或者均为n型晶体管，在此情况下，高电平信号为有效信号。此外，上述任意一种晶体管的第一极为源极，第二极为漏极；或者，第一极为漏极，第二极为源极。

以下结合图9a和图9b对图7所示的移位寄存器单元的在一图像帧内的工作过程进行详细的举例说明。其中，为了方便说明本发明实施例以各晶体管均为n型晶体管，第一电压端vgl输出恒定的低电平为例进行说明。利用上述移位寄存器单元级联形成如图8所示的栅极驱动电路，假设有n级移位寄存器单元，且n为偶数，则图9a为上半部分(第一级-第n/2级)移位寄存器单元的工作时序图，示例的可以为第一级移位寄存器单元的工作时序图；图9b为下半部分(第n/2+1级-第n级)移位寄存器单元的工作时序图，示例的为第n/2+1级移位寄存器单元的工作时序图。

如图9a和图9b所示，一图像帧内，移位寄存器单元的工作过程包括：

输入阶段p1、

由于信号输入端input为高电平，因此在信号输入端input的控制下，第一晶体管m1导通，信号输入端input的高电平通过第一晶体管m1输出至上拉节点pu，同时将信号输入端input的高电平存储在第一电容c1中。

在上拉节点pu的控制下，第五晶体管m5和第六晶体管m6导通，第四晶体管m4的栅极的电位通过第五晶体管m5被下拉为第一电压端vgl的低电平；在第一控制端ctr的控制下，第三晶体管m3导通；通过设置第三晶体管m3和第五晶体管m5的宽长比、第四晶体管m4和第六晶体管m6的宽长比，使得下拉节点pd的电位被下拉为第一电压端vgl的低电平。在下拉节点pd的控制下，第七晶体管m7、第八晶体管m8截止。在复位信号端reset的控制下，第十一晶体管m11截止。

同时在上拉节点pu的控制下，第二晶体管m2导通，时钟信号端clk的低电平通过第二晶体管m2输出至信号输出端output，因此在输入阶段p1，信号输出端output不输出栅线扫描信号。

输出阶段p2、

由于信号输入端input为低电平，因此在信号输入端input的控制下，第一晶体管m1截止。在第一电容c1的自举作用下，上拉节点pu的电位保持高电平，从而第二晶体管m2保持导通状态。时钟信号端clk的信号通过第二晶体管m2输出至信号输出端output，从而信号输出端output输出栅线扫描信号。由于第一电容c1的自举作用，上拉节点pu的电位被进一步拉高。其他晶体管的导通和截止状态与输入阶段p1时相同。

如图9a和图9b所示，由于时钟信号clk1、clk2的高电平之间具有一定的延迟，因此在复位信号到来之前，在时钟信号clk的信号为低电平时，时钟信号clk的低电平通过第二晶体管m2输出至信号输出端output；在第一电容c1的自举作用下，上拉节点pu的电位被拉低。

复位阶段p3、

由于信号输入端input为低电平，因此在信号输入端input的控制下，第一晶体管m1截止。由于复位信号端reset为高电平，因此在复位信号端reset的控制下，第十一晶体管m11导通，上拉节点pu的电位通过第十一晶体管m11被下拉为第一电压端vgl的低电平。在上拉节点pu的控制下，第二晶体管m2、第五晶体管m5、第六晶体管m6截止。在第一控制端ctr的控制下，第三晶体管m3导通，第一控制端ctr的高电平通过第三晶体管m3输出至第四晶体管m4的栅极，因此第四晶体管m4导通，第一控制端ctr的高电平通过第四晶体管m4输出至下拉节点pd。在下拉节点pd的控制下，第七晶体管m7、第八晶体管m8导通，上拉节点pu的电位通过第七晶体管m7维持在第一电压端vgl的低电平，信号输出端output的电位通过第八晶体管m8维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。

去噪阶段p4、

对于上半部分的移位寄存器单元，如图9a所示，去噪阶段p4包括一图像帧扫描的上半帧(1sthalfframe)的部分时段p4(1)和一图像帧扫描的下半帧的全部时段p4(2)；对于下半部分的移位寄存器单元，如图9b所示，去噪阶段p4包括一图像帧扫描的上半帧的全部时段p4(2)和一图像帧扫描的下半帧(2ndhalfframe)的部分时段p4(1)。

具体的，在p4(1)时段，如图9a和图9b所示，第三晶体管m3、第四晶体管m4、第七晶体管m7和第八晶体管m8维持复位阶段p3的状态，以使得上拉节点pu和信号输出端output的电位维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。此时由于第二控制端trsta为低电平，因此在第二控制端trsta的控制下，第九晶体管m9、第十晶体管m10截止。

在p4(2)时段，由于第一控制端ctr为低电平，在第一控制端ctr的控制下，第三晶体管m3截止；在上拉节点pu的控制下，第五晶体管m5、第六晶体管m6截止，下拉节点pd的电位处于浮空状态，因此在下拉节点pd的控制下，第七晶体管m7和第八晶体管m8的栅极处于浮空状态，第七晶体管m7和第八晶体管m8截止。由于第二控制端trsta为高电平，因此在第二控制端trsta的控制下，第九晶体管m9和第十晶体管m10导通，上拉节点pu的电位通过第九晶体管m9维持在第一电压端vgl的低电平，信号输出端output的电位通过第十晶体管m10维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。

综上所述，无论是对于上半部分的移位寄存器单元，还是对于下半部分的移位寄存器单元，一方面，在一图像帧内，第一控制端ctr和第二控制端trsta均只需保持半帧高电平，因此上述晶体管m3、m4、m7、m8、m9、m10的栅极偏压时间大约为50％，即上述各个晶体管均只需工作半帧，相比于直流去噪改善了上述晶体管的阈值电压漂移现象，从而提高了移位寄存器单元的工作寿命和稳定性；另一方面，由于第一控制端ctr和第二控制端trsta的有效信号均保持半帧时间，从而可以避免clk去噪时由于时钟信号高低电平切换频率较高使得晶体管不断充放电，导致移位寄存器单元的功耗较大的问题。

此外，本发明不限定上述实施例中各晶体管的制备工艺。示例的，上述晶体管可以通过非晶硅(a-si)工艺、氧化物(qxide)工艺、低温多晶硅(ltps)工艺、高温多晶硅(htps)工艺等中的一种制备。

实施例二

本发明实施例提供一种如图10所示的移位寄存器单元，与实施例一不同的是，该移位寄存器单元包括去噪模块50和去噪模块50’，即m＝2。去噪模块50’连接第二控制端trstb、上拉节点pu、信号输出端output和第一电压端vgl，去噪模块50’用于在第二控制端trstb的控制下，将上拉节点pu和信号输出端output的电位下拉至第一电压端vgl。

在此基础上，去噪模块50’的电路结构可以如图11所示包括第十二晶体管m12和第十三晶体管m13，其连接关系与实施例一中的去噪模块50的结构相同，本发明对此不再赘述。

在此基础上，当利用多个该移位寄存器单元级联形成如图12所示的栅极驱动电路时，可以将上述多个移位寄存器单元分为上、中、下三部分，一图像帧内，输入阶段p1、输出阶段p2、复位阶段p3的工作原理与实施例一提供的移位寄存器单元的工作原理相同，本发明对此不再赘述。

本发明实施例中，对于上1/3部分的移位寄存器单元，去噪阶段p4包括一图像帧扫描的前1/3帧的部分时段p431、中1/3帧的全部时段p432以及后1/3帧的全部时段p433；对于中1/3部分的移位寄存器单元，去噪阶段p4包括一图像帧扫描的前1/3帧的全部时段p432、中1/3帧的部分时段p431、以及后1/3帧的全部时段p433；对于下1/3部分的移位寄存器单元，去噪阶段p4包括一图像帧扫描的前1/3帧的全部时段p432、中1/3帧的全部时段p433以及后1/3帧的部分时段p431。

在p431时段，下拉控制模块30和下拉模块40维持复位阶段p3的状态，以在下拉节点pd的控制下，使得上拉节点pu和信号输出端output的电位维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。在该时段，向第二控制端trsta和第二控制端trstb输入低电平信号，以使得去噪模块50、51’均不工作。

在p432时段，去噪模块50在第二控制端trsta的控制下，使得上拉节点pu和信号输出端output的电位维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。在该时段，向第一控制端ctr和第二控制端trstb输入低电平信号，使得去噪模块50’、下拉控制模块30、下拉模块40均不工作。

在p433时段，去噪模块50’在第二控制端trstb的控制下，使得上拉节点pu和信号输出端output的电位维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。在该时段，向第一控制端ctr和第二控制端trsta输入低电平信号，使得去噪模块50下拉控制模块30、下拉模块40均不工作。

基于此，本发明实施例提供一种移位寄存器单元，将第一控制端ctr、第二控制端trsta和第二控制端trstb作为去噪控制信号端，在一图像帧内，移位寄存器单元的第一控制端ctr、第二控制端trsta和第二控制端trstb的高电平信号均只需保持三分之一图像帧，因此用于实现去噪功能的晶体管均只需工作三分之一图像帧，其栅极偏压时间大约为33％，相比于实施例一中各晶体管50％的栅极偏压时间，各晶体管的阈值电压漂移现象可以得到进一步改善，从而进一步提高移位寄存器单元以及栅极驱动电路的工作寿命和稳定性。

此外，在实施例一和实施例二提供的移位寄存器单元的基础上，增加移位寄存器单元中去噪模块的数量，可以进一步提高移位寄存器单元以及栅极驱动电路的工作寿命和稳定性以及降低移位寄存器单元的功耗，例如当m＝3时，基于上述相同的原理，各晶体管的栅极偏压时间大约为25％。然而一方面，由于移位寄存器单元中去噪模块的个数增加时，去噪控制信号端的数量也会增加，因此会使得用于提供控制信号的驱动ic和控制信号线增加，从而提高控制信号线的成本和移位寄存器单元的走线复杂度；另一方面，增加的去噪模块的各晶体管会导致移位寄存器单元的面积增加，由于移位寄存器单元设置在显示器的边框区域，因此移位寄存器单元面积的增加不利于显示器的窄边框发展。因此综合考虑到栅极驱动电路的稳定性、走线的复杂度以及显示器的制作成本，本发明实施例提供的移位寄存器单元优选的，包括一个去噪模块50，即m＝1。

需要说明的是，当移位寄存器单元包括两个以上的去噪模块50时，参照实施例一和实施例二提供的移位寄存器单元中去噪模块50的具体结构和连接方式，本领域技术人员可以知悉该移位寄存器单元的具体结构，因此本发明对此不再赘述。

实施例三

本发明实施例提供一种如实施例一所述的移位寄存器单元的驱动方法，参照图9a和图9b所示，在一图像帧，该驱动方法包括：

输入阶段p1：input＝1，clk＝clk1＝0，ctr＝1，trsta＝0，pu＝1，pd＝0，output＝0。

上拉控制模块10在信号输入端input的控制下，将上拉节点pu的电位上拉至信号输入端input；下拉控制模块30在上拉节点pu和第一控制端ctr的控制下，将下拉节点pd的电位下拉至第一电压端vgl。

具体的，由于信号输入端input为高电平，因此在信号输入端input的控制下，第一晶体管m1导通，信号输入端input的高电平通过第一晶体管m1输出至上拉节点pu，同时将信号输入端input的高电平存储在第一电容c1中。

在上拉节点pu的控制下，第五晶体管m5和第六晶体管m6导通，第四晶体管m4的栅极的电位通过第五晶体管m5被下拉为第一电压端vgl的低电平；在第一控制端ctr的控制下，第三晶体管m3导通；通过设置第三晶体管m3和第五晶体管m5的宽长比，以及第四晶体管m4和第六晶体管m6的宽长比，使得下拉节点pd的电位被下拉为第一电压端vgl的低电平。在下拉节点pd的控制下，第七晶体管m7、第八晶体管m8截止。在复位信号端reset的控制下，第十一晶体管m11截止。

在上拉节点pu的控制下，第二晶体管m2导通，时钟信号端clk的低电平通过第二晶体管m2输出至信号输出端output，因此在输入阶段p1，信号输出端output不输出栅线扫描信号。

输出阶段p2：input＝0，clk＝clk1＝1，ctr＝1，trsta＝0，pu＝1，pd＝0，output＝1。

上拉模块20在上拉节点pu的控制下，将时钟信号端clk的信号输出至信号输出端output。

具体的，由于信号输入端input为低电平，因此在信号输入端input的控制下，第一晶体管m1截止。在第一电容c1的自举作用下，上拉节点pu的电位保持高电平，从而第二晶体管m2保持导通状态。时钟信号端clk的信号通过第二晶体管m2输出至信号输出端output，从而信号输出端output输出栅线扫描信号。由于第一电容c1的自举作用，上拉节点pu的电位被进一步拉高。其他晶体管的导通和截止状态与输入阶段p1时相同。

如图9a和图9b所示，由于相邻时钟信号clk1、clk2的高电平之间具有一定的延迟，因此在复位信号到来之前，在时钟信号clk的信号为低电平时，时钟信号clk的低电平通过第二晶体管m2输出至信号输出端output；在第一电容c1的自举作用下，上拉节点pu的电位被拉低。

复位阶段p3：input＝0，clk＝clk1＝0，ctr＝1，trsta＝0，pu＝0，pd＝1，output＝0。

复位模块60在复位信号端reset的控制下，将上拉节点pu的电位下拉至第一电压端vgl。下拉控制模块30在第一控制端ctr的控制下，将第一控制端ctr的信号输出至下拉节点pd；下拉模块40在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位下拉至第一电压端vgl。

具体的，由于信号输入端input为低电平，因此在信号输入端input的控制下，第一晶体管m1截止。由于复位信号端reset为高电平，因此在复位信号端reset的控制下，第十一晶体管m11导通，上拉节点pu的电位通过第十一晶体管m11被下拉为第一电压端vgl的低电平。在上拉节点pu的控制下，第二晶体管m2、第五晶体管m5、第六晶体管m6截止。在第一控制端ctr的控制下，第三晶体管m3导通，第一控制端ctr的高电平通过第三晶体管m3输出至第四晶体管m4的栅极，因此第四晶体管m4导通，第一控制端ctr的高电平通过第四晶体管m4输出至下拉节点pd。在下拉节点pd的控制下，第七晶体管m7、第八晶体管m8导通，上拉节点pu的电位通过第七晶体管m7维持在第一电压端vgl的低电平，信号输出端output的电位通过第八晶体管m8维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。

去噪阶段p4、在去噪阶段p4的部分时段，下拉控制模块30和下拉模块40维持复位阶段p3的状态；在去噪阶段p4的剩余部分时段，去噪模块50在第二控制端trsta的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位。

对于上半部分的移位寄存器单元，去噪阶段p4包括一图像帧扫描的上半帧的部分时段p4(1)和一图像帧扫描的下半帧的全部时段p4(2)；对于下半部分的移位寄存器单元，去噪阶段p4包括一图像帧扫描的上半帧的全部时段p4(2)和一图像帧扫描的下半帧的部分时段p4(1)。

在p4(1)时段，input＝0，clk＝clk1＝0，ctr＝1，trsta＝0，pu＝0，pd＝1，output＝0。下拉控制模块30和下拉模块40维持复位阶段p3的状态。

具体的，在p4(1)时段，如图9a和图9b所示，第三晶体管m3、第四晶体管m4、第七晶体管m7和第八晶体管m8维持复位阶段p3的状态，以使得上拉节点pu和信号输出端output的电位维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。此时由于第二控制端trsta为低电平，因此在第二控制端trsta的控制下，第九晶体管m9、第十晶体管m10截止。

在p4(2)时段，由于第一控制端ctr为低电平，在第一控制端ctr的控制下，第三晶体管m3截止；在上拉节点pu的控制下，第五晶体管m5、第六晶体管m6截止，下拉节点pd的电位处于浮空状态，因此在下拉节点pd的控制下，第七晶体管m7和第八晶体管m8的栅极处于浮空状态，第七晶体管m7和第八晶体管m8截止。由于第二控制端trsta为高电平，因此在第二控制端trsta的控制下，第九晶体管m9和第十晶体管m10导通，上拉节点pu的电位通过第九晶体管m9维持在第一电压端vgl的低电平，信号输出端output的电位通过第十晶体管m10维持在第一电压端vgl的低电平，从而实现对上拉节点pu和信号输出端output的去噪。

基于此，本发明实施例提供一种移位寄存器单元的驱动方法，当利用多个该移位寄存器单元级联形成栅极驱动电路时，该驱动方法包括：一图像帧内，在移位寄存器单元的输入阶段，上拉控制模块10在信号输入端input的控制下，将上拉节点pu的电位上拉至信号输入端input；下拉控制模块30在上拉节点pu和第一控制端ctr的控制下，将下拉节点pd的电位下拉至第一电压端vgl。在该移位寄存器单元的输出阶段，上拉模块20在上拉节点pu的控制下，可以将时钟信号端clk的信号作为栅线扫描信号输出至与信号输出端output相连接的栅线。在该移位寄存器单元的复位阶段，下拉控制模块30在第一控制端ctr的控制下，将第一控制端ctr的信号输出至下拉节点pd；下拉模块40在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位下拉至第一电压端vgl。

当将上述多个移位寄存器单元分为上下两部分时，在一图像帧扫描的上半帧的去噪阶段，下拉控制模块30和下拉模块40维持复位阶段的状态，以在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位；在一图像帧扫描的下半帧，去噪模块50在第二控制端trsta的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位，从而实现对上拉节点pu和信号输出端output的去噪。

对于下半部分移位寄存器单元，在一图像帧扫描的上半帧，去噪模块50在第二控制端trsta的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位；在一图像帧扫描的下半帧的去噪阶段，下拉控制模块30和下拉模块40维持复位阶段的状态，以在下拉节点pd的控制下，将上拉节点pu和信号输出端output的电位维持在第一电压端vgl的电位，从而实现对上拉节点pu和信号输出端output的去噪。这样一来，以第一控制端ctr和第二控制端trsta作为下拉节点pu和信号输出端output的去噪控制信号端，一方面，在一图像帧内，移位寄存器单元的第一控制端ctr和第二控制端trsta的有效信号均只需保持半帧，因此用于实现去噪功能的晶体管均只需工作半帧，其栅极偏压时间大约为50％，相比于现有直流去噪时接近100％的栅极偏压时间，各晶体管的阈值电压漂移现象可以得到较大改善，从而降低了由于阈值电压漂移导致的移位寄存器单元失效的几率，进而提高了移位寄存器单元和栅极驱动电路的工作寿命和稳定性；另一方面，第一控制端ctr和第二控制端trsta的有效信号均可以保持半帧时间，因此可以避免现有clk去噪时时钟信号高低电平切换频率较高导致移位寄存器单元功耗较大的问题，从而可以大幅降低移位寄存器单元和栅极驱动电路的功耗。

实施例四

本发明实施例提供一种栅极驱动电路，包括多个级联的如实施例一或实施例二所述的移位寄存器单元，其中，

第一级移位寄存器单元的信号输入端input连接起始信号端stv。除所述第一级移位寄存器单元r1外，其他级移位寄存器单元的信号输入端input连接该级移位寄存器单元的上一级移位寄存器单元的信号输出端output。

除最后一级移位寄存器单元外，其他级移位寄存器单元的复位信号端reset连接该级移位寄存器单元的下一级移位寄存器单元的信号输出端output。最后一级移位寄存器单元的复位信号端reset连接起始信号端stv。

在此基础上，每相邻的多级移位寄存器单元构成一个移位寄存器单元组，栅极驱动电路包括m+1个移位寄存器单元组。其中，

栅极驱动电路连接m+1个第一控制信号输入端，其中，不同移位寄存器单元组中移位寄存器单元的第一控制端ctr连接的第一控制信号输入端不相同，同一移位寄存器单元组中各级移位寄存器单元的第一控制端ctr连接的第一控制信号输入端相同。

栅极驱动电路连接m+1个第二控制信号输入端，每级移位寄存器单元连接m个第二控制信号输入端；同一移位寄存器单元组中各级移位寄存器单元连接的第二控制信号输入端相同，不同移位寄存器单元组未连接的一个第二控制信号输入端不同，其中m为移位寄存器单元中去噪模块50的个数。

需要说明的是，由于每级移位寄存器单元的m个第二控制端分别连接m个第二控制信号输入端，因此对于每级移位寄存器单元，必然存在一个未连接的第二控制信号输入端。本发明实施例中，不同移位寄存器单元组的移位寄存器单元未连接的一个第二控制信号输入端不同。

以下以m＝1和m＝2为例，对栅极驱动电路的各级移位寄存器三元的具体连接关系进行详细的说明。

当m＝1，即移位寄存器单元包括1个去噪模块时，示例的，其级联形成的栅极驱动电路如图8所示，该栅极驱动电路包括第一移位寄存器单元组(1sthalfgoa)和第二移位寄存器单元组(2sthalfgoa)，第一移位寄存器单元组由上半部分相邻的多级移位寄存器单元构成，第二移位寄存器单元组由下半部分相邻的多级移位寄存器单元构成。

在此基础上，如图8所示，该栅极驱动电路连接第一控制信号输入端ctr1和第一控制信号输入端ctr2。其中，第一移位寄存器单元组中移位寄存器单元的第一控制端ctr连接第一控制信号输入端ctr1，第二移位寄存器单元组中移位寄存器单元的第一控制端ctr连接第一控制信号输入端ctr2。第一移位寄存器单元组中的各级移位寄存器单元的第一控制端ctr连接的第一控制信号输入端相同。

该栅极驱动电路连接第二控制信号输入端t1和第二控制信号输入端t2。其中，第一移位寄存器单元组中各级移位寄存器单元的第二控制端trsta分别连接第二控控制信号输入端t1。第二移位寄存器单元组中各级移位寄存器单元的第二控制端trsta分别连接第二控控制信号输入端t2。

在此基础上，结合前述实施例，可以将第一控制端ctr和第二控制端trsta作为去噪控制信号端，一方面，在一图像帧内，第一控制端ctr和第二控制端trsta的信号均只需保持半帧有效电平，因此用于实现去噪功能的晶体管均只需工作半帧，其栅极偏压时间大约为50％，相比于现有直流去噪时接近100％的栅极偏压时间，各晶体管的阈值电压漂移现象可以得到较大改善，从而降低了由于阈值电压漂移导致的栅极驱动电路的失效的几率，进而提高了栅极驱动电路的工作寿命和稳定性；另一方面，第一控制端ctr和第二控制端trsta的有效信号均可以保持半帧时间，因此可以避免现有clk去噪时时钟信号高低电平切换频率较高导致移位寄存器单元功耗较大的问题，从而可以大幅降低移位寄存器单元和栅极驱动电路的功耗。

当m＝2，即移位寄存器单元包括2个去噪模块时，示例的，其级联形成的栅极驱动电路如图12所示，该栅极驱动电路包括三个移位寄存器单元组，其中第一移位寄存器单元组(1sthalfgoa)由相邻的前1/3级移位寄存器单元构成，第二移位寄存器单元组(2sthalfgoa)由相邻的中间1/3级移位寄存器单元(3rdhalfgoa)构成，第三移位寄存器单元组由相邻的后1/3级移位寄存器单元构成。

在此基础上，如图12所示，该栅极驱动电路连接第一控制信号输入端ctr1、第一控制信号输入端ctr2、第三控制信号输入端ctr3。其中，第一移位寄存器单元组中移位寄存器单元的第一控制端ctr连接第一控制信号输入端ctr1，第二移位寄存器单元组中移位寄存器单元的第一控制端ctr连接第一控制信号输入端ctr2，第三移位寄存器单元组中移位寄存器单元的第一控制端ctr连接第一控制信号输入端ctr3。各移位寄存器单元组中的各级移位寄存器单元的第一控制端ctr连接的第一控制信号输入端相同。

该栅极驱动电路连接第二控制信号输入端t1、第二控制信号输入端t2、第二控制信号输入端t3。其中，每级移位寄存器单元的第二控制端trsta和第二控制端trstb分别连接一个第二控制信号输入端，且同一移位寄存器单元组中各级移位寄存器单元连接的第二控制信号输入端相同。对于不同移位寄存器单元组，其未连接的一个第二控制信号输入端不同。

示例的，图12所示，第一移位寄存器单元组中各级移位寄存器单元均连接第二控制信号输入端t2和第二控制信号输入端t3。第二移位寄存器单元组中各级移位寄存器单元均连接第二控制信号输入端t1和第二控制信号输入端t3，第三移位寄存器单元组中各级移位寄存器单元均连接第二控制信号输入端t1和第二控制信号输入端t2。

需要说明的是，本发明实施例不限定同一移位寄存器单元组中各级移位寄存器单元中相对应的第二控制端连接的第二控制信号输入端相同。示例的，第一移位寄存器单元组中，也可以为第一级移位寄存器单元组r1的第二控制端trsta连接第二控制信号输入端t2，第二控制端trstb连接第二控制信号输入端t3；第二级移位寄存器单元组r2的第二控制端trsta连接第二控制信号输入端t3，第二控制端trstb连接第二控制信号输入端t2。第一移位寄存器单元组和第三移位寄存器单元组中各级移位寄存器单元的第二控制端的连接的第二控制信号输入端同理所述，本发明对此不再赘述。

在此基础上，结合上述，对于图12所示的栅极驱动电路，可以将第一控制端ctr、第二控制端trsta和第二控制端trstb作为去噪控制信号端，在一图像帧内，移位寄存器单元的第一控制端ctr、第二控制端trsta和第二控制端trstb的高电平信号均只需保持三分之一图像帧，因此用于实现去噪功能的晶体管均只需工作三分之一图像帧，其栅极偏压时间大约为33％，相比于实施例一中各晶体管50％的栅极偏压时间，各晶体管的阈值电压漂移现象可以得到进一步改善，从而进一步提高移位寄存器单元以及栅极驱动电路的工作寿命和稳定性。

在此基础上，当移位寄存器单元包括更多个去噪模块时，各级移位寄存器单元的第二控制端与第二控制信号输入端的连接关系的原理相同，本发明实施例对此不再一一赘述。

实施例五

本发明实施例提供一种显示装置，包括如实施例四所述的栅极驱动电路，具有与实施例四提供的栅极驱动电路相同的结构和有益效果。由于前述实施例已经对该栅极驱动电路的结构和有益效果进行了详细的描述，此处不再赘述。

需要说明的是，本发明实施例中，显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。