显示装置的制作方法

本发明涉及一种电子装置，且特别涉及一种显示装置。

背景技术：

随着显示科技的进步，显示装置已广泛应用在日常生活中，举凡家用的视听娱乐、公共场合的信息显示看板、电竞用的显示器及便携式电子产品都可见其踪迹。

一般而言，显示装置包括像素阵列基板、对向基板以及设置于像素阵列基板与对向基板之间的显示介质。像素阵列基板具有多个像素。欲提升显示装置的分辨率时，需在单位面积中设置数量更多的像素。也就是说，像素的像素电极及数据线的距离会更短。像素电极及数据线的距离短时，像素电极及数据线的耦合电容大，进而造成垂直串音(verticalcross-talk)现象。

技术实现要素：

本发明提供一种显示装置，性能佳。

本发明一实施例的显示装置包括基板、设置于基板上的多个像素及栅极驱动电路。每一像素包括扫描线、数据线、第一开关元件及第一像素电极。第一开关元件具有第一端、第二端及控制端。第一开关元件的第一端电性连接至数据线。第一开关元件的控制端电性连接至扫描线。第一像素电极电性连接至第一开关元件的第二端。多个像素包括按序排列的n个像素，n为大于或等于2的正整数，n个像素包括第p个像素及第q个像素，p为小于或等于n的奇数且为正整数，q为小于或等于n的偶数且为正整数。栅极驱动电路与第p个像素的一扫描线电性连接，其中于一图框区间的第一子图框区间内，栅极驱动电路接收第一启始信号，以产生第一栅极脉冲信号。栅极驱动电路与第q个像素的一扫描线电性连接，其中于第一子图框区间之后的同一图框区间的第二子图框区间，栅极驱动电路接收第二启始信号，以产生第二栅极脉冲信号。第一栅极脉冲信号具有第一致能时间宽度，第二栅极脉冲信号具有第二致能时间宽度，且第一致能时间宽度与第二致能时间宽度不同。

本发明一实施例的显示装置包括基板、设置于基板上的多个像素及栅极驱动电路。每一像素包括扫描线、数据线、第一开关元件、第一像素电极、第二开关元件、第二像素电极、第三开关元件、控制线及充电更新电容器。第一开关元件具有第一端、第二端及控制端，其中第一开关元件的第一端电性连接至数据线，且第一开关元件的控制端电性连接至扫描线。第一像素电极电性连接至第一开关元件的第二端。第二开关元件具有第一端、第二端及控制端。第二开关元件的第一端电性连接至数据线。第二开关元件的控制端电性连接至扫描线。第二开关元件的第二端电性连接至第二像素电极。第三开关元件具有第一端、第二端及控制端。第三开关元件的第一端电性连接至第二开关元件的第二端。第三开关元件的控制端电性连接至控制线。第三开关元件的第二端电性连接至充电更新电容器。多个像素包括按序排列的n个像素，n为大于或等于2的正整数，n个像素包括第p个像素及第q个像素，p为小于或等于n的奇数且为正整数，q为小于或等于n的偶数且为正整数。栅极驱动电路与第p个像素的一扫描线电性连接，其中于一图框区间的第一子图框区间内，栅极驱动电路接收第一启始信号，以产生第一栅极脉冲信号。栅极驱动电路与第q个像素的一扫描线电性连接，其中于第一子图框区间之后的同一图框区间的第二子图框区间，栅极驱动电路接收第二启始信号，以产生第二栅极脉冲信号。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为本发明一实施例的显示装置的示意图。

图2示出本发明一实施例的第一栅极脉冲信号vg1、vg3、vg5、vg7、第二栅极脉冲信号vg2、vg4、vg6、极性信号vpol、第一启始信号vst1、第二启始信号vst2、第一数据信号vdl1、第二数据信号vdl2及像素电极的信号vpx。

图3为本发明一实施例的像素px的布局(layout)示意图。

图4为本发明一实施例的显示装置的剖面示意图。

图5为本发明另一实施例的像素pxa的布局示意图。

图6a为本发明又一实施例的像素pxb的电路示意图。

图6b为本发明又一实施例的像素pxb的布局(layout)示意图。

图7为本发明再一实施例的像素pxc的布局示意图。

图8为本发明一实施例的像素pxd的电路示意图。

图9为本发明另一实施例的像素pxe的电路示意图。

符号说明

1：像素阵列基板

2：对向基板

3：显示介质

4：时序控制电路

5：栅极驱动电路

6：数据驱动电路

10、10a、10b、10c、10d、10e：显示装置

110、210：基板

120：遮光导电图案

120a、120b：遮光导电部

130、131、132：像素电极

130a、130b：主干部

130c：分支部

140、141、142：遮光电极

150：连接图案

220：彩色滤光层

230：挡光图案

232：开口

240：共用电极

a-a’、b-b’：剖线

cl：控制线

cx：充电更新电容器

dl：数据线

d1：第一方向

d2：第二方向

gi：栅绝缘层

px、pxa、pxb、pxc、pxd、pxe：像素

r1、r2：像素列

sl、sl1～sl7：扫描线

tl：共用线

t、t1、t2、t3：开关元件

ta：第一端

tb：第二端

tc：控制端

td：半导体图案

t：图框区间

t1、t2：子图框区间

vdl1：第一数据信号

vdl2：第二数据信号

vg1、vg3、vg5、vg7：第一栅极脉冲信号

vg2、vg4、vg6：第二栅极脉冲信号

vpol：极性信号

vpx：像素电极的信号

vst1：第一启始信号

vst2：第二启始信号

△v1、△v2：电压差

w1、w2：致能时间宽度

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”是可为两个元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1为本发明一实施例的显示装置的示意图。

图2示出本发明一实施例的第一栅极脉冲信号vg1、vg3、vg5、vg7、第二栅极脉冲信号vg2、vg4、vg6、极性信号vpol、第一启始信号vst1、第二启始信号vst2、第一数据信号vdl1、第二数据信号vdl2及像素电极的信号vpx。

图3为本发明一实施例的像素px的布局(layout)示意图。图1省略图3的基板110的示出。

图4为本发明一实施例的显示装置的剖面示意图。图4的像素阵列基板1的剖面对应图3的剖线a-a’及b-b’。

请参照图1、图3及图4，显示装置10包括像素阵列基板1、相对于像素阵列基板1的对向基板2以及设置于像素阵列基板1与对向基板2之间的显示介质3。

在本实施例中，对向基板2可选择性地包括基板210、挡光图案230及彩色滤光层220。挡光图案230即俗称黑矩阵(blackmatrix)。挡光图案230设置于基板210上，且具有多个开口232。彩色滤光层220设置于基板210上，且与挡光图案230的多个开口232重叠。然而，本发明不限于此，根据其它实施例，彩色滤光层220及/或挡光图案230也可设置于像素阵列基板1的基板110上，而形成彩色滤光器在阵列上(colorfilteronarray；coa)及/或黑矩阵在阵列上(blackmatrixonarray；boa)的结构。

在本实施例中，显示介质3可以是非自发光材料，例如但不限于：液晶。然而，本发明不限于此，根据其它实施例，显示介质3也可以是自发光材料，例如但不限于：有机电致发光材料、微型发光二极管(μled)等。

像素阵列基板1包括基板110及设置于基板110上的多个像素px。每一像素px包括扫描线sl、数据线dl、开关元件t及像素电极130。数据线dl在第一方向d1上延伸，扫描线sl在第二方向d2上延伸，其中第一方向d1与第二方向d2交错。开关元件t包括控制端tc、栅绝缘层gi、半导体图案td、第一端ta及第二端tb。栅绝缘层gi设置于控制端tc与半导体图案td之间。第一端ta及第二端tb分别电性连接至半导体图案td的不同两区。开关元件t的第一端ta电性连接至数据线dl。开关元件t的控制端tc电性连接至扫描线sl。像素电极130电性连接至开关元件t的第二端tb。

请参照图3，在本实施例中，至少一像素px包括遮光导电图案120。遮光导电图案120设置于像素px的数据线dl与像素px的像素电极130之间。也就是说，遮光导电图案120于基板110上的垂直投影的至少一部分位于数据线dl于基板110上的垂直投影与像素电极130于基板110上的垂直投影之间。

举例而言，在本实施例中，遮光导电图案120可包括第一遮光导电部120a及第二遮光导电部120b，第一遮光导电部120a设置于同一像素px1的数据线dl与像素电极130之间，第二遮光导电部120b设置于一像素px1的像素电极130与另一像素px2的数据线dl之间。在本实施例中，第一遮光导电部120a及第二遮光导电部120b在第一方向d1上延伸。也就是说，在本实施例中，第一遮光导电部120a、第二遮光导电部120b与数据线dl大致上可平行设置，但本发明不以为限。

在本实施例中，第一遮光导电部120a与像素电极130可部分地(partially)重叠，且第二遮光导电部120b与像素电极130可部分地(partially)重叠。然而，本发明不限于此，根据其它实施例，第一遮光导电部120a及/或第二遮光导电部120b与像素电极130也可不重叠。

请参照图3及图4，在本实施例中，遮光导电图案120与扫描线sl可一起制作。也就是说，遮光导电图案120与扫描线sl可形成于同一导电层，而遮光导电图案120的材质与扫描线sl的材质可相同。

基于导电性的考量，扫描线sl一般是使用金属材料。但本发明不限于此，根据其他实施例，扫描线sl也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。

在本实施例中，遮光导电图案120具有一预定电位，包括固定电位(例如：0v、接地或浮置(floating)电位)或可调整的非零电位。

在本实施例中，像素px还包括共用电极240(绘于图4)。共用电极240与像素电极130之间的电位差用以驱动显示介质3。

举例而言，在本实施例中，显示装置10可以是多域垂直配向(multi-domainverticalalignment；mva)型的液晶显示器，像素电极130包括第一主干部130a(绘于图3)、与第一主干部130a交错的第二主干部130b(绘于图3)以及连接至第一主干部130a和第二主干部130b的多个分支部130c(绘于图3)，且像素电极130及共用电极240可分别设置于相对的两个基板110、210。然而，本发明不以此为限，根据其它实施例，像素电极130也可以是其它形状，及/或像素电极130与共用电极240也可设置于同一基板。

在本实施例中，像素px可选择性地包括遮光电极140(绘于图3)。遮光电极140与像素电极130的第一主干部130a及第二主干部130b重叠。在本实施例中，遮光电极140与遮光导电图案120可形成于同一导电层，且遮光电极140可连接于第一遮光导电部120a与第二遮光导电部120b之间，但本发明不以此为限。

请参照图1，显示装置10还包括用以驱动多个像素px的驱动系统。所述驱动系统可包括时序控制电路4、栅极驱动电路5及数据驱动电路6。时序控制电路4与栅极驱动电路5及数据驱动电路6电性连接。栅极驱动电路5与多个像素px的扫描线sl电性连接。数据驱动电路6与多个像素px的数据线dl电性连接。

多个像素px排成一像素阵列。在图1的实施例中，栅极驱动电路5可选择性地设置于像素阵列的单侧。然而，本发明不限于此，根据其它实施例，栅极驱动电路5也可设置于像素阵列的相对两侧。

多个像素px包括沿第一方向d1按序排列的n个像素px。n为大于或等于2的正整数。n个像素px包括第p个像素px及第q个像素px，p为小于或等于n的奇数且为正整数，q为小于或等于n的偶数且为正整数。简言之，沿第一方向d1按序排列的n个像素px包括奇数像素px与偶数像素px。

举例而言，沿第一方向d1按序排列的多个像素px包括第1、3、5、7…个像素px及第2、4、6…个像素px，其中第1、3、5、7…个像素px分别包括扫描线sl1、sl3、sl5、sl7…，且第2、4、6个像素px分别包括扫描线sl2、sl4、sl6…。

请参照图1及图2，于一图框区间t的第一子图框区间t1内，栅极驱动电路5接收来自于时序控制电路4的第一启始信号vst1，以产生多个第一栅极脉冲信号vg1、vg3、vg5、vg7…。于第一子图框区间t1内，多个第一栅极脉冲信号vg1、vg3、vg5、vg7…依时序传递至奇数像素px的多条扫描线sl1、sl3、sl5、sl7…。

于第一子图框区间t1后的同一图框区间t的第二子图框区间t2，栅极驱动电路5接收第二启始信号vst2，以产生多个第二栅极脉冲信号vg2、vg4、vg6…，其中多个第二栅极脉冲信号vg2、vg4、vg6…依时序传递至偶数像素px的多条扫描线sl2、sl4、sl6…。

于第一子图框区间t1及第二子图框区间t2，时序控制电路4输出一极性信号vpol至数据驱动电路6。于奇数像素px的多条扫描线sl1、sl3、sl5、sl7…接收第一栅极脉冲信号vg1、vg3、vg5、vg7…之后及偶数像素px的多条扫描线sl2、sl4、sl6…接收第二栅极脉冲信号vg2、vg4、vg6…之前，极性信号vpol由第一电压准位切换至第二电压准位。

数据驱动电路6接收极性信号vpol，以于第一子图框区间t1及第二子图框区间t2分别输出第一数据信号vdl1及第二数据信号vdl2至同一条数据线dl，其中第一数据信号vdl1的极性与第二数据信号vdl2的极性相反。举例而言，在本实施例中，像素阵列包括在一第二方向d2上排列的多个像素列r1、r2，每一像素列r1、r2的多个像素px在第一方向d1上按序排列；多个像素列r1、r2包括在第二方向d2上交替排列的多个奇数像素列r1及多个偶数像素列r2；于第一子图框区间t1，奇数像素列r1的奇数像素px具有第一极性(例如：正极性)，偶数像素列r2的奇数像素px具有第二极性(例如：负极性)；于第二子图框区间t2，奇数像素列r1的偶数像素px具有第二极性(例如：负极性)，偶数像素列r2的偶数像素px具有第一极性(例如：正极性)；但本发明不以此为限。

因此，像素电极130于第一子图框区间t1及第二子图框区间t2分别与极性相反的数据线dl耦合。因数据线dl与像素电极130的电容耦合而分别于第一子图框区间t1及第二子图框区间t2造成的像素电极130的信号vpx的电压差△v1及电压差△v2可互相补偿，进而改善垂直串音(verticalcross-talk)现象。

值得注意的是，第一栅极脉冲信号vg1、vg3、vg5、vg7…具有第一致能时间宽度w1，第一致能时间宽度w1是指第一栅极脉冲信号vg1、vg3、vg5、vg7…具有栅极开启电位的时间长度，第二栅极脉冲信号vg2、vg4、vg6…具有第二致能时间宽度w2，第二致能时间宽度w2是指第二栅极脉冲信号vg2、vg4、vg6…具有栅极开启电位的时间长度，且第一致能时间宽度w1与第二致能时间宽度w2不同。

也就是说，每一像素px的像素电极130、共用电极240及显示介质3可形成显示电容，奇数像素px的显示电容与偶数像素px的显示电容分别于第一子图框区间t1及继续第一子图框区间t1的第二子图框区间t2被充电，而奇数像素px的显示电容被充电的时间与偶数像素px的显示电容被充电的时间不同。因此，能避免因开关元件t漏电所造成的显示不良。

举例而言，在本实施例中，0.05≤|w1-w2|/w1≤0.30。具体而言，第一致能时间宽度w1及/或第二致能时间宽度w2可介于12微秒(μs)～14微秒，但本发明不以此为限。

图5为本发明另一实施例的像素pxa的布局(layout)示意图。图5的像素pxa与图3的像素px类似，两者的差异在于：图5的像素pxa不包括图3的像素px的遮光导电图案120。也就是说，在图5的实施例中，数据线dl与像素电极130之间无设置在第一方向d1上延伸的任何遮光导电图案。

图5的像素pxa可用以取代图1的像素px，而形成另一显示装置10a。包括多个像素pxa的显示装置10a也可用前述的驱动系统驱动。特别是，像素pxa不包括遮光导电图案120而显示装置10a具有高开口率，搭配前述的驱动系统显示装置10a能在具有高开口率的前提下，改善垂直串音(verticalcross-talk)现象。

图6a为本发明又一实施例的像素pxb的电路示意图。图6b为本发明又一实施例的像素pxb的布局(layout)示意图。图6a及图6b的像素pxb与图3的像素px类似，说明两者的差异如下。

请参照图6a及图6b，在本实施例中，每一像素pxb包括扫描线sl、数据线dl、控制线cl、开关元件t及像素电极130。开关元件t包括第一开关元件t1、第二开关元件t2、第三开关元件t3，而像素电极130包括第一像素电极131及第二像素电极132。

第一开关元件t1包括控制端tc、第一端ta及第二端tb。第一开关元件t1的第一端ta电性连接至数据线dl。第一开关元件t1的控制端tc电性连接至扫描线sl。第一像素电极131电性连接至第一开关元件t1的第二端tb。

第二开关元件t2具有第一端ta、第二端tb及控制端tc。第二开关元件t2的第一端ta电性连接至数据线dl。第二开关元件t2的控制端tc电性连接至扫描线sl。第二开关元件t2的第二端tb电性连接至第二像素电极132。

第三开关元件t3具有第一端ta、第二端tb及控制端tc。第三开关元件t3的第一端ta电性连接至第二开关元件t2的第二端tb。第三开关元件t3的控制端tc电性连接至控制线cl。在本实施例中，控制线cl可在第二方向d2上延伸，控制线cl与扫描线sl大致上可平行设置，但本发明不以此为限。

在本实施例中，像素pxb还包括遮光电极140。遮光电极140包括第一遮光电极141及第二遮光电极142。第一遮光电极141与第一像素电极131的第一主干部130a及第二主干部130b重叠。第二遮光电极142与第二像素电极132的第一主干部130a及第二主干部130b重叠。

第二遮光电极142与第二像素电极132重叠，而形成一充电更新电容器cx。第三开关元件t3的第二端tb电性连接至所述充电更新电容器cx的一电极(即第二遮光电极142)。

举例而言，在本实施例中，像素pxb还包括一连接图案150，其中连接图案150与像素电极130可形成于同一膜层，而第三开关元件t3的第二端tb可通过连接图案150电性连接至第二遮光电极142，但本发明不以此为限。

在本实施例中，像素pxb包括遮光导电图案120。遮光导电图案120设置于像素px的数据线dl与像素px的第一像素电极131之间。也就是说，遮光导电图案120于基板110上的垂直投影的至少一部分位于数据线dl于基板110上的垂直投影与第一像素电极131于基板110上的垂直投影之间。

多个像素pxb包括在第二方向d2上排列且相邻的像素px1及像素px2。举例而言，在本实施例中，遮光导电图案120可包括第一遮光导电部120a及第二遮光导电部120b，第一遮光导电部120a设置于同一像素px1的数据线dl与第一像素电极131之间，第二遮光导电部120b设置于一像素px1的第一像素电极131与另一像素px2的数据线dl之间。

像素pxb可用以取代图1的像素px，而形成另一显示装置10b。包括多个像素pxb的显示装置10b也可用前述的驱动系统驱动。搭配前述的驱动系统，包括多个像素pxb的显示装置10b也能改善垂直串音现象。

图7为本发明再一实施例的像素pxc的布局(layout)示意图。图7的像素pxc与图6a及图6b的像素pxb类似，两者的差异在于：图7的像素pxc不包括图6a及图6b的像素pxb的遮光导电图案120。也就是说，在图7的实施例中，数据线dl与第一像素电极131之间无设置在第一方向d1上延伸的任何遮光导电图案。

图7的像素pxc可用以取代图1的像素px，而形成另一显示装置10c。包括多个像素pxc的显示装置10c也可用前述的驱动系统驱动。特别是，像素pxc不包括遮光导电图案120而显示装置10c具有高开口率，搭配前述的驱动系统显示装置10c能在具有高开口率的前提下，改善垂直串音现象。

图8为本发明一实施例的像素pxd的电路示意图。图8的像素pxd与图3的像素px类似，说明两者的差异如下。

请参照图8，在本实施例中，每一像素pxd包括扫描线sl、数据线dl、共用线tl、开关元件t及像素电极130。开关元件t包括第一开关元件t1、第二开关元件t2、第三开关元件t3，而像素电极130包括第一像素电极131及第二像素电极132。

第一开关元件t1包括控制端tc、第一端ta及第二端tb。第一开关元件t1的第一端ta电性连接至数据线dl。第一开关元件t1的控制端tc电性连接至扫描线sl。第一像素电极131电性连接至第一开关元件t1的第二端tb。

第二开关元件t2具有第一端ta、第二端tb及控制端tc。第二开关元件t2的第一端ta电性连接至数据线dl。第二开关元件t2的控制端tc电性连接至扫描线sl。第二开关元件t2的第二端tb电性连接至第二像素电极132。

第三开关元件t3具有第一端ta、第二端tb及控制端tc。第三开关元件t3的第一端ta电性连接至第二开关元件t2的第二端tb。第三开关元件t3的控制端tc电性连接至扫描线sl。第三开关元件t3的第二端tb电性连接至共用线tl。

在本实施例中，于实际的布局(layout)上，像素pxd包括遮光导电图案(未示出)。遮光导电图案设置于像素pxd的数据线dl与像素pxd的第一像素电极131之间。也就是说，遮光导电图案于基板(未示出)上的垂直投影的至少一部分位于数据线dl于基板上的垂直投影与第一像素电极131于基板上的垂直投影之间。

多个像素pxd包括在第二方向d2上排列且相邻的像素px1及像素px2。举例而言，在本实施例中，于实际的布局上，遮光导电图案(未示出)可包括第一遮光导电部(未示出)及第二遮光导电部(未示出)，第一遮光导电部设置于同一像素px1的数据线dl与第一像素电极131之间，第二遮光导电部设置于一像素px1的第一像素电极131与另一像素px2的数据线dl之间。

图8的像素pxd可用以取代图1的像素px，而形成另一显示装置10d。包括多个像素pxd的显示装置10d也可用前述的驱动系统驱动。搭配前述的驱动系统，包括多个像素pxd的显示装置10d也能改善垂直串音现象。

图9为本发明另一实施例的像素pxe的电路示意图。图9的像素pxe与图8的像素pxd类似，两者的差异在于：图9的像素pxe不包括图8的像素pxd的遮光导电图案。也就是说，在图9的实施例中，数据线dl与第一像素电极131之间无设置在第一方向d1上延伸的任何遮光导电图案。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。