专利名称：用于扫描单片集成led阵列的驱动装置的制作方法
技术领域：
本发明一般地涉及显示装置，且更具体地说是涉及一种用于操作显示器的新颖的驱动装置。
更具体地说，本发明涉及发光二极管(LED)阵列，且更准确地说是涉及与一个LED阵列相集成的单片驱动装置。
矩阵寻址技术是现有技术中众所周知的，并已经被应用于控制各种类型的显示器一诸如发光二极管显示器，液晶器件(LCD)显示器、以及场致发射器件(FED)显示器。矩阵寻址方案通常将光发射单元或象素组织成若干个行和列，而每一个象素位于一行和一列的交点处。对象素进行照射，就需要激活相交的行和列从而提供包括所要照射的象素的闭合电流通路。
用于驱动带有多个象素的行和列的LED矩阵显示器的电路，包括一个具有一定数目的位的宽度的存储器，其中该位的数目等于象素的数目；一个列输出端，用于把该数目的位并行地输出到与列输出端相连的矩阵显示器；以及，一个与该存储器和列输出端相连的行选择和驱动电路，用于选择存储在该存储器中的完整的一行位数据并将该完整的一行位提供到列输出端。用于驱动电路的存储器是例如可以从市场上获得的电子存储器中的任何一种，包括但不限于ROM、PROM、EPROM、EEPROM、RAM等等。
图象信息通常是通过数据输入端而提供给LED驱动电路存储器的，并借助提供给地址输入端的一个地址而被存储在一个预定的位置。存储的数据通过一个锁存/列驱动器而被每次一整行地提供给LED显示器。该行中的每一列的数据的每一位，都在存储器中得到存取并被传递到锁存电路。该现行数据随后被提供到列驱动器以同时驱动该行中的每一个象素。同时，一个移位寄存器，每当从一个时钟接收到一个脉冲时，都依次选择一行新的数据。这样新选定的象素行受到行驱动器的致动，从而由锁存/列驱动器提供到相同的象素的数据使得象素发出所需量的光。
有两种用于激活适当的行和将数据传送到适当的列的基本方法。一种方法采用解码器，而另一种方法采用移位寄存器。对于解码器方法，每一个行或列得到分别的寻址。依次通过这些地址所需的电路是本领域的技术人员众所周知的，因而为了简化描述而没有被包括在此。
移位寄存器利用了在矩阵显示器中通常不需要对行和列的随机存取这一事实，它们只需要得到依次寻址。移位寄存器方法的优点在于它只需要时钟脉冲来启动一个新的行序列。
还应该注意的是，LED矩阵显示器可以具有简单的单色配置、利用单色灰度的显示器或全色显示器。对于简单的单色显示器，每一个象素只需要一个位数字信号，因为象素不是接通就是关断。对于采用单色灰度的显示器，需要模拟信号或多位数字信号。例如一个十六电平的灰度需要四位的数字信号。全色显示中每一个象素通常需要至少三个光发射单元，每一个单元用于基色(红、绿和蓝)中的一种，且还需要一种灰度信号系统以实现每种颜色的适当的光量。
通常，在单色型显示器(黑白)中，每一个象素包含单个的发光器件—它必须在一定范围内驱动以实现完全导通(白)和完全关断(黑)之间的一定范围(灰度级)。为了获得良好的灰度，数据驱动器通常必须能够将准确的模拟电压传送到各个象素。然而，模拟驱动电路是非常昂贵的，且由于必须有数百个数据驱动器(每一行发光器件一个)，因而它们构成了显示器成本的主要部分。
进一步地，在全色显示器中，每一个象素包含至少三个发光器件—其每一个都产生不同的颜色(例如红、绿和蓝)且其每一个都在一定值的范围中得到驱动(通常一次一行)以实现该特定颜色在全导通和全关断之间的一个范围。因此，全色显示器所包含的模拟驱动器的数目要多两倍，从而使显示器的制造费用增大了至少两倍。另外，额外的模拟驱动器需要额外的空间和功率，而这在诸如寻呼机、蜂窝和常规电话、收音机、数据库等等的袖珍电子装置中将会成为问题。
如上所述，LED矩阵的列和行需要为每一列或行设置驱动器并为列驱动器设置额外的锁存电路。这种配置非常地依赖于大量的I/O终端计数，且电路变得复杂且不便于小型化。
使具有大量光发射单元或象素的显示器适合于袖珍应用的另一个主要考虑，是功率的消耗。这是关于显示器中的光发射单元以及驱动电子电路的考虑。在典型的矩阵可寻址显示器中，数据被串行输入和锁存在驱动光发射单元的电路中。通常一行(或列)得到照射的时间只是显示器每次得到扫描的时间的一小部分。由于高的扫描速率和大量的所涉及的象素数目，因而将数据移入和移出存储器涉及到高的时钟速率。需要高扫描速率和高时钟速率，造成了过度的动态功率消耗。
利用两维阵列或矩阵象素(其每一个都包含一或多个发光器件)的显示器，在电子领域特别是袖珍电子和通信装置领域中是非常流行的，因为能够非常迅速地把大量的数据和图象发送到几乎任何地方。与这些矩阵有关的一个问题，是矩阵中每一行(或列)的发光器件必须由视频或数据驱动器分别地进行寻址和驱动。
因此，如果能够用更简单和更少的数据驱动器和更少的I/O终端来制造显示器—特别是彩色显示器，将是有利的。
本发明的一个目的，是提供采用数字数据驱动器的新颖的改进驱动的发光器件矩阵。
本发明的另一个目的，是提供采用较少数据驱动器的发光器件的新颖和改进驱动的矩阵。
本发明的再一个目的，是提供消耗功率比等价的现有技术显示器小很多的矩阵显示器和驱动电路。
本发明的再一个目的，是提供对LED单片矩阵的解码开关的改进。
本发明的再一个目的，是提供更便宜、更小且更容易制造的LED显示器。
本发明的再一个目的，是提供一种LED显示器—它将用于列和行选择的解码开关集成在一个单片集成阵列中。
本发明的再一个目的，是提供一种LED显示器，它带有用于LED矩阵中的列和行选择的减小的I/O终端计数。
简要地说，为了实现本发明的根据其最佳实施例的所希望的目的，提供了一种驱动装置和发光器件矩阵—它包括多个发光器件且每一个发光器件都具有第一触头和第二触头，其中第一触头组成多行第一触头且第二触头组成多列第二触头。提供了多个行电路，这些电路把每一行第一触头耦合到一个电流陷落(current sink)或功率源。提供了多个列解码开关，其中每一个都与多个单独列的第一触头以及另一电流陷落或功率源相耦合。多个列数据线得到耦合，每一个列数据线耦合到每一个列解码开关，以便在激活信号被提供到与选定的列解码开关相关的列数据线时选择并激活选定的列解码开关。多个列地址线得到耦合，每一个都被耦合到多个数据解码开关中的每一个上，用于选择与选定的列解码开关相耦合的多个单独的第一触头列中被寻址的一列并将多个单独的列中被寻址的一列耦合到另一个电流陷落或功率源。从而使矩阵中被选定的发光器件的一个触头通过一个行电路而与该电流陷落相耦合，并使选定发光器件的另一触头通过多个单独的列中得到寻址的一列而与该功率源相耦合。
在列和行电路之一或二者中，可以采用类似的解码开关。用于列或行扫描的所有解码开关具有公共的地址线。其结果，当解码开关被集成到与LED矩阵相同的芯片上时，该设备和所提出的扫描方法提供了与列和行有关的I/O终端计数的较大的减小。
从以下结合附图对本发明的最佳实施例所进行的详细描述，本发明的前述和进一步及更多的具体目的和优点，对于本领域的技术人员来说，将变得显而易见。在附图中
图1是简化示意图，它显示了根据本发明的带有单片驱动电路的发光二极管阵列；图2是简化框图，显示了多个LED阵列列解码开关；图3显示了图2显示的LED阵列列解码开关的真值表；图4显示了LED阵列行解码开关的真值表；图5是简化示意图，它显示了一个发光二极管阵列列解码开关电路；图6是简化示意图，它显示了一个发光二极管阵列行解码开关电路；图7是简化示意图，它显示了发光二极管阵列的多个列解码开关和行解码开关；
图8是简化示意图，它显示了多个外延层—这些层包括带有发光二极管阵列的开关的电流外延结构；且图9是简化图，显示了多个外延层—它们包括具有发光二极管阵列的开关的一种修正外延结构。
现在参见附图—其中相同的标号在全部图中表示了对应的部件；首先参见图1，其中显示了一个发光二极管(LED)阵列集成电路10。集成电路10包括由240乘144个发光器件或元件指定象素的阵列11，每一个象素都具有唯一的列和行的电连接。当然应该理解的是，集成电路10是用于本说明书的目的的且实际上可以包括任何不同类型的阵列和特别包括不同数目的列和行和/或不同类型的器件。
如在本发明的该实施例中所显示的，多个列解码开关12与60条列数据线C0至C59相连。线C0至C59被指定为数据线，而数据信号可互换地被指定为C0至C59，且两对互补的输入信号A0、A0、A1和A1作为寻址信号而被加到四条地址线上—这些地址线被可互换地指定为A0、A0、A1和A1。每一个列解码开关12都被显示为其上加有地址信号A0、A0、A1和A1、以及C0至C59之一。应该理解的是，在此只采用了两个信号和它们的补码，因为一般地单个的电路能够产生各种信号和它们的补码，从而进一步节省了电路和芯片面积。阵列11的四个单独的(即分别而分开的)列13与每一个列解码开关12相耦合，从而使多个列解码开关12能够寻址阵列11的60乘4即总共240个列13。列解码开关12的提出，是为了用于同解码开关单片集成的LED阵列以同时减小芯片的I/O计数。所有用于列扫描的列解码开关12都耦合有公共的地址线A0、A0、A1和A1。其结果，提出的列解码开关12大大地减小了与列有关的I/O计数。驱动列电路13的单元的数目的减小所提供的这些改进，特别涉及I/O终端的数目和阵列的功率消耗的减小。阵列11的寻址列13的装置一般如下列选择设定C0＝1和C1至C59为0，从而选择列0、2、4或6；以及通过把高信号提供到由A0、A0、A1或A1组成的不同的对(例如A0、A1；A0、A1；A0、A1；或A0、A1)而选择具体的列0、2、4或6。
设定C0＝0、C1＝1和C2至C59为0，从而选择列1、3、5或7；并通过把高信号提供到由A0、A0、A1或A1组成的不同的对，而选择具体的列1、3、5或7。
设定C0和C1为0，C2＝1，且C3至C59为0，从而选择列8、10、12或14等等。
现在可以看到，借助对数据输入端C0至C59的激活以及对地址线A0、A0、A1和A1的激活，能够对四条分立的列13的选择保持这种序列，并随后从四条分立的列选择具体的列。列解码开关12具有这样的特性，该特性提供了依次扫描的手段并通过减小芯片I/O计数的数目而减小了阵列的功率消耗。
在图1中还显示了多个行解码开关15-其每一个都带有与其相耦合的多个输入数据线R0至R35(在本实施例中用于总共36个行解码开关15)中的一个单独的数据线。阵列11的四个单独的(即分开且独立的)行14与每一个行解码开关15相耦合。每一个行解码开关15都受到与其耦合的数据线R0至R35上的各个信号以及在行地址线B0，B0，B1和B1上的信号的激活。阵列11的寻址行14的作用一般如下行选择设定R0＝1且R1至R35为0，从而选择行0、2、4或6；且通过把高信号提供到由B0，B0，B1或B1组成的不同的对上(例如B0，B1；B0，B1；B0，B1；或B0，B1)，而选择具体的行0、2、4或6。
设定R0＝0和R1＝1且R2至R35为0，从而选择行1、3、5或7；且通过把高信号提供到由B0，B0，B1或B1组成的不同的对上，而选择具体的行1、3、5或7。
把R0和R1设定为0，设定R2＝1且R3至R35为0，从而选择行8、10、12或14等等。
列13和行14可以一个一个地得到选择，或者借助这种逻辑而每次从各个解码开关的四个列/行中选出一个来得到选择。I/O计数的数目因而大大减小了，且数据输入和地址线的交替是选择所需的列13和行14的方法。通过低功率列解码开关12和行解码开关15与LED阵列11在同一基底上的单片集成，功率得到了大大减小。例如，在传统的解码器中，前述240乘144个LED阵列所消耗的功率是11瓦，而本发明的列解码开关12和行解码开关15组件的为79毫瓦。I/O计数的额外减小，从384至140，是对传统的解码电路的重大改进。
在硅驱动器集成电路中包括一个固定电源(见图7)，且该电源作为电源而与列解码电路12相连。另外，在硅驱动器集成电路中还包括一个恒流陷落电路(见图7)，且该恒流陷落电路作为来自行驱动器15的电力返回电路而得到连接。所有的列解码开关12都具有公共地址线。其结果，这些列能够依次得到扫描，且一次依赖于来自列输入选择线Cn的输入信号的列解码器12的数目不大于n/4(其中n是列的总数)。所有行解码开关15都具有公共地址线。其结果，这些行能够得到依次扫描，且一次依赖于行输入信号Rn的行解码器14的数目不大于m/4(其中m是行的总数)。功率消耗受到MESFET漏电流的限制。其结果，功率消耗比采用传统的解码开关从LED阵列11获得的要低得多。本发明因而减小了对阵列11的每一个LED象素进行寻址所需的I/O终端的数目，并大大减小了LED集成电路10的功率消耗。
借助低功率列解码开关12和行解码开关15与LED阵列11在同一基底上的单片集成，功率消耗被大大减小了。例如，在传统的解码器中，上述240乘140 LED阵列11所消耗的功率为11瓦，而本发明的LED集成电路10所消耗的功率为79毫瓦。I/O终端的减少，从384至140(在这个具体的例子中)，表明了对传统的解码器电路的重大改进。
参见图2，其中以框图的形式显示了一个单个的列解码开关12n(代表了所有的列解码开关12)。解码器开关12n包括多个列解码电路16、17、18和19-它们得到适当连接以响应于适当的寻址信号而把一个信号输出到LED阵列11的列0至列3中的一个。与该显示有关的，是图3中所示的一个真值表30，它将在描述图2时得到引用。真值表30显示了各个地址线的信号电平A0、A0、A1和A1-它们用“1”或“0”表示，而列解码开关12n由高数据信号Cn选择。
参见真值表30，还应该注意的是A0和A0是互补的信号，且A1和A1是互补的信号，因而当一对中的一个处于逻辑高电平时，则另一个处于逻辑低电平。第一行31显示了选择列电路16所需的逻辑信号，注意数据线Cn处于逻辑高电平，A0和A1处于逻辑低电平且A0和A1处于逻辑高电平。参见真值表30中的第二行32，它显示了选择列电路17所需的逻辑信号，数据线Cn仍然处于逻辑高电平，而A0和A1处于逻辑低电平且A0和A1处于逻辑高电平。在真值表30的第三行33(该行显示了选择列电路18所需的逻辑信号)中，数据线Cn仍然处于逻辑高电平，而A0和A1处于逻辑高电平，且A0和A1处于逻辑低电平。最后，在真值表30的第四行34(它显示了选择列电路19所需的逻辑信号)中，数据线Cn仍然处于逻辑高电平，而A0和A1处于逻辑高电平且A0和A1处于逻辑低电平。因此，通过把逻辑高电平信号加到有关的数据线Cn上，就可以选择任何列解码开关12n，且通过激活地址线A0、A0、A1和A1的适当组合，可以选择列中与选定的解码器开关12n相连的任何列。
图4显示了用于行解码开关15n的选择逻辑真值表40，它与真值表30的列选择类似。通过把逻辑高电平信号加到有关的数据线Rn上，可以选择特定的行解码开关15n(代表所有的行解码开关15)。在选定的行解码开关15n中，四行中的一行的选择，是借助地址线B0、B0、B1和B1而进行的。数据线Rn在被激活时被指定为电路逻辑中的1。当地址线处于高电平(在真值表40中被指定为1)时，来自地址线的输入的变化确定了与解码器开关15n相连的哪一个行将得到激活。如结合图3的真值表30所描述的，真值表40的四行41至44显示了选择与具体的解码器开关15n有关的阵列10的四行的选择所需的逻辑。
参见图5，其中显示了单个的列解码器电路20(在各个列解码开关12中包括有四个，如所要说明的)的最佳实施例的示意图。列解码器电路20包括三个场致效应晶体管(FET)21、22和23-它们被串联在终端24与一个特定的列13n(被显示为终端13n)之间，而终端24与一个电源(在本实施例中为5伏特)相连。如所要说明的，终端24与列解码开关中的其他四个列解码器电路的类似终端和一个固定电源相连。地址线A0被显示为与FET 21的栅极相耦合的电终端。FET 21在高信号被传送到地址线A0时把来自终端24的电势耦合到第二个FET 22。FET 21当地址线A0上加有低信号时将变得不导通。
地址线A1把一个激活信号送到FET 22的栅极—该信号路径包含两个电平移动二极管25和26。电平移动二极管25和26向FET 22的栅极提供了一个电压移动，以防止FET 22的栅极-漏极二极管的正向偏置。如所示的，FET 22当寻址信号A1处于高电平时导通，并将来自FET 21的电势耦合到FET 23。然而，如果FET 21不导通，则没有什么耦合到FET 23。来自地址线A1的逻辑低电平信号将阻止FET 23的导通。
四个电平移动二极管27、28、29和30与FET 23的栅极端相串联，并为数据线Cn提供了电路通路，它要么使FET 23导通并将来自FET22的电势耦合到一个高信号上，要么阻止任何激活信号到达列13n，如果数据线Cn上的信号是低信号的话。。四个电平移动二极管27、28、29和30从较多数目的二极管提供了数据线Cn的更大的电平移动。
参见图6，其中所示的行解码开关33包括其栅极分别连接有地址线B0和B1以及行数据信号Rn的三个串联的FET 34、35和36。FET34的自由端与相应的行14n相连，并在图6中被显示为端14。FET34在激活信号(逻辑高)被加到地址线B0上时将行14耦合到FET35。在数据线B1上的信号必须处于逻辑高电平以激活FET 35，从而进一步完成至FET 36的电路。数据线Rn现在必须处于逻辑高电平，以完成从行14n至一个电流陷落(被显示为端38)的电路。如所解释的，端38与行解码开关中的其他四个行解码器电路的类似的终端相连，并与一个恒流陷落相连。从行14n至终端38的导电性，完成了一个电路—该电路激活了耦合在列13n与行14n的交点之间的所有发光器件，以使其发光。
图7显示了由列0至列2n-1和行0至行2m-1组成的阵列11中的多个LED。为了本说明的目的，LED0被电连接到列解码开关120和行解码开关150，作为对连接到阵列11中的多个LED列和行以寻址并激活具体的LED的多个列解码开关12和多个行解码开关15的单个显示。图7示意显示了一个列解码开关12(在图1、2和3中描述)—它把一个固定的电源50耦合到四个列，以及一个行解码开关15-它通过使一个选定的行与它相电连接而完成至电流陷落51的电路。如所示，有多个其操作与上述电路相同的LED电路。
由于新颖的列和行解码开关12和15，故LED阵列11的功率消耗有很大的减小，从传统解码器中的11瓦减至本发明的解码开关和阵列中的79毫瓦。如图1中所示的LED阵列集成电路10的I/O终端的数目也有很大的减小，在与本发明的解码开关相集成的LED阵列中I/O终端从384个减小到了140个。
图8所示的是与低功率解码开关82(显示为单个的FET)和LED阵列83(显示为单个的LED)单片集成在同一基底上的外延结构80。LED阵列83包括多个依次形成在半绝缘砷化镓基底84上的掺杂和未掺杂外延层。如所示，这些外延层是n+-GaAs层85、n-InGap层86、n-AlInP层87、未掺杂AlGaInP层88、未掺杂AlInP层89、p-AlInP层90、大约200厚的未掺杂p-InGaP层91、以及大约500厚的未掺杂GaAs层92，以形成与相应的开关82相集成的LED阵列83。显示的还有为象素绝缘而设置的插入片94、为至每一个象素的较低端的电连接而提供的插入片95、和为行绝缘而提供的插入片96。借助触头97和98，提供了至阵列83中的每一个LED的金属化连接。开关82包括器件绝缘插入片100、源极和漏极连接插入片102和104、以及分别用于源极、栅极和漏极的金属化触头112、113和114。在1995年9月26日颁发的、题目为“插入LED阵列的制造方法”并转让给同一受让人的美国专利第5,453,386号中，可以找到有关这种阵列的其他信息。另外，关于集成技术，参见1996年1月9日颁发的、题目为“带有二极管解码器的电-光集成电路”并转让给同一受让人的美国专利第5,483,085号。
图9中显示了一种修正的外延结构120，它包括以单片集成的方式与LED阵列130集成在同一基底上的解码开关122。LED阵列130与图8的LED阵列83类似。解码开关122与图8的开关82类似，只是它是通过在制成LED阵列130之后加上额外的外延层而制成的，从而在器件制作期间从LED 130至FET 122的p掺杂物的扩散较为容易。
因此，公布了用更为简单和少的数据驱动器和更少的I/O终端来制造显示器特别是彩色显示器的方法。还公布了利用数字数据驱动器的新颖的改进的发光器件驱动矩阵，且特别是利用较少的数据驱动器的发光器件矩阵。另外，还公布了所用功率比相应的现有技术显示器小得多且更为便宜、更小且更容易制造的矩阵显示器和驱动器电路。本发明提供了一种LED显示器，它将用于列和行选择的解码开关集成在单片集成阵列中，且LED矩阵中用于列和行选择的I/O终端数目减小了很多。当然还应该理解的是，可以只用一个列或行解码开关组件来提供LED显示器，而其他的行或列解码开关组件(这些当然是可互换的)可以用正常的硬件连接、某种形式的解码、移位寄存器等等来取代。
功率消耗受到MESFET漏电流的限制。其结果，功率消耗比传统解码器阵列的功率消耗低得多。
所有列解码开关都具有公共地址线。其结果，列可以依次或以n/4的方式得到扫描，其中n是一次的列数并取决于来自驱动器的输入功率。所有的行解码开关都具有公共地址线。其结果行可以依次或以m/4的方式得到扫描，其中m是一次的行数并取决于输入行控制信号Rn的状态。用于防止MESFET栅极被驱动到正向偏置状态的电平移动二极管，与MESFET集成在一起。其结果，解码开关的输出电压与商业TTL电路的输出电压相容。
本发明减小了激活LED象素的I/O终端的数目，并大大降低了LED集成电路的功率消耗。通过将低功率解码开关与LED阵列单片集成在同一基底上，功率得到了大大降低。例如，在传统的解码器中，用于240乘140LED阵列的功率为11瓦，而本发明的解码开关LED阵列的只有79毫瓦。I/O终端的减少—从384至140个—大大地改进了阵列，而不用集成解码开关。
对在此为了说明的目的而选择的实施例的各种修正和改变，对于本领域的技术人员来说是显而易见的。例如，集成电路可以用任何方便的半导体材料系统或任何方便的有机系统制成。另外，LED阵列和开关能够以各种方式制成，而仍然能够执行所述的功能。另外，可以采用各种不同的发光器件，且这些器件可以用在一定程度上修正和/或互换的步骤来制成。
以上只是以举例的方式进行了描述。在不脱离如权利要求书所述的本发明的范围的前提下，本领域的技术人员可以作出各种其他修正和改变。
以上已经以明确而简明的方式充分描述和公布了本发明及其最佳实施例，从而使本领域的技术人员能够理解并实施本发明及其最佳实施例。
权利要求
1.一种发光器件驱动装置和矩阵，其特征在于一个矩阵，包括多个发光器件，每一个发光器件都具有第一触头和第二触头，第一触头组成多个第一触头行，且第二触头组成多个第二触头列；多个行电路，它们把每一行第一触头耦合到一个电流陷落或一个电源中的一个；多个列解码开关，其每一个都被耦合到多个单独的第一触头列并耦合到电流陷落或电源中的另一个上；多个列数据线，每一个列数据线被耦合到每一个列解码开关上，用于当激活信号被提供到与所选择的列解码开关相关的列数据线上时选择并激活选定的列解码开关；以及多个列地址线，每一个都被耦合到多个列解码开关中的每一个，以选择耦合到选定的列解码开关的多个单独的第一触头列中受到寻址的一列并将多个单独的列中受到寻址的一列耦合到电流陷落或电源中的另一个；从而使矩阵的选定的发光器件的一个触头通过一个行电路而与电流陷落相耦合，且选定的发光器件的另一触头通过多个单独的列中受到寻址的一列而与电源相耦合。
2.根据权利要求1所述的发光器件的驱动装置和矩阵，其进一步的特征在于发光器件包括有机发光器件、半导体发光二极管、和液晶器件中的一个。
3.根据权利要求1所述的发光器件的驱动装置和矩阵，其进一步的特征在于多个列解码开关中的每一个都包括带有电流承载电极和控制电极的第一晶体管，其中电流承载电极形成了列解码开关的第一和第二电流承载端。
4.根据权利要求3所述的发光器件的驱动装置和矩阵，其进一步的特征在于多个列解码开关中的每一个进一步包括一个第二晶体管—该晶体管带有与第一晶体管的第二电流承载端相连的第一电流承载电极、第二电流承载端、多个二极管、以及一个控制电极。
5.根据权利要求4所述的发光器件的驱动装置和矩阵，其进一步的特征在于多个列解码开关中的每一个都包括与第一晶体管的控制电极相耦合的多个公共地址线中的第一公共地址线和与第二晶体管的控制电极相耦合的多个公共地址线中的第二公共地址线。
6.一种发光器件驱动装置和矩阵，其特征在于一个矩阵，包括多个发光器件，其中每一个发光器件都具有第一触头和第二触头，第一触头组成了多个第一触头行且第二触头组成了多个第二触头列；多个行解码开关，每一个行解码开关都包括多个行耦合电路，其中每一个行耦合电路都具有耦合到多个第一触头行中的每一行的第一电流承载端和耦合到一个电流陷落的第二电流承载端；多条行数据线，每一条行数据线都耦合到各个行解码开关，用于当激活信号被加到与选定的行解码开关相关的行数据线上时选择并激活选定的行解码开关；多个行地址线，每一个都耦合到多个行解码开关中的每一个上，用于选择所选定的行解码开关中的行耦合电路中受到寻址的一个；多个列解码开关，每一列解码开关都包括多个列耦合电路，且每一个列耦合电路都具有与多个第二触头列中的一个单独的列相耦合的第一电流承载端和与一个电源相耦合的第二电流承载端；多个列数据线，每一个列数据线都与各个列解码开关相耦合，用于当激活信号被加到与选定的列解码开关相关的列数据线上时选择并激活选定的列解码开关；以及多个列地址线，其每一个都与多个列解码开关中的每一个相耦合，用于选择所选定的列解码开关中的列耦合电路中受到寻址的一个；从而使矩阵的选定发光器件的第一触头通过选定的行解码开关中受到寻址的一个行耦合电路而耦合到电流陷落，且选定的发光器件的第二触头通过选定的列解码开关中受到寻址的一个列控制电路而而被耦合到该电源。
7.根据权利要求6所述的发光器件的驱动装置和矩阵，其进一步的特征在于发光器件包括有机发光器件、半导体发光器件和液晶器件中的一个。
8.根据权利要求7所述的发光器件的驱动装置和矩阵，其进一步的特征在于多个控制电路中的每一个都包括与第一晶体管的控制电极相耦合的多个列地址线中的第一公共地址线、与第二晶体管的控制电极相耦合的多个列地址线中的第二公共地址线、以及与第三晶体管的控制电极相耦合的选定列解码开关所涉及的列数据线。
9.根据权利要求7所述的发光器件的驱动装置和矩阵，其进一步的特征在于多个行耦合电路中的每一个都包括与第一晶体管的控制电极相耦合的多个行地址线中的第一行地址线、与第二晶体管的控制电极相耦合的多个行地址线中的第二行地址线、以及与第三晶体管的控制电极相耦合的选定行解码开关所涉及的一个行数据线。
全文摘要
用于发光器件矩阵的驱动器包括多个列解码开关—其每一个都包括多个列电路,每一个电路都耦合到单独的列和一个电源。一个单独的数据线与每一个解码开关相耦合以选择并激活具体的解码开关。多个列地址线与每一个解码开关相耦合对具体的电路进行逻辑选择。类似的行解码开关被可选地连接到矩阵诸行和一个电流陷落并受到类似的寻址。因而选定的LED的一个触头通过受到寻址的一个行耦合电路而被耦合到该电流陷落,且LED的第二触头通过耦合电路而耦合到该电源。
文档编号G09G3/20GK1180881SQ97113430
公开日1998年5月6日 申请日期1997年5月22日 优先权日1996年5月23日
发明者黄荣庭, 非尔·莱特, 法里德·阿克哈巴里, 杰拉尔德·D·哈尔马克 申请人:摩托罗拉公司