显示面板及显示装置的制造方法
【技术领域】
[0001]本发明涉及平面显示领域，尤其涉及一种显示面板及显示装置。
【背景技术】
[0002]液晶显示装置(Liquid Crystal Display, LCD)作为一种常见的电子装置，由于其具有功耗低、体积小、质量轻等特点，而备受用户的青睐。液晶显示装置包括显示面板，在传统的RGBW像素结构的低温多晶硅制程中，为了减小源集成芯片(Source IC)的引脚数量，往往会设计分路器(DE-Mux)将扇出(Fanout)线处的一根走线分成多个数据线(DataLine)，然后再通过分路器的时钟线的开启的时序，来控制显示面板的显示区域的像素的数据线(Pixel data line)。所谓RGBW像素结构是指一个像素包括红色(Red，R)子像素，绿色(Green，G)子像素，蓝色子像素(Blue，B)和白色子像素(White，W)。然而，这种设置方式会导致任何一根扇出线控制的多个数据线的极性完全相同，且由于一个扇出线对应的多个数据线连接同列像素的不同的子像素，因此，同列像素中不同的子像素加载的信号极性相同，这样会导致显示面板的画面闪烁较为严重，从而影响显示面板显示画面的性能。
【发明内容】
[0003]本发明提供一种显示面板，所述显示面板包括显示区域和围绕所述显示区域设置的非显示区域，所述非显示区域设置有源集成芯片和分线器，所述源集成芯片包括多个第一引脚及多个第二引脚，所述第一引脚及所述第二引脚相互间隔设置，所述第一引脚用于输出第一极性信号，所述第二引脚用于输出第二极性信号，所述分线器包括多个间隔设置的第一输入引脚、第二输入引脚、以及与每个第一输入引脚相对应的多个第一输出引脚、与每个第二输入引脚相对应的多个第二输出引脚，所述第一输入引脚用于接收所述第一极性信号并将所述第一极性信号传输至所述第一输出引脚，所述第二输入引脚用于接收所述第二极性信号并将所述第二极性信号输出至所述第二输出引脚，所述显示区域上设置间隔设置的第一列像素及第二列像素，所述显示区域上还设置多个第一数据线及多个第二数据线，所述第一数据线用于驱动所述第一列像素中不同列的子像素，所述第二数据线用于驱动所述第二列像素中不同列的子像素，所述第一数据线中的至少一个但非全部的第一数据线与所述第二输出引脚电连接，剩余的第一数据线与所述第一输出引脚相应一一电连接，所述第二数据线中的至少一个但非全部的第二数据线与所述第一输出引脚电连接，剩余的第二数据线与所述第二输出引脚相应一一电连接。
[0004]本发明还提供了一种显示装置，所述显示装置包括显示面板，所述显示面板包括显示区域和围绕所述显示区域设置的非显示区域，所述非显示区域设置有源集成芯片和分线器，所述源集成芯片包括多个第一引脚及第二引脚，所述第一引脚及第二引脚相互间隔设置，所述第一引脚用于输出第一极性信号，所述第二引脚用于输出第二极性信号，所述分线器包括多个间隔设置的第一输入引脚、第二输入引脚、以及与每个第一输入引脚相对应的多个第一输出引脚、与每个第二输入引脚相对应的多个第二输出引脚，所述第一输入引脚用于接收所述第一极性信号并将所述第一极性信号传输至所述第一输出引脚，所述第二输入引脚用于接收所述第二极性信号并将所述第二极性信号输出至所述第二输出引脚，所述显示区域上设置间隔设置的第一列像素及第二列像素，所述显示区域上还设置多个第一数据线及多个第二数据线，所述第一数据线用于驱动所述第一列像素中不同列的子像素，所述第二数据线用于驱动所述第二列像素中不同列的子像素，所述第一数据线中的至少一个但非全部的第一数据线与所述第二输出引脚电连接，剩余的第一数据线与所述第一输出引脚相应一一电连接，所述第二数据线中的至少一个但非全部的第二数据线与所述第一输出引脚电连接，剩余的第二数据线与所述第二输出引脚相应一一电连接。
[0005]相较于现有技术，本发明的显示面板中通过将第一数据线中的至少一个但非全部的第一数据线驱动所述第一列像素中的不同的子像素，所述第二数据线中的至少一个但非全部的第一数据线驱动所述第二列像素中的不同的子像素，且所述第一数据线及所述第二数据线分别加载第一极性信号及第二极性信号，因此，所述第一列像素中的子像素并不是加载同样极性的信号，所述第二列像素中的子像素也并不是加载同样极性的信号，因此，所述显示面板显示画面的时候不会出现闪烁。
【附图说明】
[0006]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0007]图1为本发明第一较佳实施方式的显示面板的结构示意图。
[0008]图2为图1中I处的放大示意图。
[0009]图3为图1中显示面板的显示区域的像素的极性示意图。
[0010]图4为本发明第二较佳实施方式的显示面板的结构示意图。
[0011]图5为图4中II处的放大示意图。
[0012]图6为图4中显示面板的显示区域的像素的极性示意图。
[0013]图7为本发明第三较佳实施方式的显示面板的结构示意图。
[0014]图8为图7中III处的放大示意图。
[0015]图9为本发明图7中显示面板的显示区域的像素的极性示意图。
[0016]图10为本发明第四较佳实施方式的显示面板的结构示意图。
[0017]图11为图10中IV处的放大示意图。
[0018]图12为本发明图10中显示面板的显示区域的像素的极性示意图。
【具体实施方式】
[0019]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0020]请一并参阅图1、图2和图3，图1为本发明第一较佳实施方式的显示面板的结构示意图；图2为图1中I处的放大示意图；图3为图1中显示面板的显示区域的像素的极性示意图。所述显示面板10包括显示区域200和围绕所述显示区域200设置的非显示区域100。所述非显示区域100设置源集成芯片(Source IC) 110和分线器(DE-Mux) 130。所述源集成芯片110包括多个第一引脚111和多个第二引脚112，所述第一引脚111和所述第二引脚112相互间隔设置，所述第一引脚111用于输出第一极性信号，所述第二引脚112用于输出第二极性信号。所述分线器130包括多个间隔设置的第一输入引脚131、第二输入引脚132、以及与每个第一输入引脚131相对应的多个第一输出引脚133、与每个第二输入引脚132相对应的多个第二输出引脚134。在图1中仅仅示意出一个第一引脚111、一个第二引脚112、一个第一输入引脚131及一个第二输入引脚132。所述第一输入引脚131用于接收所述第一极性信号并将所述第一极性信号传输至所有的第一输出引脚133，所述第二输入引脚132用于接收所述第二极性信号并将所述第二极性信号传输至所有的第二输出引脚134。所述显示区域200上设置间隔设置的第一列像素210及第二列像素220，所述显示区域200上还设置多个第一数据线230及多个第二数据线240。在图2中仅仅示意出一个第一数据线230及一个第二数据线240。所述第一数据线230用于驱动所述第一列像素210中不同列的子像素，所述第二数据线240用于驱动所述第二列像素220中的不同列的子像素。所述第一数据线230中的至少一个但非全部的第一数据线230与所述第二输出引脚134电连接，以加载第二极性信号；剩余的第一数据线230与所述第一输出引脚133相应一一电连接，以加载第一极性信号。所述第二数据线240中的至少一个但非全部的第二数据线240与所述第一输出引脚133电连接，以加载第一极性信号；剩余的第二数据线240与所述第二输出引脚134相应一一电连接，以加载第二极性信号。在本实施方式中，所述第一输入引脚131通过扇出线与所述第一引脚111电连接，所述第二输入引脚132通过扇出线与所述第二引脚112电连接。
[0021]下面以第一列像素210中包括四列子像素，所述第二列像素220中包括四列子像素为例进行介绍。此时，多个所述第一输出引脚133相应地为四个，依次命名为第一子输出引脚1331、第二子输出引脚1332、第三子输出引脚1333及第四子输出引脚1334。相应地，多个第二输出引脚134相应地为四个，依次命名为第五子输出引脚1341、第六子输出引脚1342、第七子输出引脚1343及第八子输出引脚1344。其中，所述第一子输出引脚1331与所述第五子输出引脚1341连接第一总线140，所述第二子输出引脚1332与所述第六子输出引脚1342连接第二总线150，所述第三子输出引脚1333与所述第七子输出引脚1343连接第三总线160，所述第四子输出引脚1334与所述第八子输出引脚1344连接第四总线170。所述第一列像素210包括依次排列的第一列子像素211、第二列子像素212、第三列子像素213及第四列子像素214，所述第二列子像素220包括依次排列的第五列子像素221、第六列子像素222、第七列子像素223及第八列子像素224，其中，所述第五列子像素221邻近所述第四列子像素214设置。相应地，所述第一数据线230的数目为四个，为了方便描述，分别命名为第一子数据线231、第二子数据线232、第三子数据线233及第四子数据线234，所述第一子数据线231、所述第二子数据线232、所述第三子数据线233及所述第四子数据线234依次排列。相应地，所述第二数据线240的数目为四个，为了方便描述，分别命名为第五子数据线241、第六子数据线242、第七子数据线243及第八子数据线244，所述第五子数据线241、所述第六子数据线242、所述第七子数据线243及所述第八子数据线244依次排列