斜线DGl至第十二倾斜线DG12，交叉线⑶包括第一交叉线⑶I至第十三交叉线⑶13。然而，本发明不限于此。
[0130]像素PX设置在由倾斜线DGl至DG12和交叉线⑶I至⑶13限定的像素区。当从顶部看时，可以根据倾斜线DG和交叉线GD的布置对像素PX的形状进行各种改变和修改。在图3A和图3B中，示出了每个像素PX具有菱形形状的示例。
[0131]在像素PX之中，可以将结合到倾斜线DG或交叉线⑶并且在第三方向DR3上成直线设置的像素定义为像素行。像素行可以包括第一像素行PXRl至第十九像素行PXR19，但是本发明不限于此。
[0132]在下面的描述中，当标识具体的像素时，可以与指示位于基于第三方向DR3的像素行中的具体像素的的位置的标号一起从左角至右角对该具体像素所属的像素行的编号进行标记。例如，由于结合到第一倾斜线DGl和第二倾斜线DG2的像素PX2_1是第二像素行的第一个像素，因此将其定义为第二行第一像素PX2_1。
[0133]同样地，将结合到第二行第一像素PX2_1的薄膜晶体管定义为第二行第一薄膜晶体管TR2_1。可以将结合到第二像素行PXR2的薄膜晶体管称为第二行薄膜晶体管。
[0134]同样地，可以将施加到第二行第一薄膜晶体管TR2_1的数据电压称为第二行第一数据电压，可以将施加到第二行薄膜晶体管的数据电压称为第二行数据电压。
[0135]此外，可以用与像素行相同的附图标号来标记施加到与像素行结合的薄膜晶体管的栅极信号。例如，施加到第二行薄膜晶体管的栅极信号可以称为第二栅极信号。
[0136]在图3A和图3B中，示出了第一像素行PXRl至第十九像素行PXR19，即，180个像素PX1_1至PX19_2。此外，可以包括结合到像素PX1_1至PX19_2的180个薄膜晶体管TR1_1至TR19_2。然而，本发明不限于此。
[0137]在两个相邻的像素行中的一个像素行中的像素的数量可以与另一像素行中的像素的数量不同。基于每个像素行中的像素的数量在相邻的像素行(或第二方向DR2)的基础上是否增大、维持或减少，显示区AA通过像素行分为三个区。所述三个区可以包括增大区Al、维持区A2和减少区A3。
[0138]增大区Al包括第一像素行PXRl至第七像素行PXR7。每个像素行中的像素的数量可以从第一像素行PXRl朝向第七像素行PXR7按照每至少一个像素行地成等差数列增大。参照图3A和图3B，第一像素行PXRl包括一个像素，第二像素行PXR2包括三个像素，第七像素行PXR7包括13个像素。即，每当行变化时，像素的数量可以增大2。然而，本发明不限于此。例如，第一像素行中的像素的数量可以等于第二像素行中的像素的数量。第三像素行中的像素的数量可以等于第四像素行中的像素的数量，第三像素行和第四像素行中的每个像素行中的像素的数量可以大于第一像素行和第二像素行中的每个像素行中的像素的数量。
[0139]维持区A2包括具有相同数量的像素的第八像素行PXR8至第十二像素行PXR12。在图3A和图3B中，第八像素行PXR8至第十二像素行PXR12中的每个像素行可以包括15个像素。减少区A3包括第十三像素行PXR13至第十九像素行PXR19。每个像素行中的像素的数量可以从第十三像素行PXR13朝向第十九像素行PXR19按照每至少一个像素行地成等差数列减少。参照图3A和图3B，第十三像素行PXR13包括14个像素，第十四像素行PXR14包括12个像素，第十九像素行PXR19包括2个像素。即，每当行变化时，像素的数量可以减少2。然而，本发明不限于此。例如，第十三像素行中的像素的数量可以等于第十四像素行中的像素的数量。第十八像素行中的像素的数量可以等于第十九像素行中的像素的数量，第十八像素行和第十九像素行中的每个像素行中的像素的数量可以小于第十三像素行和第十四像素行中的每个像素行中的像素的数量。
[0140]在图3A中，示出了增大区Al中的像素的数量不同于减少区A3中的像素的数量的示例。然而，本发明不限于此。例如，增大区Al和减少区A3可以根据显示面板100的尺寸和形状而包括相同数量的像素。
[0141]倾斜线DG和交叉线⑶中的每个可以包括栅极线GL和数据线DL中的至少一种。
[0142]现在将描述栅极线GL和数据线DL的形状。
[0143]当从顶部看时，栅极线GL可以沿第三方向DR3延伸，数据线DL可以沿第四方向DR4延伸。栅极线GL和数据线DL可以设置在不同的层，并且绝缘材料设置在栅极线GL和数据线DL之间。即，栅极线GL和数据线DL彼此绝缘。
[0144]栅极线GL包括在第四方向DR4上彼此分隔开的第一栅极线GLl至第十九栅极线GL19。第一栅极线GLl至第十九栅极线GL19中的每条栅极线结合(例如，连接)到与像素行结合的薄膜晶体管的栅电极。例如，第一栅极线GLl结合到第一行第一薄膜晶体管TR1_1，第一行第一薄膜晶体管TR1_1结合到第一行第一像素PX1_1，第二栅极线GL2结合到第二行薄膜晶体管，第二行薄膜晶体管结合到第二像素行中的相应的像素PX2_1至PX2_3。同样地，第十九栅极线GL19结合到第十九行薄膜晶体管，第十九行薄膜晶体管分别结合到第十九像素行中的像素PX19_1至PX19_2。
[0145]数据线DL可以包括在第三方向DR3上彼此分隔开的第一数据线DLl至第二十数据线DL20。第一数据线DLl至第二十数据线DL20分别结合到与像素PX1_1至PX19_2结合的薄膜晶体管的源电极。
[0146]显示面板100还包括接触部分CTl和CT2。
[0147]接触部分CTl和CT2可以设置在外围边缘与最邻近于外围边缘的像素之间。外围边缘包括显示区AA的第一边缘E1、第二边缘E2和第四边缘E4中的至少一个。在图3A中，示出了外围边缘由第一边缘El和第二边缘E2组成的示例。
[0148]当从顶部看时，在显示区AA的第二方向DR2的两端处叠置的栅极线GL和数据线DL可以通过接触部分CTl和CT2互连。由于栅极线GL和数据线DL设置在不同的层，因此接触部分CTl和CT2可以通过形成在栅极线GL和数据线DL之间的接触孔以及填充在接触孔中的导电材料形成。
[0149]接触部分CTl和CT2可以包括形成在显示区AA的第二方向DR2的一端的第一接触部分CTl和形成在显示区AA的第二方向DR2的另一端的第二接触部分CT2。
[0150]当从顶部看时，第一栅极线GLl和第七数据线DL7在显示区AA的第二方向DR2的一端(例如，图3A的左侧)叠置，并且通过第一接触部分CTl互连。同样地，剩余的栅极线GL2至GL7中的每条栅极线与剩余的数据线DLl至DL6中的每条数据线在显示区AA的第二方向DR2的一端(例如，图3A的左侧)叠置，并且通过第一接触部分CTl互连。
[0151]当从顶部看时，第十三栅极线GL13和第二十数据线DL20在显示区AA的第二方向DR2的另一端(例如，图3A的右侧)叠置，并且通过第二接触部分CT2互连。同样地，剩余的栅极线GL14至GL19中的每条栅极线与剩余的数据线DL14至DL19中的每条数据线在显示区AA的第二方向DR2的另一端(例如，图3A的右侧)叠置，并且通过第二接触部分CT2互连。
[0152]倾斜线DG包括倾斜混合线DGl至DG7和倾斜栅极线DG8至DG12。
[0153]倾斜混合线DGl至DG7中的每条包括栅极线GL、数据线DL和第一接触部分CT1。在图3A中，倾斜混合线DGl至DG7可以是第一倾斜线DGl至第七倾斜线DG7。
[0154]倾斜混合线DGl至DG7中的每条包括在显示区AA的第二方向DR2的一端通过第一接触部分CTl互连的栅极线GL和数据线DL。例如，第一倾斜线DGl包括互连的第一栅极线GLl和第七数据线DL7。同样地，第七倾斜线DG7包括互连的第七栅极线GL7和第一数据线 DLl0
[0155]倾斜栅极线DG8至DG12中的每条包括栅极线GL。在图3A中，倾斜栅极线DG8至DG12可以是第八倾斜线DG8至第十二倾斜线DG12。
[0156]倾斜栅极线DG8至DG12分别包括第八栅极线GL8至第十二栅极线GL12。由于第八栅极线GL8至第十二栅极线GL12中的每条不与数据线DL在显示区AA的第二方向DR2的一端叠置，因此第八栅极线GL8至第十二栅极线GL12中的每条不结合(例如，连接)到数据线DL。
[0157]然而，本发明不限于此，在倾斜线DG的数量与显示面板100的尺寸或平面形状的减小成比例地减少的情况下，倾斜线DG可以仅形成在倾斜混合线上。
[0158]交叉线⑶包括交叉混合线⑶7至⑶13和交叉数据线⑶I至⑶6。
[0159]交叉混合线⑶7至⑶13中的每条包括栅极线GL、数据线DL和第二接触部分CT2。在图3A中，交叉混合线⑶7至⑶13可以是第七交叉线⑶7至第十三交叉线⑶13。
[0160]交叉混合线⑶7至⑶13中的每条包括在显示区AA的第二方向DR2的另一端通过第二接触部分CT2互连的栅极线GL和数据线DL。例如，第七交叉线⑶7包括互连的第十九栅极线GL19和第十四数据线DL14。同样地，第十三交叉线⑶13包括互连的第十三栅极线GL13和第二十数据线DL20。
[0161]交叉数据线⑶I至⑶6中的每条包括数据线DL。在图3A中，交叉数据线⑶I至⑶6可以是第一交叉线⑶I至第六交叉线⑶6。
[0162]交叉数据线⑶I至⑶6分别包括第八数据线DL8至第十三数据线DL13。由于第八数据线DL8至第十三数据线DL13中的每条不与栅极线GL在显示区AA的第二方向DR2的另一端叠置，因此第八数据线DL8至第十三数据线DL13中的每条不结合到栅极线GL。
[0163]然而，本发明不限于此，在交叉线GD的数量与显示面板100的尺寸或平面形状的减小成比例地减少的情况下，交叉线GD可以仅形成在交叉混合线上。
[0164]像素PX1_1至PX19_2可以通过像素行来驱动。在第一水平时间段期间，第一像素行PXRl被驱动。像素行可以被顺序地驱动。因此，第十九像素行PXR19可以在第十九水平时间段期间被驱动。
[0165]在增大区Al和减少区A3中，包括在相邻的像素行中的一个像素行中的像素的数量不同于包括在另一像素行中的像素的数量。这可以意味着在增大区Al和减少区A3中，在每个相邻的水平时间段期间被驱动的像素的数量不同。在维持区A2中，包括在相邻的像素行中的一个像素行中的像素的数量等于包括在另一像素行中的像素的数量。这可以意味着在维持区A2中，在水平时间段期间被驱动的像素的数量被维持为每个水平时间段相同。
[0166]本发明的实施例的显示面板100具有通过布置倾斜线DGl至DG12和交叉线⑶I至GD13使栅极线GL和数据线DL在第二方向DR2的两端通过接触部分CTl和CT2来结合的结构。利用该结构，能够去除或最小化在显示区AA的第二方向DR2的外围处的非显示区。换言之，显示面板100仅包括在第一方向DRl的一端的用于形成焊盘部分的非显示区NA，并且可以去除或最小化与三个剩余的边缘对应的边框。
[0167]将参照图4A至图6B来描述显示面板100的驱动方法。
[0168]图4A是示出驱动第一像素行PXRl的方法的图，图5A是示出驱动第二像素行PXR2的方法的图，图6A是示出驱动第十三像素行PXR13的方法的图。图4B和图5B是在图4A和图5A中示出的第一行第一像素和第二行第一像素的放大图。图6B是在图6A中示出的第十三行第十四像素的放大图。
[0169]参照图4A和图4B，在第一水平时间段期间，第一栅极信号施加到第一倾斜线DG1，与第一栅极信号同步的第一数据电压施加到交叉线GDI。第一行第一薄膜晶体管TR1_1响应于第一栅极信号将第一数据电压传输到第一行第一像素PX1_1。因此，由一个像素形成的第一像素行PXRl发射与第一数据电压对应的光(例如，用于显示图像)。
[0170]参照图5A和图5B，在第二水平时间段期间，第二栅极信号施加到第二倾斜线DG2，与第二栅极信号同步的第二数据电压在第二水平时间段期间施加到倾斜线DG1、第一交叉线⑶I和第二交叉线⑶2。第二行第一薄膜晶体管TR2_1、第二行第二薄膜晶体管和第二行第三薄膜晶体管响应于第二栅极信号将第二数据电压传输到第二像素行PXR2中的相应的像素。因此，第二像素行PXR2中的像素发射与第二数据电压对应的光。
[0171]第一栅极信号在第一水平时间段期间施加到第一倾斜线DG1，但是第二数据电压在作为下一水平时间段的第二水平时间段期间施加到第一倾斜线DG1。栅极信号和数据信号中的一种可以施加到均包括互连的栅极线GL和数据线DL的倾斜混合线DGl至DG7。栅极信号可以施加到均由栅极线GL形成的倾斜栅极线DG8至DG12。
[0172]第三栅极信号至第十二栅极信号可以以与第一像素行PXRl和第二像素行PXR2相同的方式顺序地施加到第三倾斜线DG3至第十二倾斜线DG12。在这种情况下，第三像素行PXR3至第十二像素行PXR12可以被顺序地驱动以发射光(例如，以显示图像)。
[0173]参照图6A和图6B，第十三栅极信号在第十三水平时间段期间施加到第十三交叉线GD13。在第十三水平时间段期间，与第十三栅极信号同步的第十三行数据电压施加到第一倾斜线DGl、第二倾斜线DG2和第一交叉线⑶I至第十二交叉线⑶12。第十三行薄膜晶体管响应于第十三栅极信号将第十三行数据电压分别传输到第十三像素行PXR13中的像素。例如，第十三行第十四薄膜晶体管响应于第十三栅极信号将第十三行第十四数据电压传输到第十三行第十四像素PX13_14。因此，第十三像素行PXR13中的像素发射与第十三行数据电压对应的光。
[0174]第一栅极信号至第十二栅极信号可以顺序地施加到第一倾斜线DGl至第十二倾斜线DG12。第十三栅极信号至第十九栅极信号可以以与第七交叉线GD7至第十三交叉线⑶13相反的顺序施加到第七交叉线⑶7至第十三交叉线⑶13。
[0175]栅极信号和数据信号中的一种可以施加到均包括互连的栅极线GL和数据线DL的交叉混合线⑶7至⑶13。数据信号可以施加到均由数据线DL形成的交叉数据线⑶I至GD6。
[0176]现在将参照图7和图8来描述在栅极信号和数据信号分别施加到倾斜线和交叉线时可能发生的不期望的结果。
[0177]图7是示意性地示出在驱动第十二像素行的时间点的显示面板的图。图8是示出薄膜晶体管的电压-电流特性的曲线图。
[0178]对每个像素行顺序地施加的栅极信号可以由栅极导通电压Vl和栅极截止电压V2形成。可以根据结合(例如，连接)到像素的薄膜晶体管TR1_1至TR19_2的特性来决定栅极导通电压Vl和栅极截止电压V2的电压电平。
[0179]在薄膜晶体管具有在图8中示出的电压-电流特性的情况下，栅极导通电压Vl被设置为20V，栅极截止电压V2被设置为-7V。在图8中示出的电压-电流特性仅是示例，本实施例不限于此。例如，可以根据薄膜晶体管的材料的物理特性来改变栅极导通电压Vl和栅极截止电压V2。在下面的描述中，将作为示例来描述结合到各个像素并具有图8的特征的薄膜晶体管。
[0180]顺序地施加到每个像素行的数据电压根据灰阶具有第一数据电压范围DW1。数据电压可以在第一数据电压范围DWl内具有与灰阶等级对应的电压电平。可以根据薄膜晶体管TR1_1至TR19_2的特性来确定第一数据电压范围DWl。
[01