]由于第一输出晶体管Ml、第二输出晶体管M2的栅极与第三反相器Y3的输出端子率禹合，因此，第一输出晶体管Ml和第二输出晶体管M2导通。
[0107]由于第三输出晶体管M3、第五输出晶体管M5的栅极与第三反相器Y3的输出端子耦合，第四输出晶体管M4、第六输出晶体管M6的栅极与第四反相器Y4的输出端子耦合，因此，输出晶体管M3、M4、M5、M6关闭。结果，第一和第二扫描输出端子outl和out2输出VDD信号从而处于高电平，即，outl=VDD，out2=VDD。
[0108]可以看出，在第三时间区间T3及T3之后，节点nl维持在高电平，发光控制输出端子out维持在低电平,第一和第二扫描输出端子outl和out2的输出信号(参见图2和图6,Gln和Gl)维持在高电平。另外，如图5所示，发光控制输出端子out的高电平输出信号对应于发光时序控制信号ckel的一个周期。第一和第二扫描输出端子outl和out2的低电平输出与第一和第二扫描时序控制信号ckvl和ckv2同相。
[0109]参照图2-6，对于第二驱动级，输入端子in可接收第一驱动级的发光控制输出端子out的输出信号。第一时钟端子ckl和第二时钟端子ck2可分别接收反相发光时序控制信号cke2和发光时序控制信号ckel,第三时钟端子ck3和第四时钟端子ck4可分别接收第二扫描时序控制信号ckv2和第一扫描时序控制信号ckvl。
[0110]在第一时间区间Tl，第二驱动级的第一输入信号端子in的输入信号(即，第一驱动级的发光控制输出端子out的输出信号)为高电平，发光时序控制信号ckel为低电平，反相发光时序控制信号cke2为高电平。因此，第二驱动级的第一受控反相器Yl的端子in_p为低电平，端子in_n为高电平。第二受控反相器Y2的端子in_p为高电平，端子in_n为低电平。这时，第一受控反相器Yl启动，第二受控反相器Y2关闭。参照前面对于第一驱动级的描述，易于理解，在启动过一次之后(第一巾贞之后)，第三反向器Y3与第一反向器Π这时形成一闭锁的回路使nl维持在高电平，发光控制输出端子out维持在低电平，第四反相器Y4的输出为高电平。
[0111]参见图5及上面对第一驱动级的说明，这时，第二驱动级的第一和第二扫描输出端子outl和out2的输出为高电平。
[0112]类似地，参见图5及上面对第一驱动级的说明，在第二和第三时间区间T2和T3，第二驱动级的发光控制输出端子out的输出信号En2为高电平，第二驱动级的第一和第二扫描输出端子outl和out2的输出信号G2n和G2分别为第二扫描时序控制信号ckv2和第一扫描时序控制信号ckvl。在第四时间区间T4及T4之后，第二驱动级的发光控制输出端子out的输出信号En2维持低电平,第二驱动级的第一和第二扫描输出端子outl和out2的输出信号G2n和G2维持高电平。
[0113]其他驱动级的输出时序状态可以类似地得到，如图6所示，其中示出包括四个驱动级的发光控制与扫描驱动器200的示例时序图，每个驱动级电路包括图3-4的发光控制驱动单元和扫描驱动单元。
[0114]以上参照图5和图6描述了根据本公开的发光控制与扫描驱动器的工作原理及示例时序图。然而，本公开不限于此。例如，ckv2及ckvl的時序可依照像素驱动所需的信号做調整。又例如，启动脉冲信号ste的脉冲宽度可以大于发光时序控制信号ckel的脉冲宽度，但要小于发光时序控制信号ckel的一个周期。
[0115]图7示出图3的示例驱动级中的受控反相器300的示例实施方式的电路图。
[0116]受控反相器300包括第一晶体管Tl、第二晶体管T2、第三晶体管T3和第四晶体管T4。第一晶体管Tl和第二晶体管T2可以例如是NMOS晶体管，第三晶体管T3和第四晶体管T4可以例如是PMOS晶体管。
[0117]第二晶体管T2的源极和第三晶体管T3的漏极与受控反相器300的输出端子耦合，第二晶体管T2和第三晶体管T3的栅极与第一输入端子in耦合，第二晶体管T2的漏极与第一晶体管Tl的源极耦合，第三晶体管T3的源极与第四晶体管T4的漏极耦合。
[0118]第一晶体管Tl的漏极与第二电源VSS耦合，第一晶体管Tl的栅极与第三输入端子in_n f禹合。
[0119]第四晶体管T4的源极与第一电源VDD耦合，第四晶体管T4的栅极与第二输入端子in_p f禹合。
[0120]本领域技术人员易于理解图7所示电路的工作原理，在此不再赘述。显然，本公开不限于此，也可以采用其他方式实现受控反相器。
[0121]根据示例实施方式，发光控制驱动电路和扫描驱动电路被整合在一起，有效地简化了电路设计，并简化了所需的控制时序讯号。
[0122]图9示出根据本公开示例实施方式的显示装置500。
[0123]图10示出可用于图9的显示装置的像素驱动电路的示例实施方式。图10示出的像素驱动电路与本领域常用的像素驱动电路类似，因此省略其详细描述。
[0124]下面参照图9和10描述根据本公开示例实施方式的显示装置500。
[0125]参照图9和10，显示装置500包括像素阵列40。像素阵列40包括多个像素50，每个像素50包括像素驱动电路152和有机发光二极管OLED并连接到扫描线SI至Sn、数据线Dl至Dm、发光控制线El至En、第一电源ELVDD及第二电源ELVSS。所述像素驱动电路从所述数据线接收数据信号并控制提供给所述有机发光二极管的驱动电流。
[0126]显示装置500还包括上面描述的根据本公开的发光控制与扫描驱动器200，用于向所述扫描线提供扫描信号及向所述发光控制线提供发光控制信号，以及用于向所述数据线提供数据信号的数据驱动器20。
[0127]显示装置500还可包括时序控制器60，用于向所述发光控制与扫描驱动器提供启动脉冲信号、发光时序控制信号、反相发光时序控制信号、第一扫描时序控制信号及第二扫描时序控制信号。
[0128]易于理解，所示出和描述的发光控制驱动器、发光控制与扫描驱动器及显示装置的实现仅是示例性的，而不是用于限制本发明。
[0129]例如，根据具体像素驱动电路，也可以省略第二扫描输出端子out2及相关电路。即，省略扫描驱动单元中的输出晶体管M2、M5和M6及第四输入端子ck4和第二扫描输出端子out2。这时，输出信号中不包括信号Gl、G2，…Gn。或者，也可以将输出信号Gl和Gln组合为包括多个脉冲串的扫描信号。
[0130]又例如，通过增加反相器，发光控制输出端子out的输出信号可以反相。
[0131]以上具体地示出和描述了本公开的示例性实施方式。应该理解，本公开不限于所公开的实施方式，相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效布置。
【主权项】
1.一种发光控制与扫描驱动器，包括输出发光控制信号和扫描信号的多个驱动级，其中每个驱动级包括: 发光控制驱动单元，具有第一输入信号端子、第一时钟端子、第二时钟端子和发光控制输出端子，并配置为基于所述第一输入信号端子输入的输入信号、所述第一时钟端子输入的发光时序控制信号、以及所述第二时钟端子输入的反相发光时序控制信号在发光控制输出端子输出发光控制信号，其中所述反相发光时序控制信号是所述发光时序控制信号的反相信号；及 扫描驱动单元，具有第二输入信号端子、第三时钟端子、第四时钟端子和至少一个扫描输出端子，并配置为基于所述第二输入信号端子输入的基于发光控制驱动单元的发光控制信号的控制信号、所述第三时钟端子输入的第一扫描时序控制信号、及所述第四时钟端子输入的第二扫描时序控制信号而在所述至少一个扫描输出端子输出至少一个扫描信号。2.如权利要求1所述的发光控制与扫描驱动器，其中所述控制信号为所述发光控制信号。3.如权利要求1所述的发光控制与扫描驱动器，其中所述发光控制驱动单元包括第一受控反相器、第二受控反相器及第三反相器， 其中每个所述第一受控反相器和所述第二受控反相器包括第一输入端子、第二输入端子、第三输入端子和输出端子，所述第一受控反相器和所述第二受控反相器配置为:当所述第二输入端子是低电平而所述第三输入端子是高电平时，所述第一受控反相器和所述第二受控反相器启动并在所述输出端子输出与所述第一输入端子的信号反相的信号，当所述第二输入端子是高电平而所述第三输入端子是低电平时，所述第一受控反相器和所述第二受控反相器关闭， 其中所述第一受控反相器的第一输入端子、第二输入端子、第三输入端子分别耦合至所述第三反相器的输出端子、所述第二时钟端子和所述第一时钟端子，所述第一受控反相器的输出端子耦合至所述第三反相器的输入端子， 其中所述第二受控反相器的第一输入端子、第二输入端子、第三输入端子分别耦合至所述发光控制驱动单元的所述第一输入信号端子、所述第一时钟端子和所述第二时钟端子，所述第二受控反相器的输出端子耦合至所述第三反相器的输入端子。4.如权利要求3所述的发光控制与扫描驱动器，其中所述第三反相器的输出端子直接或间接耦合至所述发光控制驱动单元的所述发光控制输出端子。5.如权利要求3所述的发光控制与扫描驱动器，其中每个所述第一受控反相器和第二受控反相器包括:第一晶体管、第二晶体管、第三晶体管和第四晶体管， 其中所述第一晶体管和所述第二晶体管是NMOS晶体管，所述第三晶体管