专利名称：扫描驱动器和具有该扫描驱动器的有机发光显示装置的制作方法
技术领域：
本发明涉及一种用于有机发光显示装置(OLED)的扫描驱动器，更具体地讲，涉及一种包括相同传导类型的晶体管的扫描驱动器。
背景技术：
扫描驱动器向有源矩阵(AM)有机发光显示装置(OLED)提供扫描信号。当扫描信号被提供时，OLED的像素被选择，并且数据信号被施加到所选择的像素。被施加了数据信号的像素存储数据信号，并响应于存储的数据信号执行发光操作。
通过半导体制造工艺在晶体硅基底上形成扫描驱动器。将在晶体硅基底上形成的扫描驱动器电连接至所述像素。
近年来，利用了在还形成有OLED的有机基底上形成扫描驱动器的系统化面板(SOP)技术。扫描驱动器的晶体管的传导类型可与像素的晶体管的传导类型相同，以便可在与形成有OLED的基底相同的基底上形成扫描驱动器。然而，传导类型与像素的晶体管相同的晶体管的扫描驱动器的复杂电路不能获得满意的特性，并需要复杂的制造工艺。
因此，需要一种用于具有与像素的晶体管相同的传导类型的晶体管的扫描驱动器的简单电路。
发明内容
因此，本发明提供了一种用于有机发光显示装置(OLED)的扫描驱动器、包括扫描驱动器实施例的OLED以及用于驱动扫描驱动器以在OLED上产生图像的方法，所述扫描驱动器包括与OLED的像素中使用的晶体管相同传导类型的晶体管。
在本发明示例性实施例中，扫描驱动器包括第一采样器，与反相时钟信号同步对输入信号采样；第二采样器，与时钟信号同步对第一采样器的输出信号采样；第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算，并生成第一扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算，并生成第二扫描信号。
在本发明另一示例性实施例中，扫描驱动器包括第一采样器，与第一时钟信号同步对开始信号采样；第二采样器，与第二时钟信号同步对第一采样器的输出信号采样，所述第二时钟信号是将第一时钟信号反相的信号；第三采样器，与第一时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算，并生成奇数扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算，并生成偶数扫描信号，其中，所述第一采样器、第二采样器、第三采样器、或门、与非门的晶体管具有相同的传导类型。
在另一示例性实施例中，提供了一种OLED，所述OLED包括显示区域，具有显示图像的像素；数据驱动器，通过数据线被连接到所述显示区域，用于将数据信号发送到所述像素以显示图像；扫描驱动器，通过扫描线被连接到所述显示区域，用于将扫描信号发送到所述像素以显示图像。在OLED中使用的扫描驱动器包括第一采样器，与反相时钟信号同步对输入信号采样；第二采样器，与时钟信号同步对第一采样器的输出信号采样；第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算以生成第一扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算以生成第二扫描信号。将第一扫描信号和第二扫描信号提供给所述显示区域以选择用于显示图像的像素。
本发明的另一实施例提供了一种生成用于输入到OLED的扫描电极的扫描信号并驱动包括在OLED中的像素以产生图像的方法，所述方法包括接收包括时钟信号、反相时钟信号和开始信号的三个输入信号；通过使用反相时钟信号的第一周期对开始信号采样以生成第一采样信号；将第一采样信号反相以生成第一反相采样信号；通过使用时钟信号的第一周期对第一反相采样信号采样以生成第二采样信号；将第二采样信号反相以生成第二反相采样信号；通过对第一反相采样信号和第二反相采样信号执行逻辑或运算来生成第一扫描信号；通过使用反相时钟信号的第二周期对第二反相采样信号采样以生成第三采样信号；将第三采样信号反相以生成第三反相采样信号；和通过对第二反相采样信号和第三反相采样信号执行逻辑与非运算来生成第二扫描信号。
将参照参考附图的本发明特定示例性实施例中来描述本发明的上述和其他特征，其中图1是根据本发明示例性实施例的有机发光显示装置(OLED)的扫描驱动器的方框图；图2是图1中示出的采样器的电路图；图3是图2中示出的反相器的电路图；图4是图1中示出的或门的电路图；图5是图1中示出的与非门的电路图；图6是示出图1中示出的扫描驱动器的操作的时序图；和图7是根据本发明实施例的OLED。
具体实施例方式
现在将参照显示了本发明示例性实施例的附图来更全面地描述本发明。
图1是根据本发明示例性实施例的有机发光显示装置(OLED)的扫描驱动器的方框图。
参照图1，所述扫描驱动器包括采样器100、120、140和160；或门110和150以及与非门130，它们中的每一个都对相邻采样器的输出信号执行逻辑运算。
第一采样器100接收开始信号IN和反相时钟信号/CLK。第一采样器100在反相时钟信号/CLK的下降沿对开始信号IN采样，将采样的信号反相，并生成输出信号OUT1。将第一采样器100的输出信号OUT1施加到第一或门110和第二采样器120。
第二采样器120接收第一采样器100的输出信号OUT1。另外，第二采样器120接收时钟信号CLK。第二采样器120在时钟信号CLK的下降沿对接收的信号OUT1采样，将采样的信号反相，并生成输出信号OUT2。将第二采样器120的输出信号OUT2施加到第一或门110、第一与非门130和第三采样器140。
第一或门110对输出信号OUT1和OUT2执行逻辑或运算，并生成第一扫描信号SCAN[1]。
第三采样器140接收第二采样器120的输出信号OUT2。另外，将反相时钟信号/CLK施加到第三采样器140。第三采样器140在反相时钟信号/CLK的下降沿对输出信号OUT2采样，将采样的信号反相，并生成输出信号OUT3。将第三采样器140的输出信号OUT3施加到第一与非门130、第二或门150和第四采样器160。
第一与非门130接收输出信号OUT2和OUT3，对接收的信号执行与非运算，并生成第二扫描信号SCAN[2]。
第四采样器160接收第三采样器140的输出信号OUT3。另外，将时钟信号CLK施加到第四采样器160。第四采样器160在时钟信号CLK的下降沿对输出信号OUT3采样，将采样的信号反相，并生成输出信号OUT4。将第四采样器160的输出信号OUT4施加到第二或门150、第二与非门(未示出)和第五采样器(未示出)。
第二或门150接收输出信号OUT3和OUT4，对接收的信号执行逻辑或运算，并生成第三扫描信号SCAN[3]。
即，第一或门110对分别为OUT2和OUT1的第二采样器120的输出信号和输入信号执行逻辑或运算。第一与非门130对分别为OUT2和OUT3的第三采样器140的输入信号和输出信号执行与非运算。另外，第二或门150对分别为OUT4和OUT3的第四采样器160的输出信号和输入信号执行逻辑或运算。总之，生成奇数扫描信号的或门对偶数采样器的输入信号和输出信号执行逻辑或运算，并生成奇数扫描信号。另外，生成偶数扫描信号的与非门对奇数采样器的输入信号和输出信号执行与非运算，并生成偶数扫描信号。例如，生成奇数扫描信号SCAN[1]或者SCAN[3]的或门110或者或门150对两个偶数采样器，即第二采样器120或第四采样器160的输入信号和输出信号执行逻辑或运算，以生成奇数扫描信号。另外，生成偶数采样信号SCAN[2]的与非门130对奇数采样器，即第三采样器140的输入信号和输出信号执行与非运算，以生成偶数扫描信号。
图2是图1显示的采样器的电路图。
参照图2，采样器100、120、140和160中的每一个都包括晶体管和与晶体管连接的反相器。
例如，第一采样器100包括用于接收开始信号IN的晶体管Q1和与晶体管Q1连接的第一反相器105。另外，将反相时钟信号/CLK施加到晶体管Q1的栅极。晶体管Q1响应于反相时钟信号/CLK而被导通/截止。由于第一采样器100的晶体管Q1响应于反相时钟信号/CLK，或时钟信号CLK(在一些其他采样器的情况下)而将开始信号IN发送到第一反相器105，所以可用传输门来代替晶体管Q1。尽管在图2中示出晶体管是PMOS晶体管，但是所述晶体管可以是NMOS晶体管。
因为示例性的晶体管Q1被显示为PMOS晶体管，所以晶体管Q1在反相时钟信号/CLK的低电平时间段期间导通以允许开始信号IN被发送到第一反相器105。由于晶体管Q1在反相时钟信号/CLK的低电平时间段期间导通，所以晶体管Q1在反相时钟信号/CLK的下降沿对开始信号IN采样。第一反相器105将采样的信号反相，并生成输出信号OUT1。输出信号OUT1成为第二采样器120的输入信号。
第二采样器120具有与第一采样器相同的结构。但是，第二采样器120的输入信号是第一采样器100的输出信号OUT1，晶体管Q2响应于时钟信号CLK而被导通/截止。在时钟信号CLK的低电平时间段期间晶体管Q2对输出信号OUT1采样，第二反相器125将采样的信号反相，并生成输出信号OUT2。
第三采样器140和第四采样器160具有与第一采样器100相同的结构。但是，第三采样器140接收第二采样器120的输出信号OUT2，响应于用于控制晶体管Q3的导通和截止操作的反相时钟信号/CLK而对输出信号OUT2采样，通过第三反相器145将采样的信号反相，并生成输出信号OUT3。另外，第四采样器160包括晶体管Q4和第四反相器165。将时钟信号CLK施加到晶体管Q4的栅极，晶体管Q4在时钟信号CLK的下降沿对第三采样器140的输出信号OUT3采样。第四反相器165将采样的信号反相，并生成输出信号OUT4。反相器105、125、145和165中的每一个都可被锁存器代替。
在图2中，可以看出，将反相时钟信号/CLK施加到奇数采样器，将时钟信号CLK施加到偶数采样器。在不同的实施例中，可将时钟信号CLK施加到奇数采样器，将反相时钟信号/CLK施加到偶数采样器，并且晶体管Q1、Q2、Q3和Q4可以是NMOS晶体管。
图3是在图2中示出的反相器105、125、145和165中的任何一个的电路图。
参照图3，反相器包括晶体管Q31、Q32和Q33。晶体管Q31被连接在正电源线(rail)Vpos和反相器的输出端OUTinv之间。另外，将反相器的输入信号INinv施加到晶体管Q31的栅极。
晶体管Q32被连接在负电源线Vneg和晶体管Q33的栅极之间。由于晶体管Q32的栅极被连接到负电源线Vneg，所以晶体管Q32作为二极管连接。晶体管Q33被连接在反相器的输出端OUTinv和负电源线Vneg之间。晶体管Q33的栅极被连接到晶体管Q32。
在所示的示例性实施例中，晶体管Q31、Q32和Q33被显示为PMOS晶体管。因此，当反相器的输入信号INinv是低电平时，晶体管Q31被导通。另外，作为二极管连接的晶体管Q32和晶体管Q33被导通。晶体管Q31的通道宽度与通道长度的比W/L可大于晶体管Q33的通道宽度与通道长度的比。由于导通了晶体管Q31，所以输出信号OUTinv保持高电平。另外，晶体管Q33用作有源负载。
当反相器的输入信号INinv是高电平时，晶体管Q31被截止。然而，由于作为二极管连接的晶体管Q32，所以晶体管Q33保持导通，因此输出信号OUTinv变为低电平。
图3中示出的反相器可具有各种不同的结构，并不限于上述示例性实施例。
图4是图1示出的或门110和150中的任何一个的电路图。
参照图4，晶体管Q41被连接在正电源线Vpos和第一节点N1之间。将或门的第一输入信号INor1施加到晶体管Q41的栅极。晶体管Q42被连接在第一节点N1和第二节点N2之间。将或门的第二输入信号INor2施加到晶体管Q42的栅极。
晶体管Q43和Q44用作晶体管Q41和Q42的有源负载。晶体管Q43被连接在负电源线Vneg和晶体管Q44的栅极之间。晶体管Q43的栅极也被连接到负电源线Vneg，从而晶体管Q43作为二极管连接。晶体管Q44被连接在第二节点N2和负电源线Vneg之间。晶体管Q44的栅极被连接到作为二极管连接的晶体管Q43。
晶体管Q45被连接在正电源线Vpos和或门的输出端OUTor之间。将晶体管Q45的栅极连接到第二节点N2。
晶体管Q46和Q47用作晶体管Q45的有源负载。晶体管Q46被连接在负电源线Vneg和晶体管Q47的栅极之间。晶体管Q46的栅极也被连接到负电源线Vneg，从而晶体管Q46作为二极管连接。晶体管Q47被连接在或门的输出端和负电源线Vneg之间。晶体管Q47的栅极被连接到作为二极管连接的晶体管Q46。
晶体管Q41、Q42、Q43和Q44用作或非门。具体地讲，晶体管Q43和Q44用作或非门的有源负载。另外，晶体管Q45、Q46和Q47用作反相器。具体地讲，晶体管Q46和Q47用作反相器的有源负载。或非门和反相器一起生成或门110和150。
在所示的示例性实施例中，当两个输入信号INor1和INor2中的至少一个是高电平时，正电源线Vpos和第二节点N2之间的电路连接被切断。由于晶体管Q44用作有源负载，所以第二节点N2是低电平。晶体管Q45响应于节点N2的低电平信号而被导通，因此输出信号OUTor变成高电平。
当输入信号INor1和INor2二者都是低电平时，正电源线Vpos被电连接到第二节点N2，并且高电平信号被施加到第二节点N2。晶体管Q45响应于节点N2的高电平信号而被截止。因此，由于晶体管Q47用作有源负载，所以输出信号OUTor变成低电平。
总之，如果一个或两个输入为高，则输出为高；如果两个输入都为低，则输出为低。其结果是，图4中示出的电路以上述方式执行逻辑或运算。
图5是图1中示出的与非门130的电路图。
参照图5，与非门电路包括第一开关单元200、第二开关单元220、有源负载260以及有源负载选择单元240。在其他实施例中，与非门还可包括电容C。
第一开关单元200被连接在正电源线Vpos和第一节点ND1之间。第一开关单元200包括两个晶体管Q51和Q52，这两个晶体管彼此相对(opposite toeach other)连接。即，晶体管Q51的两个电极被连接到晶体管Q52的两个电极。另外，将输入信号INnand1施加到晶体管Q51的栅极，将输入信号INnand2施加到晶体管Q52的栅极。
第二开关单元220被连接在第一节点ND1和第二节点ND2之间。第二开关单元220包括两个晶体管Q53和Q54，这两个晶体管彼此相对连接。即，晶体管Q53的两个电极被连接到晶体管Q54的两个电极。另外，将输入信号INnand1施加到晶体管Q53的栅极，将输入信号INnand2施加到晶体管Q54的栅极。
有源负载选择单元240被连接在第二节点ND2和负电源线Vneg之间，并包括两个晶体管Q55和Q56。晶体管Q55被连接在第二节点ND2和晶体管Q56之间，并响应于反相输入信号/INnand1而截止/导通。晶体管Q56被连接在晶体管Q55和负电源线Vneg之间。将反相输入信号/INnand2施加到晶体管Q56的栅极，晶体管Q56响应于反相输入信号/INnand2而被导通/截止。
有源负载260包括连接在第一节点ND1和负电源线Vneg之间的晶体管Q57。将第二节点ND2的信号施加到晶体管Q57的栅极。
电容C被连接在第一节点ND1和第二节点ND2之间。电容C用于在预定时间段内将第一节点ND1的输出信号OUTnand保持在特定电平。
当两个输入信号INnand1和INnand2中的至少一个是低电平时，第一开关单元200和第二开关单元220被导通。相应地，因为第一节点ND1和第二节点ND2被连接到负电源线Vneg，所以它们为高电平。另外，有源负载选择单元240的晶体管Q55和Q56中的至少一个响应于反相输入信号/INnand1和/INnand2而被截止。因此，负电源线Vneg和第二节点ND2之间的电路连接被切断。因为晶体管Q57的被连接到第二节点ND2的栅极和被连接第一节点ND1的源极实质上是相同电平，所以晶体管Q57被截止。其结果是，高电平信号从正电源线Vpos通过第一开关单元200被发送到第一节点ND1，而不能通过被截止的有源负载260。因此，输出信号OUTnand变成高电平或保持高电平。
当两个输入信号INnand1和INnand2二者均为高电平时，第一开关单元200和第二开关单元220被截止。相应地，从正电源线Vpos到第一节点ND1的电路被切断，从第一节点ND1到第二节点ND2的电路也被切断。由于反相输入信号/INnand1和/INnand2二者均为低电平，所以有源负载选择单元240被导通。即，第二节点ND2和负电源线Vneg之间的电路被构成。由于有源负载选择单元240被导通，所以第二节点ND2的信号基本上与负电源线Vneg为相同电平。另外，有源负载260的晶体管Q57响应于第二节点ND2的信号电平而被导通，因此输出信号OUTnand变为低电平或保持低电平。
尽管在图3、4和5的示例性实施例中示出的正电源线Vpos和负电源线Vneg相同，但是在其他实施例中，用于反相器的电源线、用于或门的电源线和用于与非门的电源线可彼此不同。即，各个电源线可具有不同的电平和电源。
图6是示出图1所示的扫描驱动器的操作的时序图。
参照图1和图6，在反相时钟信号/CLK的第一周期的下降沿对开始信号IN采样。在第一采样器100中将采样的开始信号IN反相。由于开始信号IN在反相时钟信号/CLK的下降沿和低电平时间段期间保持高电平，所以第一采样器100的输出信号OUT1在反相时钟信号的第一周期保持低电平。将输出信号OUT1施加到第一或门110和第二采样器120。
第二采样器120在时钟信号CLK的第一周期的下降沿对信号OUT1采样。在第二采样器120中将采样的信号OUT1反相。由于信号OUT1在时钟信号CLK的第一周期的下降沿和低电平时间段保持低电平，所以第二采样器120的输出信号OUT2从时钟信号CLK的第一周期的低电平时间段到时钟信号的第二周期的高电平时间段保持高电平。将第二采样器120的输出信号OUT2施加到第一或门110、与非门130和第三采样器140。
第三采样器140在反相时钟信号/CLK的第二周期的下降沿对信号OUT2采样。在第三采样器140中将采样的信号OUT2反相。由于信号OUT2在反相时钟信号/CLK的第二周期的下降沿和低电平时间段期间保持高电平，所以在反相时钟信号/CLK的第二周期第三采样器140的输出信号OUT3保持低电平。
第一或门110对第一采样器100的输出信号OUT1(即，第二采样器120的输入信号)和第二采样器120的输出信号OUT2执行逻辑或运算，并生成第一扫描信号SCAN[1]，该第一扫描信号SCAN[1]在时钟信号CLK的第一周期的高电平时间段期间为低电平。
另外，第一与非门130对第三采样器140的输入信号OUT2和输出信号OUT3执行与非运算，并生成第二扫描信号SCAN[2]，该第二扫描信号SCAN[2]在时钟信号CLK的第一周期的低电平时间段期间为低电平。
第二或门150对第四采样器160的输入信号OUT3和输出信号OUT4(在图6中未示出)执行逻辑或运算，并生成第三扫描信号SCAN[3]，该第三扫描信号SCAN[3]在时钟信号CLK的第二周期的高电平时间段期间为低电平。
即，通过对偶数采样器的输入信号和输出信号的逻辑或运算生成奇数扫描信号SCAN[1，3，5，...]，而通过对奇数采样器的输入信号和输出信号的与非运算生成偶数扫描信号SCAN[2，4，6，...]。
在其他实施例中，通过以不同的方式施加时钟信号CLK和开始信号IN，可通过与非运算来生成奇数扫描信号SCAN[1，3，5，...]，可通过逻辑或运算来生成偶数扫描信号SCAN[2，4，6，...]。
尽管如所述示例性实施例所示，采样器100、120、140和160、或门110和150、与非门140每个都包括PMOS晶体管，但可用NMOS来代替。然而，扫描驱动器的所有晶体管具有相同的传导类型。扫描驱动器的晶体管可具有与被扫描信号驱动的像素的晶体管相同的传导类型。
如上所述，本发明的扫描驱动器包括相同传导类型的晶体管，并具有简单的电路结构。因此，可通过使用系统化面板(SOP)技术在相同的基底上容易地形成显示装置的像素和扫描驱动器。
本发明的实施例描述了可通过使用相同传导类型的晶体管而形成的扫描驱动器。本发明的扫描驱动器还可具有可在基底上容易地形成的简单电路。
图7示出根据本发明实施例的有机发光显示装置700。图7的有机发光显示装置700可包括本发明实施例描述的扫描驱动器。有机发光显示装置700包括显示区域730，包括连接到扫描线S1至Sn和数据线D1至Dm的像素740；扫描驱动器710，驱动扫描线S1至Sn；和数据驱动器720，驱动数据线D1至Dm。扫描驱动器710生成扫描信号，并将生成的扫描信号提供给扫描线S1至Sn。数据驱动器720生成数据信号，并将生成的数据信号与扫描信号同步提供给数据线D1至Dm。显示区域730分别从来自外部的第一电源ELVDD和第二电源ELVSS接收第一电能和第二电能，并将第一电能和第二电能提供给像素740。然后像素740响应于数据信号而控制从第一电源ELVDD流向第二电源ELVSS的电流通过有机发光二极管装置，以生成与数据信号相应的光分量。
尽管为了示出的目的已经描述了本发明的示例性实施例，但是本领域的技术人员应该理解，在不脱离权利要求及其等同物中公开的本发明的范围和精神的情况下，可进行各种修改、添加和替换。
权利要求
1.一种扫描驱动器，包括第一采样器，与反相时钟信号同步对输入信号采样；第二采样器，与时钟信号同步对第一采样器的输出信号采样；第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算以生成第一扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算以生成第二扫描信号。
2.如权利要求1所述的扫描驱动器，其中，所述第一采样器、第二采样器、第三采样器、或门和与非门包括第一传导类型的晶体管。
3.如权利要求2所述的扫描驱动器，其中，第一采样器和第三采样器中的每一个都包括第一晶体管，在反相时钟信号的下降沿对采样器的输入信号采样；第一反相器，将第一晶体管的输出信号反相，其中，对于第一采样器，所述采样器的输入信号是所述输入信号，对于第三采样器，所述采样器的输入信号是第二采样器的输出信号。
4.如权利要求3所述的扫描驱动器，其中，第二采样器包括第二晶体管，在时钟信号的下降沿对第二采样器的输入信号采样；和第二反相器，将第二晶体管的输出信号反相，其中，所述第二采样器的输入信号是第一采样器的输出信号。
5.如权利要求4所述的扫描驱动器，其中，第一反相器、第二反相器和第三反相器中的每一个都包括第一反相器晶体管，被连接在正电源线和采样器输出端之间，用于在第一反相器的栅极接收反相器的输入信号；第二反相器晶体管，作为二极管连接，并被连接到负电源线；和第三反相器晶体管，被连接在采样器输出端和负电源线之间，并响应于第二反相器晶体管的源漏电压而被导通/截止，和第二反相器晶体管的源漏电压被施加在第三反相器晶体管的栅极上，其中，对于第一采样器和第三采样器，所述反相器的输入信号是采样器的输入信号，对于第二采样器，反相器的输入信号是第二采样器的输入信号。
6.如权利要求2所述的扫描驱动器，其中，所述或门包括第一晶体管，被连接在正电源线和第一节点之间，并响应于第一输入信号而被导通/截止；第二晶体管，被连接在第一节点和第二节点之间，并响应于第二输入信号而被导通/截止；第三晶体管，被连接到负电源线并作为二极管连接；第四晶体管，被连接在第二节点和负电源线之间，并响应于第三晶体管的源漏电压而被导通/截止；第五晶体管，被连接在正电源线和或门输出端之间，并响应于第二节点的电压而被导通/截止；第六晶体管，被连接到负电源线并作为二极管连接；和第七晶体管，被连接在或门输出端和负电源线之间，并响应于第六晶体管的源漏电压而被导通/截止。
7.如权利要求2所述的扫描驱动器，其中，所述与非门包括第一开关单元，被连接在正电源线和作为与非门输出端的第一节点之间，并响应于第一输入信号或第二输入信号而被导通/截止；第二开关单元，被连接在第一节点和第二节点之间，并响应于第一输入信号或第二输入信号而被导通/截止；有源负载选择单元，被连接在第二节点和负电源线之间，并响应于反相第一输入信号和反相第二输入信号而被导通/截止；和有源负载，被连接在第一节点和负电源线之间，并响应于第二节点的电压而被导通/截止。
8.如权利要求7所述的扫描驱动器，其中，所述与非门还包括电容，该电容被连接在第一节点和第二节点之间，用于在预定时间段内保持与非门输出信号的电平。
9.一种扫描驱动器，包括第一采样器，与第一时钟信号同步对开始信号采样；第二采样器，与第二时钟信号同步对第一采样器的输出信号采样，所述第二时钟信号是将第一时钟信号反相的信号；第三采样器，与第一时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算，并生成奇数扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算，并生成偶数扫描信号，其中，所述第一采样器、第二采样器、第三采样器、或门、与非门的晶体管具有相同的传导类型。
10.如权利要求9所述的扫描驱动器，其中，第一采样器和第三采样器中的每一个都包括第一晶体管，在第一时钟信号的下降沿对采样器的输入信号采样；和第一锁存器，将第一晶体管的输出信号反相，并存储反相的信号。
11.如权利要求10所述的扫描驱动器，其中，第二采样器包括第二晶体管，在第二时钟信号的下降沿对第二采样器的输入信号采样；和第二锁存器，将第二晶体管的输出信号反相，并存储反相的信号。
12.如权利要求9所述的扫描驱动器，其中，所述或门包括第一晶体管，被连接在正电源线和第一节点之间，并响应于第一或门输入信号而被导通/截止；第二晶体管，被连接在第一节点和第二节点之间，并响应于第二或门输入信号而被导通/截止；第三晶体管，被连接到负电源线，并作为二极管连接；第四晶体管，被连接在第二节点和负电源线之间，并响应于第三晶体管的源漏电压而被导通/截止；第五晶体管，被连接在正电源线和或门输出端之间，并响应于第二节点的电压而被导通/截止；第六晶体管，被连接到负电源线，并作为二极管连接；和第七晶体管，被连接在所述输出端和负电源线之间，并响应于第六晶体管的源漏电压而被导通/截止。
13.如权利要求9所述的扫描驱动器，其中，所述与非门包括第一开关单元，被连接在正电源线和作为与非门输出端的第一节点之间，并响应于第一与非门输入信号或第二与非门输入信号而被导通/截止；第二开关单元，被连接在第一节点和第二节点之间，并响应于第一与非门输入信号或第二与非门输入信号而被导通/截止；有源负载选择单元，被连接在第二节点和负电源线之间，并响应于反相第一与非门输入信号或反相第二与非门输入信号而被导通/截止；和有源负载，被连接在第一节点和负电源线之间，并响应于第二节点的电压而被导通/截止。
14.一种有机发光显示装置，包括显示区域，具有显示图像的像素；数据驱动器，通过数据线被连接到所述显示区域，所述数据驱动器用于将数据信号发送到所述像素以显示图像；扫描驱动器，通过扫描线被连接到所述显示区域，所述扫描驱动器用于将扫描信号发送到所述像素以显示图像，所述扫描驱动器包括第一采样器，与反相时钟信号同步对输入信号采样；第二采样器，与时钟信号同步对第一采样器的输出信号采样；第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算以生成第一扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算以生成第二扫描信号，其中，将第一扫描信号和第二扫描信号提供给所述显示区域以选择用于显示图像的像素。
15.如权利要求14所述的有机发光显示装置，其中，第一采样器、第二采样器、第三采样器、或门、与非门包括第一传导类型的晶体管。
16.如权利要求15所述的有机发光显示装置，其中，所述有机发光显示装置包括第一传导类型的晶体管。
17.如权利要求14所述的有机发光显示装置，其中，由对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算的或门生成的第一扫描信号是奇数扫描信号，和其中，由对第二采样器的输出信号和第三采样器的输出信号执行与非运算的与非门生成的第二扫描信号是偶数扫描信号。
18.一种生成输入到有机发光显示装置的扫描电极的扫描信号并驱动包括在所述有机发光显示装置中的像素的方法，所述方法包括接收包括时钟信号、反相时钟信号和开始信号的三个输入信号；通过使用反相时钟信号的第一周期对开始信号采样以生成第一采样信号；将第一采样信号反相以生成第一反相采样信号；通过使用时钟信号的第一周期对第一反相采样信号采样以生成第二采样信号；将第二采样信号反相以生成第二反相采样信号；通过对第一反相采样信号和第二反相采样信号执行逻辑或运算来生成第一扫描信号；通过使用反相时钟信号的第二周期对第二反相采样信号采样以生成第三采样信号；将第三采样信号反相以生成第三反相采样信号；和通过对第二反相采样信号和第三反相采样信号执行逻辑与非运算来生成第二扫描信号。
19.如权利要求18所述的方法，其中，所述开始信号通过使用反相时钟信号的第一周期的下降沿而被采样，其中，所述第一反相采样信号通过使用时钟信号的第一周期的下降沿而被采样，和其中，所述第二反相采样信号通过使用反相时钟信号的第二周期的下降沿而被采样。
20.如权利要求18所述的方法，其中，通过对两个连续的反相采样信号执行逻辑或运算来生成奇数扫描信号，所述两个连续的反相采样信号中较早的反相采样信号在奇数时钟周期被采样，和其中，通过对两个连续的反相采样信号执行逻辑与非运算生成偶数扫描信号，所述两个连续的反相采样信号中较早的反相采样信号在偶数时钟周期被采样。
全文摘要
提供了一种将扫描信号提供给有机发光显示装置(OLED)的扫描驱动器。所述扫描驱动器包括相同传导类型的晶体管。为了生成各扫描信号，扫描驱动器包括多个采样器，每一个采样器都与时钟信号或反相时钟信号同步对输入信号采样；或门和与非门，它们中的每一个都对相邻采样器的输出信号执行逻辑运算并生成扫描信号。所述采样器、或门和与非门包括相同传导类型的晶体管。
文档编号H05B33/14GK1909040SQ200610108990
公开日2007年2月7日 申请日期2006年7月31日 优先权日2005年8月1日
发明者郑宝容 申请人:三星Sdi株式会社