ED的本征 电容的电容值。因此，此时第一节点A和第二节点B之间的电压差为
[0142] 其他阶段与实施例一的相应阶段相似，不再赘述。
[0143] 通过以上分析可知，除了可以补偿阈值电压变化和迀移率变化之外，本实施例虽 然多了一根控制信号线，但行时间进一步缩短为数据写入和迀移率补偿的时间，使得电路 相对更适合大面积高分辨率显示。
[0144] 以上各实施例还可根据具体的情况采用同时发光或者分组驱动的形式来完成电 路的驱动操作，采用同时发光和分组驱动的过程中整个面板或者同组的像素电路的阈值提 取是同时进行的，这样可以缩短每行的有效变成时间，跟适合大面积和高分辨率的显示器 需求。
[0145] 此外，以上实施例应用于本申请实施例的显示装置时，在一种实施例中，扫描线向 对应像素电路提供的扫描信号可以是例如初始化控制信号Vrst、扫描信号V SCAN、发光控制信 号Vem等。其它实施例中，像素电路所需的有些扫描信号也可以通过全局线(例如图15所示） 的方式来提供，比如第一电平端所需的电源线、初始化控制信号V INT所需的初始化控制线Vr 等，本领域技术人员可以依据具体像素电路的需求进行调整。
[0146] 基于上述实施例公开的像素电路，本申请一实施例还公开了一种显示电路驱动方 法，该显示电路采用上述实施例的像素电路，其中像素电路的每一驱动周期包括初始化阶 段、阈值补偿阶段、数据写入阶段，迀移率补偿阶段和发光阶段，驱动方法包括：
[0147] 在初始化阶段，第二晶体管T2导通和第三晶体管T3导通，分别初始化存储电容Cl 两端的电压和驱动晶体管Tl控制极的电压。在其它实施例中，还可以通过导通的第四晶体 管T4和第五晶体管T5辅助初始化存储电容Cl两端的电压。
[0148] 在阈值补偿阶段，第三晶体管T3和/或第五晶体管T5导通，向驱动晶体管Tl控制极 提供参考电压，读取驱动晶体管Tl的阈值电压信息并通过存储电容Cl存储。在一种实施例 中，可以通过第三晶体管T3提供参考电压;在另一种实施例中，也可以通过第五晶体管T5提 供参考电压。
[0149] 在数据写入阶段，第三晶体管T3导通传输数据电压VDATA，通过串联的存储电容和 发光器件的本征电容的分压将数据电压Vdata和阈值电压Vth存储于存储电容Cl两端。
[0150] 在迀移率补偿阶段，第三晶体管T3导通使第一节点A的电压保持为数据电压Vdata， 第二晶体管T2导通使驱动管导通给B点充电，B点电压的改变量只与驱动管的迀移率有关， 与阈值电压无关，通过合理的控制导通时间完成迀移率的补偿。
[0151]在发光阶段，驱动晶体管Tl根据存储电容Cl两端的压差驱动产生驱动电流，并驱 动发光元件OLED发光。
[0152] 本申请实施例提供的像素电路通过源跟随的形式产生驱动晶体管的阈值电压信 息，通过电荷分压的形式在存储电容两端产生驱动晶体管的阈值电压和灰度信息有关的电 压信息以补偿驱动晶体管的阈值电压，完成数据写入以后保持电路其他状态不变提前打开 发光控制管，存储电容两端的信息将改变A V最终形成发光过程中的基准电压。其中，△ V与 阈值电压无关，只与驱动晶体管的迀移率有关从而补偿的迀移率变化。发光过程中，该基准 电压保持不变，使得流过发光器件的驱动电流与驱动晶体管和发光元件的阈值电压无关， 并且利用控制信号交叠改善驱动管的迀移率变化对像素电路亮度均匀性的影响，解决了显 示面板由于阈值电压和迀移率变化造成的显示不均匀问题。
[0153] 以上应用了具体各例对本申请进行阐述，只是用于帮助理解本申请，并不用以限 制本申请。具体实施例中晶体管均采用N型TFT，但是，根据本申请的思想，并在不脱离本申 请的范围内，也可以设计出其他结合P型或者N、P型TFT的像素电路。而且，对于本申请所属 技术领域的技术人员，在不脱离本发明构思的前提下，还可以做出若干简单推演、变形或替 换。
【主权项】
1. 一种像素电路，其特征在于，包括驱动晶体管、发光元件、驱动控制晶体管、数据写入 晶体管和存储电容，其中， 所述驱动晶体管连接所述发光元件，用于驱动所述发光元件发光； 所述数据写入晶体管分别连接数据信号线、信号扫描线、所述驱动控制晶体管和所述 存储电容，用于在所述扫描信号线的扫描信号为有效时，响应所述数据信号线的数据信号 以提供所述数据信号的电压； 所述驱动控制晶体管分别连接发光控制信号线、所述驱动晶体管和所述数据写入晶体 管，用于在响应所述发光控制信号，完成阈值和迀移率的补偿，以及将所述数据写入晶体管 提供的所述数据信号的电压写入所述驱动晶体管； 所述存储电容还连接所述发光元件，用于为所述驱动控制晶体管进行阈值补偿时提供 所述驱动晶体管的阈值电压。2. 如权利要求1所述的像素电路，其特征在于，还包括第一初始化晶体管，所述第一初 始化晶体管连接所述发光元件，用于向所述发光元件的连接所述驱动晶体管的一端提供初 始化电压。3. 如权利要求2所述的像素电路，其特征在于，还包括第二初始化晶体管，所述第二初 始化晶体管连接所述驱动控制晶体管，用于通过所述驱动控制晶体管为所述驱动晶体管提 供所需的参考电压或初始化电压。4. 如权利要求3所述的像素电路，其特征在于， 所述驱动晶体管的控制极连接所述驱动控制晶体管的第二电极，所述驱动晶体管的第 一电极连接第一电平端，所述驱动晶体管的第二电极连接所述发光元件的第一端，所述发 光元件的第二端连接第二电平端； 所述驱动控制晶体管的控制极连接发光控制信号线，所述驱动控制晶体管的第一电极 连接所述数据写入晶体管的第二电极； 所述数据写入晶体管的控制极连接所述扫描信号线，所述数据写入晶体管的第一电极 连接所述数据信号线； 所述存储电容的第一电极端连接所述数据写入晶体管的第二电极，所述存储电容的第 二电极端连接所述发光元件的第一端。5. 如权利要求4所述的像素电路，其特征在于， 所述第一初始化晶体管的控制极连接初始化控制信号，所述第一初始化晶体管的第一 电极连接所述初始化电压或者所述数据信号线或者所述驱动控制晶体管的第一电极或者 驱动控制晶体管的第二电极或者所述第一初始化晶体管的控制极，所述第一初始化晶体管 的第二电极连接所述发光元件的第一端； 或者，所述第一初始化晶体管的控制极连接所述像素电路所在行的前n_(a+l)行的扫 描信号线，η为所述像素电路所在行的行号，a为扫描一行所用时间的整数倍，所述第一初始 化晶体管的第一电极连接所述初始化电压，所述第一初始化晶体管的第二电极连接所述发 光元件的第一端。6. 如权利要求5所述的像素电路，其特征在于， 所述第二初始化晶体管的控制极连接所述像素电路所在行的前一行的扫描信号线或 者扫描控制信号，所述第二初始化晶体管的第一电极连接参考电压，所述第二初始化晶体 管的第二电极连接初始化电压。7. -种像素电路的驱动方法，应用于如权利要求1至6中任一项权利要求所述的像素电 路，其特征在于，所述像素电路的每一驱动周期包括初始化阶段、阈值补偿阶段、数据写入 阶段、迀移率补偿阶段和发光阶段，所述驱动方法包括： 在所述初始化阶段，使所述驱动控制晶体管导通，初始化所述存储电容和所述发光元 件的连接所述驱动晶体管的一端的电压； 在所述阈值补偿阶段，所述驱动控制晶体管保持导通，以便为所述驱动晶体管提供参 考电压，对所述驱动晶体管充电直至所述驱动晶体管关断，提取所述驱动晶体管的阈值电 压并存储于所述存储电容； 在所述数据写入阶段，使所述驱动控制晶体管关断，使所述数据写入晶体管导通，使得 所述发光元件的连接所述驱动晶体管的一端的电压被刷新，所述存储电容存储所述数据写 入晶体管输出的电压和所述发光元件的连接所述驱动晶体管的一端的电压之间的电压差； 在所述迀移率补偿阶段，所述数据写入晶体管保持导通，使所述驱动控制晶体管导通， 所述驱动晶体管导通，所述发光元件的连接所述驱动晶体管的一端的电压经所述驱动晶体 管抬升，使得所述存储电容的两端形成发光过程的基准电压； 在所述发光阶段，使所述数据写入晶体管关断，所述驱动控制晶体管保持导通，所述驱 动晶体管根据所述存储电容两端的电压差产生所需要的发光电流，并驱动所述发光元件发 光。8. -种显示装置，其特征在于，包括： 像素电路矩阵，所述像素电路矩阵包括排列成N行Μ列矩阵的如权利要求1-7任一项所 述的像素电路，Ν和Μ为正整数； 栅极驱动电路，用于产生扫描信号，并通过沿第一方向形成的各行扫描信号线向所述 像素电路提供所需的控制信号； 数据驱动电路，用于产生代表灰度信息的数据信号，并通过沿第二方向形成的各数据 信号线向所述像素电路提供数据信号； 控制器，用于分别向所述栅极驱动电路和所述数据驱动电路提供控制时序。
【专利摘要】本申请涉及显示装置及其像素电路和驱动方法，像素电路包括驱动晶体管、发光元件、驱动控制晶体管、数据写入晶体管和存储电容，其中，驱动晶体管用于驱动发光元件发光；数据写入晶体管用于在扫描信号线的扫描信号为有效时，提供数据信号的电压；驱动控制晶体管用于在响应发光控制信号，完成阈值和迁移率的补偿，以及将所提供的数据信号的电压写入驱动晶体管；存储电容用于为阈值补偿时提供驱动晶体管的阈值电压。本申请通过各晶体管和存储电容的相互配合，完成阈值和迁移率的补偿，解决了显示面板各处驱动晶体管阈值电压不同而导致的显示不均匀问题，可以补偿驱动管迁移率变化造成的显示均匀度降低问题，进一步提高了显示的均匀度。
【IPC分类】G09G3/3258
【公开号】CN105489167
【申请号】CN201510890674
【发明人】张盛东, 王翠翠, 林兴武
【申请人】北京大学深圳研究生院
【公开日】2016年4月13日
【申请日】2015年12月7日