电路，所述栅极驱动单元电路耦合于第一时钟端、第四时钟端、第一复位端、第二复位端、高电平端、低电平端、本级栅极驱动单元电路的行扫描信号输出端、本级栅极驱动单元电路的发光控制信号输出端以及前级栅极驱动单元电路的行扫描信号输出端之间，用于为本级栅极驱动单元电路的行扫描信号输出端和发光控制信号输出端分别输出行扫描信号和发光控制信号;所述栅极驱动单元电路包括: 输入部分，耦合于所述第一时钟端、第四时钟端、第一复位端、第二复位端、低电平端、内部节点Ql以及前级栅极驱动单元电路的行扫描信号输出端之间，用于当第一复位端为高电平且第二复位端为低电平时，将内部节点Ql的电位拉低至低电平；以及当第一复位端为低电平且第二复位端、第四时钟端、前级栅极驱动单元电路的行扫描信号输出端均为高电平时，将内部节点Ql的电位拉高；以及当第二复位端和第四时钟端为高电平时，将内部节点Ql的电位拉至前级栅极驱动单元电路的行扫描信号输出端的电位； 移位寄存器驱动部分，耦合于所述内部节点Q1、第一时钟端和本级栅极驱动单元电路的行扫描信号输出端之间，用于当内部节点Ql的电位为高电平时，将第一时钟端的信号传递至本级栅极驱动单元电路的行扫描信号输出端，并且当第一时钟端为高电平时，使得内部节点Ql的电位进一步地拉高； 发光控制信号产生部分，耦合于所述高电平端、低电平端、内部节点Ml以及本级栅极驱动单元电路的发光控制信号输出端之间，用于当内部节点Ml为低电平时，将发光控制信号输出端拉高至高电平；以及当内部节点Ml为高电平时，将发光控制信号输出端拉低至低电平； 第一复位部分，耦合于所述第一复位端、低电平端、内部节点M1、本级栅极驱动单元电路的行扫描信号输出端和发光控制信号输出端之间，用于当发光控制信号输出端为高电平且内部节点Ml为低电平时，将本级栅极驱动单元电路的行扫描信号输出端拉至第一复位端的电位； 第二复位部分，耦合于所述第二复位端、内部节点Ql和Ml之间，用于当第二复位端为高电平时，将内部节点Ql的电位传递至内部节点Ml; 其中，所述第四时钟端的第四时钟信号与第一时钟端的第一时钟信号周期相同，且第四时钟信号的高电平超前于第一时钟信号。2.如权利要求1所述的集成栅极驱动电路，其特征在于，所述输入部分包括晶体管T101、晶体管T102、晶体管T103、晶体管T104和晶体管T105，具体地，晶体管TlOl的第一极连接于所述第四时钟端，晶体管TlOl的第二极连接于所述晶体管T102的第一极，晶体管TlOl的控制极连接于前级栅极驱动单元电路的行扫描信号输出端；晶体管T102的第二极连接于内部节点Ql，晶体管T102的控制极连接于前级栅极驱动单元电路的行扫描信号输出端；晶体管T103的第一极连接于前级栅极驱动单元电路的行扫描信号输出端，晶体管T103的第二极连接晶体管T104的第一极，晶体管T103的控制极连接于第四时钟端；晶体管T104的第二极连接于内部节点Ql，晶体管T104的控制极连接于第二复位端；晶体管T105的第一极连接于低电平端，晶体管T105的第二极连接于晶体管T102的第一极，晶体管T105的控制极连接于第一复位端。3.如权利要求1所述的集成栅极驱动电路，其特征在于，所述移位寄存器驱动部分包括晶体管T106和电容Csl，具体地，晶体管T106的第一极连接第一时钟端，晶体管T106的第二极连接行扫描信号输出端，晶体管T106的控制极连接内部连接Ql;电容Csl连接于晶体管T106的控制极与第二极之间。4.如权利要求1所述的集成栅极驱动电路，其特征在于，所述发光控制信号产生部分包括晶体管T107、晶体管T108、晶体管1'110和晶体管1'111，具体地，晶体管1107的控制极与第一极连接，且两者都连接于高电平端，晶体管T107的第二极连接于晶体管TllO的控制极;晶体管T108的第一极连接于晶体管T107的第二极，晶体管T108的第二极连接于低电平端，晶体管T108的控制极连接于内部节点Ml;晶体管T110的第一极连接于晶体管T107的控制极，晶体管TllO的第二极连接于发光控制信号输出端;晶体管Tlll的第一极连接于发光控制信号输出端，晶体管Tl 11的第二极连接于低电平端，晶体管Tl 11的控制极连接于内部节点Ml。5.如权利要求1所述的集成栅极驱动电路，其特征在于，所述第一复位部分包括晶体管Tl 12、晶体管Tl 13、晶体管Tl 14和晶体管Tl 15，具体地，晶体管Tl 12的第一极与控制极连接，且两者都连接于发光控制信号输出端，晶体管T112的第二极连接于晶体管T114的控制极；晶体管T113的第一极连接于晶体管T114的控制极，晶体管T113的第二极连接于低电平端，晶体管T113的控制极连接于内部节点Ml;晶体管T114的第一极连接于行扫描信号输出端，晶体管T114的第二极连接于第一复位端；晶体管T115的第一极连接于内部节点Ml，晶体管T115的第二极连接于低电平端，晶体管T115的控制极连接于第一复位端。6.如权利要求1所述的集成栅极驱动电路，其特征在于，所述第二复位部分包括晶体管T109，所述晶体管T109第一极连接于内部节点Q1，晶体管T109的第二极连接于内部节点M1，晶体管T109的控制极连接于第二复位端。7.一种AMOLED像素电路，其特征在于，包括晶体管T201、晶体管T202、晶体管T203、晶体管T204、电容Cs2和有机发光二极管OLED，具体地，晶体管T202第一极连接于数据线，晶体管T202的第二极连接于电容Cs2的一端，电容Cs2的另一端连接于晶体管T201的控制极，晶体管T202的控制极连接于本行扫描线；晶体管T201的第一极连接于晶体管T203的第二极，晶体管T201的第二极连接于有机发光二极管OLED的阳极，有机发光二极管OLED的阴极连接于低电平端；晶体管T203的第一极连接于高电平端，晶体管T203的控制极连接于本行发光控制信号线；晶体管T204的第一极连接于晶体管T203的第二极，晶体管T204的第二极连接于晶体管T201的控制极，晶体管T204的控制极连接于前一行扫描线。8.一种AMOLED面板，包括: 如权利要求1至6中任意一项所述的集成栅极驱动电路，用于提供扫描信号和发光控制信号； 源极驱动电路，用于提供数据信号； 像素阵列，包括若干如权利要求7所述的AMOLED像素电路，所述AMOLED像素电路通过扫描线、发光控制信号线分别与集成栅极驱动电路中的栅极驱动单元电路的行扫描信号输出端、发光控制信号输出端连接，所述AMOLED像素电路通过数据线与所述源极驱动电路连接。9.一种集成栅极驱动电路，其特征在于，包括若干级级联的栅极驱动单元电路，所述栅极驱动单元电路耦合于第一时钟端、第三时钟端、第四时钟端、高电平端、低电平端、本级栅极驱动单元电路的行扫描信号输出端、本级栅极驱动单元电路的发光控制信号输出端以及前级栅极驱动单元电路的行扫描信号输出端之间，用于为本级栅极驱动单元电路的行扫描信号输出端和发光控制信号输出端分别输出行扫描信号和发光控制信号，所述栅极驱动单元电路包括: 移位寄存器部分，耦合于第一时钟端、第三时钟端、第四时钟端、内部节点Q2、前级栅极驱动单元电路的行扫描信号输出端和本级栅极驱动单元电路的行扫描信号输出端之间，用于当第三时钟端和/或第四时钟端的高电平来临时，将前级栅极驱动单元电路的行扫描信号输出端的信号传递到内部节点Q2，其中，内部节点Q2用于当其为高电平时，将第一时钟端的信号传递至本级栅极驱动单元电路的行扫描信号输出端； 发光控制部分，耦合于高电平端、内部节点P2、本级栅极驱动单元电路的发光控制信号输出端之间，用于将本级栅极驱动单元电路的发光控制信号输出端拉高至高电平端的电位； 交叉耦合部分，耦合于低电平端、内部节点Q2、内部节点P2、本级栅极驱动单元电路的行扫描信号输出端和发光控制信号输出端之间，用于当内部节点Q2为高电平时，将所述发光控制部分中的内部节点P2以及发光控制信号输出端都拉低至低电平；以及当发光控制信号输出端为高电平时，将内部节点Q2的电压维持在低电平。10.如权利要求9所述的集成栅极驱动电路，其特征在于: 所述移位寄存器部分包括晶体管T301、晶体管T302和晶体管T303，所述晶体管T301的第一极连接于前级栅极驱动单元电路的行扫描信号输出端、晶体管T301第二极连接于内部节点Q2，晶体管T301的控制极连接于第四时钟端;所述晶体管T302的第一极连接于前级栅极驱动单元电路的行扫描信号输出端，晶体管T302的第二极连接于内部节点Q2，晶体管T302的控制极连接于第三时钟端；所述晶体管T303的第一极连接于第一时钟端，晶体管T303的第二极连接于本级栅极驱动单元电路的行扫描信号输出端，晶体管T303的控制极连接于内部节点Q2; 所述发光控制部分包括晶体管T304和晶体管T305，所述晶体管T304的第一极与控制极相连，并都连接于高电平端，晶体管T304的第二极连接于内部节点P2;所述晶体管T305的第一极连接于高电平端，晶体管T305的第二极连接于本级栅极驱动单元电路的发光控制信号输出端，晶体管T305的控制极连接于内部节点P2; 所述交叉耦合部分包括晶体管T306、晶体管T307、晶体管T308和晶体管T309;所述晶体管T306的第一极连接于内部节点P2，晶体管T306的第二极连接于低电平端，晶体管T306的控制极连接于内部节点Q2;所述晶体管T307的第一极连接于晶体管T305的第二极，晶体管T307的第二极连接于低电平端，晶体管T307的控制极连接于内部节点Q2;所述晶体管T308的第一极连接于内部节点Q2，晶体管T308的第二极连接于低电平端，晶体管T308的控制极连接于晶体管T305的第二极;所述晶体管T309的第一极连接于本级栅极驱动单元电路的行扫描信号输出端，晶体管T309的第二极连接于低电平端，晶体管T309的控制极连接于晶体管T305的第二极。
【专利摘要】本申请公开了一种集成栅极驱动电路、AMOLED像素电路及面板。所述集成栅极驱动电路包括若干级级联的栅极驱动单元电路，所述栅极驱动单元电路包括输入部分、移位寄存器驱动部分、发光控制信号产生部分、第一复位部分和第二复位部分。本申请的集成栅极驱动电路可以提供多种控制信号，通过器件的分时复用，简化了AMOLED像素电路、面板及其驱动电路。
【IPC分类】G09G3/3225, G09G3/3266
【公开号】CN105679239
【申请号】CN201610134570
【发明人】张盛东, 廖聪维, 胡治晋, 曹世杰, 范佳
【申请人】北京大学深圳研究生院
【公开日】2016年6月15日
【申请日】2016年3月10日