移位寄存器电路及其驱动方法、阵列基板、显示装置的制造方法
【技术领域】
[0001]本发明涉及电子技术，具体涉及一种移位寄存器电路及其驱动方法、阵列基板、显示装置。
【背景技术】
[0002]随着手机产品的分辨率越来越高，PPKPixelsPer Inch，每英寸所拥有的像素数目)也越来越高，a-Si (非晶硅)产品已经远远满足不了人们对高PPI的要求，而LTPS(LowTemperature Poly-silicon，低温多晶娃)式的TFT(Thin Film Transistor，薄膜晶体管)和AM_0LED(Active Matrix-Organic Light Emitting D1de)显不器件则给人们带来进一步提升PPI的希望。从降低成本方面考虑，在LTPS TFT和AM-OLED显示器件上采用制作在阵列基板上的移位寄存器电路来替代外部绑定的电路芯片是必要的。然而，传统移位寄存器电路中常采用输出端处的电位变化作为内部上拉或下拉控制动作的反馈触发，致使器件和线路本身的延迟给输出的扫描驱动信号在高低电平之间的转换增加了一定的响应时间，影响了整个移位寄存器电路的反应速度。
【发明内容】
[0003]针对现有技术中的缺陷，本发明提供一种移位寄存器电路及其驱动方法、阵列基板、显示装置，可以解决输出端处信号作为反馈触发影响移位寄存器电路的反应速度的问题。
[0004]第一方面，本发明提供了一种移位寄存器电路，包括输入端和输出端，还包括:
[0005]与所述输入端相连的第一开关单元，用于在正相时钟信号为第一电平时导通所述输入端与第一节点；
[0006]与所述第一节点及所述输出端相连的第二开关单元，用于在第一节点处为第一电平时将反相时钟信号导通至所述输出端；
[0007]第一端连接所述第一节点，第二端连接所述输出端的第一电容；
[0008]与所述第一节点及第二节点相连的正反馈单元，用于在所述第一节点处为第一电平时将所述第二节点处置为第二电平，在所述第二节点处为第一电平时将所述第一节点处置为第二电平；
[0009]与第三节点相连的第三开关单元，用于在所述正相时钟信号为第一电平时将所述第三节点处置为第一电平；
[0010]与所述第二节点及所述第三节点相连的第四开关单元，用于在所述反相时钟信号为第一电平时导通所述第二节点与所述第三节点；
[0011]与所述第三节点及所述输出端相连的第五开关单元，用于在所述第三节点处为第一电平时将所述输出端处置为第二电平。
[0012]可选地，所述第一开关单元包括第一晶体管;所述第一晶体管的栅极连接所述正相时钟信号，源极与漏极中的一个连接所述输入端，另一个连接所述第一节点。
[0013]可选地，所述第二开关单元包括第二晶体管;所述第二晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述输出端，另一个连接所述反相时钟信号。
[0014]可选地，所述第三开关单元包括第三晶体管;所述第三晶体管的栅极连接所述正相时钟信号，源极与漏极中的一个连接第一偏置电压线，另一个连接所述第三节点。
[0015]可选地，所述第四开关单元包括第四晶体管;所述第四晶体管的栅极连接所述反相时钟信号，源极与漏极中的一个连接所述第三节点，另一个连接所述第二节点。
[0016]可选地，所述第五开关单元包括第五晶体管;所述第五晶体管的栅极连接所述第三节点，源极与漏极中的一个连接所述输出端，另一个连接第二偏置电压线。
[0017]可选地，所述正反馈单元包括第六晶体管和第七晶体管，其中:
[0018]所述第六晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述第一节点，另一个连接第二偏置电压线；
[0019]所述第七晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第二节点，另一个连接第二偏置电压线。
[0020]第二方面，本发明还提供了一种上述任意一种移位寄存器电路的驱动方法，包括:
[0021]在所述正相时钟信号为第一电平的第一阶段内将所述输入端处由第二电平转为第一电平，以使所述第一节点处被所述第一开关单元置为第一电平、所述第二节点处被所述正反馈单元置为第二电平、所述第三节点处被所述第三开关单元置为第一电平、所述输出端处被所述第五开关单元置为第二电平；
[0022]在所述第一阶段之后所述正相时钟信号转为第二电平的第二阶段内，将所述输入端处由第一电平转为第二电平，以使所述第三节点处被所述第四开关单元置为第二电平、所述输出端处被所述第二开关单元置为第一电平；
[0023]在所述第二阶段之后所述正相时钟信号转为第一电平的第三阶段内，将所述输入端处保持为第二电平，以使所述第一节点处被所述第一开关单元置为第二电平、所述第三节点处被所述第三开关单元置为第一电平、所述输出端处被所述第五开关单元置为第二电平。
[0024]第三方面，本发明还提供了一种阵列基板，包括具有多级移位寄存单元的扫描驱动电路;所述移位寄存单7Π具有上述任意一种的移位寄存器电路的电路结构。
[0025]第四方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。
[0026]由上述技术方案可知，本发明采用正反馈单元可以使得第一节点与第二节点之间互相进行快速复位。比如第一节点处开始由第二电平转为第一电平会使得第二节点处的电位向第二电平变化，而这又会加速第一节点处向第一电平的变化速度，反之亦然。从而，由正反馈单元代替输出端处信号的反馈触发可以在很大程度上减小响应时间、提升反应速度，因而可以解决输出端处信号作为反馈触发影响移位寄存器电路的反应速度的问题，并可以减小或消除响应时间内短暂形成的直流通路而造成的额外功耗。
[0027]本发明的移位寄存器电路采用正反馈的工作原理加速内部节点的充放电速度，与现有其它结构的移位寄存器电路相比，具有功耗小，反应速度快，成本低的优点。
【附图说明】
[0028]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1是本发明一个实施例中一种移位寄存器电路的结构框图；
[0030]图2是图1所不的移位寄存器电路的电路时序图；
[0031]图3是本发明一个实施例中一种移位寄存器电路的电路结构图；
[0032]图4是本发明一个实施例中一种移位寄存器电路的驱动方法的步骤流程示意图。
【具体实施方式】
[0033]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0034]图1是本发明一个实施例中一种移位寄存器电路的结构框图。参见图1，该移位寄存器电路包括输入端IN以及输出端OUT，还包括:
[00；35]与输入端IN相连的第一开关单元11，用于在正相时钟信号CLK为第一电平时导通输入端IN与第一节点NI;
[0036]与第一节点NI及输出端OUT相连的第二开关单元12，用于在第一节点NI处为第一电平时将反相时钟信号CLKB导通至输出端OUT;
[0037]第一端连接第一节点NI，第二端连接输出端OUT的第一电容Cl;
[0038]与第三节点N3相连的第三开关单元13，用于在正相时钟信号CLK为第一电平时将第三节点N3处置为第一电平；
[0039]与第二节点N2及第三节点N3相连的第四开关单元14，用于在反相时钟信号CLKB为第一电平时导通第二节点N2与第三节点；
[0040]与第三节点N3及输出端O