寄存器单元的输出端均与上一级移位寄存器单元的复位端相连。可以理解的是，该扫描驱动电路可以设置在显示区之外，以形成G0A(Gate On Array，阵列基板行驱动)电路结构，可以取得结构简单、功耗小，反应速度快，成本低的有益效果。
[0070]基于同样的发明构思，本发明实施例提供了一种显示装置，该显示装置包括上述任意一种的阵列基板，因而具有上述任意一种阵列基板所具有的优点。需要说明的是，本实施例中的显示装置可以为:显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0071]在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0072]本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
[0073]类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循【具体实施方式】的权利要求书由此明确地并入该【具体实施方式】，其中每个权利要求本身都作为本发明的单独实施例。
[0074]应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
[0075]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
【主权项】
1.一种移位寄存器电路，其特征在于，包括输入端和输出端，还包括: 与所述输入端相连的第一开关单元，用于在正相时钟信号为第一电平时导通所述输入端与第一节点； 与所述第一节点及所述输出端相连的第二开关单元，用于在第一节点处为第一电平时将反相时钟信号导通至所述输出端； 第一端连接所述第一节点，第二端连接所述输出端的第一电容； 与所述第一节点及第二节点相连的正反馈单元，用于在所述第一节点处为第一电平时将所述第二节点处置为第二电平，在所述第二节点处为第一电平时将所述第一节点处置为第二电平； 与第三节点相连的第三开关单元，用于在所述正相时钟信号为第一电平时将所述第三节点处置为第一电平； 与所述第二节点及所述第三节点相连的第四开关单元，用于在所述反相时钟信号为第一电平时导通所述第二节点与所述第三节点； 与所述第三节点及所述输出端相连的第五开关单元，用于在所述第三节点处为第一电平时将所述输出端处置为第二电平。2.根据权利要求1所述的移位寄存器电路，其特征在于，所述第一开关单元包括第一晶体管;所述第一晶体管的栅极连接所述正相时钟信号，源极与漏极中的一个连接所述输入端，另一个连接所述第一节点。3.根据权利要求1所述的移位寄存器电路，其特征在于，所述第二开关单元包括第二晶体管;所述第二晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述输出端，另一个连接所述反相时钟信号。4.根据权利要求1所述的移位寄存器电路，其特征在于，所述第三开关单元包括第三晶体管;所述第三晶体管的栅极连接所述正相时钟信号，源极与漏极中的一个连接第一偏置电压线，另一个连接所述第三节点。5.根据权利要求1所述的移位寄存器电路，其特征在于，所述第四开关单元包括第四晶体管;所述第四晶体管的栅极连接所述反相时钟信号，源极与漏极中的一个连接所述第三节点，另一个连接所述第二节点。6.根据权利要求1所述的移位寄存器电路，其特征在于，所述第五开关单元包括第五晶体管;所述第五晶体管的栅极连接所述第三节点，源极与漏极中的一个连接所述输出端，另一个连接第二偏置电压线。7.根据权利要求1至6中任意一项所述的移位寄存器电路，其特征在于，所述正反馈单元包括第六晶体管和第七晶体管，其中: 所述第六晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述第一节点，另一个连接第二偏置电压线； 所述第七晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第二节点，另一个连接第二偏置电压线。8.—种如权利要求1至7中任意一项所述的移位寄存器电路的驱动方法，其特征在于，包括: 在所述正相时钟信号为第一电平的第一阶段内将所述输入端处由第二电平转为第一电平，以使所述第一节点处被所述第一开关单元置为第一电平、所述第二节点处被所述正反馈单元置为第二电平、所述第三节点处被所述第三开关单元置为第一电平、所述输出端处被所述第五开关单元置为第二电平； 在所述第一阶段之后所述正相时钟信号转为第二电平的第二阶段内，将所述输入端处由第一电平转为第二电平，以使所述第三节点处被所述第四开关单元置为第二电平、所述输出端处被所述第二开关单元置为第一电平； 在所述第二阶段之后所述正相时钟信号转为第一电平的第三阶段内，将所述输入端处保持为第二电平，以使所述第一节点处被所述第一开关单元置为第二电平、所述第三节点处被所述第三开关单元置为第一电平、所述输出端处被所述第五开关单元置为第二电平。9.一种阵列基板，其特征在于，包括具有多级移位寄存单元的扫描驱动电路;所述移位寄存单元具有如权利要求1至7中任意一项所述的移位寄存器电路的电路结构。10.—种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
【专利摘要】本发明涉及一种移位寄存器电路及其驱动方法、阵列基板、显示装置，其中的移位寄存器电路包括：第一开关单元，用于在正相时钟信号为第一电平时导通输入端与第一节点；第二开关单元，用于在第一节点处为第一电平时将反相时钟信号导通至输出端；正反馈单元，用于在第一节点处为第一电平时将第二节点处置为第二电平，在第二节点处为第一电平时将第一节点处置为第二电平；第三开关单元，用于在正相时钟信号为第一电平时将第三节点处置为第一电平；第四开关单元，用于在反相时钟信号为第一电平时导通第二节点与第三节点；第五开关单元，用于在第三节点处为第一电平时将输出端处置为第二电平。基于此，本发明可以解决提高移位寄存器电路的反应速度。
【IPC分类】G09G3/3225, G11C19/28
【公开号】CN105679238
【申请号】CN201610005352
【发明人】张勇, 王世君, 薛艳娜, 李月, 姜文博, 肖文俊, 包智颖, 吕振华
【申请人】京东方科技集团股份有限公司, 北京京东方光电科技有限公司
【公开日】2016年6月15日
【申请日】2016年1月5日