栅驱动单元的制作方法

栅驱动单元的制作方法
【专利摘要】所提供的是一种栅驱动单元，该栅驱动单元包括：多个级，配置为被顺序地启动从而产生栅信号；以及多个修理块，具有比相应的级更小的尺寸并被配置为修理所述级的缺陷。所述修理块中的每个靠近两个或更多级设置从而被配置为修理所述两个或更多级中的缺陷。
【专利说明】
栅驱动单元
技术领域
[0001]本公开在这里总地涉及平板显示器。更具体地，本公开涉及用于平板显示装置的栅驱动单元。
【背景技术】
[0002]通常，平板显示装置包括:显示面板，具有多个像素以显示图像;栅驱动单元，向该多个像素提供栅信号；以及数据驱动单元，向该多个像素提供数据电压。
[0003]栅驱动单元产生栅信号并将产生的栅信号提供到像素。数据驱动单元产生数据电压并将产生的数据电压提供到像素。响应于栅信号，像素接收数据电压以显示图像。
[0004]栅驱动单元包括级联(in cascade)连接的多个级(stage)。每个级包括彼此连接的多个晶体管以输出栅电压到对应的栅线。根据这些晶体管的操作，栅信号从所述级输出。
[0005]然而，当栅驱动单元的级损坏时，不产生正常的栅信号。结果，显示装置不能被正常地驱动。

【发明内容】

[0006]本公开提供一种能够修复损坏的栅驱动单元的栅驱动单元以及包括该栅驱动单元的显示装置。
[0007]本发明构思的实施方式提供栅驱动单元，该栅驱动单元包括:多个级，配置为被顺序地启动从而产生栅信号；以及多个修理块(repair block)，具有比对应的级更小的尺寸并被配置为修理所述级的缺陷，其中每个修理块靠近两个或更多级设置从而配置为修理所述两个或更多级中的缺陷。
[0008]在一些实施方式中，所述级中的每个可以包括彼此连接以产生所述栅信号的第一晶体管区块和第二晶体管区块以及第一电容器，其中第二晶体管区块可以靠近第一晶体管区块的一侧设置，并且第一电容器可以靠近第一晶体管区块的另一侧设置。
[0009]在另一些实施方式中，每个修理块可以设置在相邻的级之间，使得每个修理块设置在第k级和第k+1级之间，其中k是奇数。
[0010]在另一些实施方式中，所述修理块可以包括:第一修理块，设置在第k级和第k+Ι级的第一晶体管区块和第一电容器之间；以及第二修理块，设置在第k级和第k+Ι级的第二晶体管区块之间、以及第一晶体管区块和第二晶体管区块之间。
[0011]在另一些实施方式中，第一晶体管区块可以包括第一晶体管和第二晶体管;第二晶体管区块可以包括比第一晶体管和第二晶体管小的第三晶体管至第十六晶体管;并且第一晶体管和第二晶体管可以具有相同的尺寸，成形为在第一方向上延伸，并沿与第一方向交叉的第二方向并排布置。
[0012]在另一些实施方式中，第一修理块可以设置在第k级和第k+Ι级的第二晶体管和第一电容器之间；并且第二修理块可以设置在第k级和第k+Ι级的第二晶体管区块之间、以及第二晶体管区块和第二晶体管之间。
[0013]在另一些实施方式中，第一晶体管可以包括沿所述第一方向布置的多个连接的第一晶体管单元;并且第二晶体管可以包括沿第一方向布置的多个连接的第二晶体管单元。
[0014]在另一些实施方式中，每个第一晶体管单元可以包括:第一栅电极，从第一导电图案延伸；以及第一源电极和第一漏电极，从第二导电图案延伸，第二导电图案靠近第一导电图案并在其间具有绝缘层，其中每个第二晶体管单元可以包括:第二栅电极，从第一导电图案延伸；以及第二源电极和第二漏电极，从第二导电图案延伸。第一晶体管单元的第一栅电极可以彼此连接;第一晶体管单元的第一源电极可以彼此连接;第一晶体管单元的第一漏电极可以彼此连接;第二晶体管单元的第二栅电极可以彼此连接;第二晶体管单元的第二源电极可以彼此连接;并且第二晶体管单元的第二漏电极可以彼此连接。
[0015]在另一些实施方式中，第一修理块可以包括:第一修理晶体管，具有与第一晶体管单元中的至少一个或者第二晶体管单元中的至少一个相同的尺寸;第一修理焊盘，设置在与第二导电图案相同的层；以及第二修理焊盘和第三修理焊盘，设置在与第一导电图案相同的层。第一修理晶体管可以包括分别具有与第一栅电极、第一源电极和第一漏电极实质上相同的形状和尺寸的第一修理栅电极、第一修理源电极和第一修理漏电极。
[0016]在另一些实施方式中，第一修理栅电极可以延伸从而交叠第一修理焊盘;第一修理源电极可以延伸从而交叠第二修理焊盘;并且第一修理漏电极可以延伸从而交叠第三修理焊盘。
[0017]在另一些实施方式中，第一栅电极和第二栅电极可以延伸从而交叠第一修理焊盘;第一源电极和第二源电极可以延伸从而交叠第二修理焊盘;并且第一漏电极和第二漏电极可以延伸从而交叠第三修理焊盘。
[0018]在另一些实施方式中，第四晶体管、第十四晶体管和第十五晶体管可以比第六晶体管大;第六晶体管可以比第七晶体管大;第七晶体管可以比第八晶体管和第十六晶体管大;第八晶体管和第十六晶体管可以比第三晶体管、第九晶体管、第十晶体管和第十一晶体管大;并且第三晶体管、第九晶体管、第十晶体管和第十一晶体管可以比第五晶体管、第十二晶体管和第十三晶体管大。
[0019]在另一些实施方式中，每个第二修理块可以包括:多个第二修理晶体管，每个包括第二修理栅电极、第二修理源电极和第二修理漏电极;第四修理焊盘，设置在与第二修理源电极和第二修理漏电极相同的层；以及第五和第六修理焊盘，设置在与第二修理栅电极相同的层。
[0020]在另一些实施方式中，第二修理晶体管的第二修理栅电极可以彼此连接并延伸从而交叠第四修理焊盘;第二修理晶体管的第二修理源电极可以彼此连接并延伸从而交叠第五修理焊盘;并且第二修理晶体管的第二修理漏电极可以彼此连接并延伸从而交叠第六修理焊盘。
[0021]在另一些实施方式中，第三晶体管、第四晶体管、第六晶体管至第十一晶体管以及第十四晶体管至第十六晶体管的栅电极每个都可以延伸从而交叠第四修理焊盘;第三晶体管、第四晶体管、第六晶体管至第十一晶体管以及第十四晶体管至第十六晶体管的源电极每个都可以延伸从而交叠第五修理焊盘;并且第三晶体管、第四晶体管、第六晶体管至第十一晶体管以及第十四晶体管至第十六晶体管的漏电极每个都可以延伸从而交叠第六修理焊盘。
[0022]在本发明构思的另一些实施方式中，显示装置包括:多个像素，连接到多个栅线和多个数据线；以及栅驱动单元，连接到栅线以输出栅信号。栅驱动单元包括:多个级，配置为被顺序地启动从而产生栅信号；以及多个修理块，具有比相应的级更小的尺寸并被配置为修理所述级的缺陷，其中每个修理块靠近两个或更多级设置从而被配置为修理所述两个或更多级中的缺陷。
【附图说明】
[0023]附图被包括以提供对本发明构思的进一步理解，并被并入本说明书中且构成本说明书的一部分。附图示出本发明构思的示范性实施方式，并与文字说明一起用来解释本发明构思的原理。附图中:
[0024]图1是根据本公开的实施方式的显示装置的平面图；
[0025]图2是图1中示出的一个像素的等效电路图；
[0026]图3是示出图1中示出的栅驱动单元的构造的图；
[0027]图4是图3中示出的级当中的第i级的电路图；
[0028]图5是示出根据本公开的实施方式的一个修理块、以及共用所述一个修理块的级的第一晶体管至第十六晶体管和第一电容器的布置状态的图；
[0029]图6是示出图5中示出的第k级的第一晶体管和第二晶体管以及第一修理块的平面图；
[0030]图7是根据本公开的实施方式的沿图6的线Ι-Γ截取的截面图；
[0031]图8是根据本公开的实施方式的沿图6的线ΙΙ-ΙΓ截取的截面图；
[0032]图9是根据本公开的实施方式的沿图6的线ΙΙΙ-ΙΙΓ截取的截面图；
[0033]图10是示出任何一个级的通过使用第一修理块的修理的图；
[0034]图11是比较第二修理块的第二修理晶体管和每个级的晶体管的尺寸的图；
[0035]图12是示出第二修理块和与之相邻的级的分支线的连接构造的图；
[0036]图13和图14是示出一个级的通过使用第二修理块的修理的图。
【具体实施方式】
[0037]参照下面更详细地描述的实施方式，本公开的优点和特征以及实现其的方法变得清楚。然而，本公开将以许多不同的形式实施，并且不限于这里阐述的实施方式。而是，这些实施方式也将使本公开的公开内容完全，并被提供给本领域技术人员以充分地传达本公开的构思。本公开将仅由权利要求限定。在整个说明书中，相同的附图标记指代相同的元件。
[0038]当一元件或层被称为“在”另一器件或层“上”时，它可以直接在该另一器件或者层上，或者居间的元件或者层可以存在。另一方面，当一器件被称为“直接在......上”时，这表示没有居间的器件或者层。术语“和/或”包括相关的所列项目中的一个或更多个的任何和全部组合。
[0039]空间关系术语“在......下面”、“在......下方”、“下”、“在.....上面”和“上”可以用来容易地描述如附图所示的一个器件或部件与另一个器件或部件之间的相互关系。空间关系术语应当被理解为除了附图所示的方向之外还包括器件在使用或操作中的不同方向的术语。在整个说明书中，相同的附图标记指代相同的元件。
[0040]虽然术语第一、第二等用来描述各种器件、部件和/或部分，但是很明显这些器件、部件和/或部分不限于所述术语。这些术语仅用来将一个器件、部件或者部分与其它的器件、部件或者部分区别开。因此，显然的，在本公开的技术范围内，以下提及的第一元件、第一部件或者第一部分可以是第二元件、第二部件或者第二部分。
[0041]本说明书中的实施方式将用平面图和截面图(即本公开的理想示例性图示)来描述。因此，示例性图的形式可以由于制造工艺和/或公差而改变。因而，本公开的实施方式不限于所示出的特定形式，并且还包括根据制造工艺产生的形式上的变化。因此，附图中例示的区域具有大体的性质，并且附图中示出的区域的形式被用来说明器件区域的特定形状。因而，这不应该被解释为限于本公开的范围。各个附图没有按比例。所有的数值是近似的，并且可以改变。特定材料和成分的所有示例将被认为是非限制性的且仅是示范性的。替代地，可以采用其他合适的材料和成分。
[0042]在下文，参照附图更详细地描述本公开的优选实施方式。
[0043]图1是根据本公开的实施方式的显示装置的平面图。
[0044]参照图1，本公开的显示装置500包括显示面板100、栅驱动单元200、数据驱动单元300和印刷电路板400。
[0045]显示面板100可以是包括液晶层的液晶面板、包括电泳层的电泳显示面板、包括电润湿层的电润湿显示面板、包括有机发光层的有机发光显示面板等。
[0046]显示面板100包括第一基板110、面对第一基板110的第二基板120、以及设置在第一基板110和第二基板120之间的图像显示层(未示出)。各种层诸如液晶层、电泳层、电润湿层或者有机发光层可以用作图像显示层。
[0047]显示面板100包括多个栅线GLl至GLm、多个数据线DLl至DLn以及多个像素PXll至PXmn。这里，m和η是大于O的整数。此外，显示面板100包括显示图像的显示区DA和设置为围绕显示区DA并且不显示图像的非显示区NDA。
[0048]栅线GLl至GLm和数据线DLl至DLn设置在第一基板110上。栅线GLl至GLm和数据线DLl至DLn设置为彼此绝缘并彼此交叉。
[0049]栅线GLl至GLm在第一方向DRl上延伸以连接到栅驱动单元200。数据线DLl至DLn在与第一方向DRl交叉的第二方向DR2上延伸以连接到数据驱动单元300。第一方向DRl可以是行方向，第二方向DR2可以是列方向。
[0050]像素PXl I至PXmn布置成矩阵结构并设置在显示区DA中。例如，像素PXl I至PXmn设置在以栅线GLI至GLm和数据线DLl至DLn作为边界的区域中。因此，像素PXl I至PXmn可以布置成m行和η列。
[0051]像素PXl I至PXmn的每个连接到栅线GLl至GLm中的对应栅线和数据线DLl至DLn中的对应数据线。像素PX11至PXmn的每个可以显示原色之一。原色可以包括红色、绿色、蓝色和白色。然而，原色不限于此，还可以包括各种颜色，诸如黄色、青色和洋红。
[0052]栅驱动单元200可以设置在非显示区NDA中在第一方向DRl上邻近显示区DA的一侦U，尽管它也可以设置在非显示区NDA的任何其它适合的部分处。栅驱动单元200包括多个晶体管。后面将描述栅驱动单元200的具体构造。
[0053]栅驱动单元200的晶体管和设置在显示区DA中的像素PXll至PXmn的晶体管可以通过相同的工艺基本上同时形成。栅驱动单元200可以以非晶硅TFT栅驱动器电路(ASG)形式集成到显示面板100的第一基板110中。也就是，栅驱动单元200的晶体管可以包括非晶硅薄膜晶体管。
[0054]然而，本公开不限于此，并且栅驱动单元200可以以氧化物硅TFT栅驱动器电路(OSG)形式集成到显示面板100的第一基板110中。也就是，栅驱动单元200的晶体管可以包括包含氧化物半导体的氧化物硅薄膜晶体管。
[0055]栅驱动单元200从集成到印刷电路板400上的时序控制器410(以下称为信号控制单元)接收栅控制信号。尽管没有在附图中示出，但是信号控制单元410以集成电路芯片的形式集成到印刷电路板400上，使得它可以连接到栅驱动单元200和数据驱动单元300。
[0056]栅控制信号通过连接在信号控制单元410和栅驱动单元200之间的栅控制线GCL而提供到栅驱动单元200。栅控制线GCL通过图1中示出的最左边的柔性电路板320连接到栅驱动单元200。然而，本公开不限于此，栅控制线GCL可以通过柔性电路板320中的任何一个连接到栅驱动单元200。
[0057]栅驱动单元200响应于栅控制信号产生多个栅信号。栅信号可以被顺序地输出。栅信号通过栅线GLl至GLm按行(by row)提供到像素PXlI至PXmn。结果，像素PXlI至PXmn可以按行驱动。
[0058]数据驱动单元300包括多个源驱动芯片310。源驱动芯片310被集成到柔性电路板320上以连接到驱动电路板400和非显示区NDA的第一基板110，邻近显示区DA的上侧。例如，数据驱动单元300可以通过带载封装(TCP)方法连接到显示面板100。
[0059]然而，本公开不限于此，替代地，数据驱动单元300可以例如由多个驱动芯片形成以通过玻璃上芯片(COG)方法集成到显示面板100的第一基板110上。
[0060]数据驱动单元300从信号控制单元410接收图像信号和数据控制信号。数据驱动单元300响应于数据控制信号产生与图像信号对应的模拟数据电压。数据电压通过数据线DLl至DLn提供到像素PXl I至PXmn。
[0061]像素PXl I至PXmn响应于通过栅线GLl至GLm接收的栅信号通过数据线DLl至DLn接收数据电压。像素PXll至PXmn显示与数据电压对应的灰度级。因而，可以显示图像。
[0062]图2是图1中示出的一个像素的等效电路图。
[0063]为了描述的方便，在图2中示出连接到第一栅线GLl和第一数据线DLl的像素PX11。尽管没有在附图中示出，但是显示面板100的其它像素的构造与图2中示出的像素PXll的构造基本上相同。
[0064]参照图2，显示面板100包括第一基板110、面对第一基板110的第二基板120以及设置在第一基板110和第二基板120之间的图像显示层LC。如上所述，图像显示层LC可以是液晶层LC ο
[0065]像素PXll包括连接到第一栅线GLl和第一数据线DLl的晶体管TR、连接到晶体管TR的液晶电容器Clc以及并联连接到液晶电容器Clc的存储电容器Cst。存储电容器Cst可以被省略。
[0066]晶体管TR包括连接到第一栅线GLl的栅电极、连接到第一数据线DLl的源电极以及连接到液晶电容器Cl C和存储电容器Cs t的漏电极。
[0067]液晶电容器Clc包括设置在第一基板110上的像素电极PE、设置在第二基板120上的公共电极CE以及设置在像素电极PE和公共电极CE之间的液晶层LC。液晶层LC用作电介质。像素电极PE连接到晶体管TR的漏电极。
[0068]图2的像素电极PE具有非狭缝结构(也就是，它被示出为没有孔、切口或者细小突起的单一整体结构)，但是不限于此，因此像素电极PE可以具有包括十字形部分和从该十字形部分径向地延伸的多个分支部分的狭缝结构。
[0069]公共电极CE可以形成在基本上整个基板120上。然而，本公开不限于此，公共电极CE可以形成在第一基板110上。在这种情况下，像素电极PE和公共电极CE中的至少一个可以具有狭缝。
[0070]存储电容器Cst可以包括像素电极PE的一部分、从存储线(未示出)分支出来的存储电极(未示出)、以及设置在像素电极PE和存储电极之间的绝缘层。存储线可以设置在第一基板110上，并可以形成在与栅线GLl至GLm相同的层。存储电极可以完全地或部分地交叠像素电极。
[0071]像素PX还可以包括表现原色之一的滤色器CF。作为示例性实施方式，如图2所示，滤色器CF可以设置在第二基板120上。然而，本公开不限于此，替代地，滤色器CF可以设置在第一基板110上。
[0072]晶体管TR响应于通过第一栅线GLl提供的栅信号而导通。然后，通过第一数据线DLl接收的数据电压通过导通的晶体管TR提供到液晶电容器Clc的像素电极PE。同时，公共电压被施加到公共电极CE。
[0073]像素电极PE与公共电极CE之间的电场由于数据电压与公共电压之间的电压电平差而形成。液晶层LC的液晶分子被形成于像素电极PE与公共电极CE之间的电场驱动。透光率被液晶模块根据该电场来调整，从而可以显示图像。
[0074]虽然没有在附图中示出，但是用于提供光到显示面板100的背光单元可以设置在显不面板100的后面。
[0075]具有预定电压电平的存储电压可以施加到存储线。然而，本公开不限于此，替代地，存储线可以例如接收公共电压。存储电容器Cst用来补充被充电到液晶电容器Clc的电压。
[0076]图3是示出图1中示出的栅驱动单元的构造的图。
[0077]参照图3，栅驱动单元200包括多个级SRCl至SRCm和多个修理块RB。级SRCl至SRCm被顺序地启动以产生栅信号。
[0078]级SRCl至SRCm电连接到栅线GLl?GLm以输出栅信号。级SRCl至SRCm中的每个包括输入端子IN、时钟端子CK、第一电压端子Vl和第二电压端子V2、第一控制端子CTl和第二控制端子CT2、输出端子OUT和进位端子(carry terminal)CR。
[0079]栅控制信号可以包括起始信号STV、第一时钟信号CKV和第二时钟信号CKVB。第一时钟信号CKV和第二时钟信号CKVB可以具有相反的相位。
[0080]级SRCl至SRCm中的每个的进位端子CR电连接到下一个级的输入端子IN。也就是，第i级的进位端子CR电连接到第i+Ι级的输入端子IN。这里，i大于O并且是小于或等于m-2的整数。
[0081 ] 级SRCl至SRCm当中的第一级SRCl可以通过接收起始信号STV而被启动。第二级SRC2至第m级SRCm中的每个的输入端子IN可以通过接收从前一级的进位端子CR输出的进位信号而被启动。因此，如上所述，级SRCl至SRCm可以被顺序地启动。
[0082]级SRCl至SRCm中的奇数级SRCl、SRC3......和SRCm-1和级SRCl至SRCm中的偶数级
SRC2、SRRC4......和SRCm可以接收相反相位的时钟信号。例如，奇数级SRCl、SRC3......和
SRCm-1的时钟端子CK可以接收第一时钟信号CKV。偶数级SRC2、SRRC4......和SRCm的时钟端子CK可以接收第二时钟信号CKVB。
[0083]第一电压VSSl (或者第一低电压)可以施加到级SRCl至SRCm中的每个的第一电压端子VI。第二电压VSS2(或者第二低电压)可以施加到级SRCl至SRCm中的每个的第二电压端子V2。
[0084]第二电压VSS2可以具有比第一电压VSSl低的电压电平。第一电压VSSl可以是接地电压或负电压。例如，第一电压VSSl可以为约-6V，第二电压VSS2可以为约-10V。
[0085]第i级的第一控制端子CTl连接到第i+ Ι级的输出端子OUT。第i级的第二控制端子CT2连接到第i+2级的输出端子OUT。
[0086]第i级的第一控制端子CTI接收从第i+1级的输出端子OUT输出的栅信号。第i级的第二控制端子CT2接收从第i+2级的输出端子OUT输出的栅信号。
[0087]被施加到级SRCl至SRCm中的每个的输入端子IN和第一控制端子CTl和第二控制端子CT2的起始信号STV、进位信号和栅信号是用于控制级SRCl至SRCm的操作的控制信号。
[0088]最末级SRCm的第一控制端子CTl和第二控制端子CT2可以从虚设级(未示出)接收与栅信号对应的信号。虚设级是实质上不连接到栅线GLl至GLm的级。
[0089 ] 级SRCI至SRCm中的每个的输出端子OUT被连接到栅线GLI至GLm中的对应的一个。级SRCl至SRCm的输出端子OUT可以通过栅线GLl至GLm顺序地输出栅信号。
[0090]第一时钟信号CKV和第二时钟信号CKVB的高电平可以是用于驱动像素的栅导通电压，其低电平可以是栅关断电压。级SRCl至SRCm中的每个的输出端子OUT输出被提供到第一时钟端子CK的时钟信号的高电平部分。
[0091]级SRCl至SRCm中的每个的进位端子CR输出进位信号，该进位信号具有与栅信号相同的相位和相同的幅度。
[0092]每个修理块RB具有比级SRCl至SRCm中的每个小的尺寸。修理块RB紧挨着多个级SRCl至SRCm中的对应的两个或更多级的每个单元设置。此外，每个修理块RB被设置为被对应的两个或更多级共用。
[0093]例如，如图3所示，每个修理块RB设置在两个相邻的级之间并被这两个级共用。因此，图3中示出的修理块RB的数目是m/2。然而，本公开不限于此，并且每个修理块RB可以对应于超过两个级。
[0094]虽然如方框图所示每个修理块RB设置在两个级之间，但是每个修理块RB实质上布置为交叠一对级。
[0095]此外，当相邻的两个级的晶体管被损坏时，每个修理块RB包括用于替换损坏的晶体管的修理器件、以及从修理器件延伸并设置为交叠相邻的级的修理线。下面将更详细地描述这样的构造。
[0096]图4是图3的第i级的电路图。
[0097]虽然第i级SRCi的电路图在图4中示出，但是图3中示出的其它级具有实质上相同的构造。因此，在下文，描述第i级SRCi的电路构造，并省略对其它级的构造的描述。
[0098]参照图4，第i级SRCi包括彼此连接以产生栅信号的第一晶体管Tl至第十六晶体T16、以及第一电容器Cl至第四电容器C4。
[0099]此外，根据第一晶体管Tl至第十六晶体管T16的功能，第i级SRCi包括第一输出单元211、第二输出单元212、控制单元213、第一下拉单元214-1、第二下拉单元214-2、保持单元215、开关单元216和稳定单元217。
[0100]第一输出单元211输出栅信号GSi到第i栅线。第二输出单元212提供进位信号CRSi到第i+Ι级。
[0101]控制单元213控制第一输出单元211和第二输出单元212的操作。更具体地，控制单元213响应于第1-Ι级的进位信号CRS1-1而使第一输出单元211和第二输出单元212导通。此夕卜，控制单元213响应于第i+Ι级的栅信号GSi+Ι而使第一输出单元211和第二输出单元212关断。
[0102]第一下拉单元214-1将输出端子OUT的电位下拉至第一电压VSSl。第二下拉单元214-2将进位端子CR的电位下拉至第二电压VSS2。保持单元215通过关断的第一输出单元211而将栅信号GSi保持在第一电压VSSl并将进位信号CRSi保持在第二电压VSS2。
[0103]开关单元216控制保持单元215的导通/关断操作。第二节点N2是开关单元216的输出端子，并被连接到保持单元215的控制端子。稳定单元217在栅信号GSi的低压段(lowsect1n)期间稳定第一节点NI的电位。
[0104]第一输出单元211包括第一晶体管Tl。第一晶体管Tl包括用于接收第一时钟信号CKV的输入电极、连接到控制单元213的控制电极、以及用于输出栅信号GSi的输出电极。第一晶体管Tl的控制电极被连接到第一节点NI，第一节点NI是控制单元213的输出端子。
[0105]第二输出单元212包括第十四晶体管T14。第十四晶体管T14包括用于接收第一时钟信号CKV的输入电极、连接到第一晶体管Tl的控制电极的控制电极、以及用于输出进位信号CRSi的输出电极。
[0106]控制单元213包括第四晶体管T4、第九晶体管T9和第十五晶体管T15、以及第一电容器Cl和第二电容器C2。第四晶体管T4包括用于共同接收第1-ι级的进位信号CRS1-1的控制电极和输入电极、以及通过第一节点NI连接到第一晶体管Tl和第十四晶体管T14的控制电极的输出电极。第1-Ι级的进位信号CRS1-1是第四晶体管T4的开关控制信号。
[0107]第九晶体管T9包括连接到第一节点NI的输出电极、用于接收第i+Ι级的栅信号GSi+ 1的控制电极、以及输入电极。第十五控制晶体管T15包括共同连接到第九晶体管T9的输入电极的控制电极和输出电极、以及连接到第二电压端子V2的输入电极。
[0108]第一电容器Cl连接在第一晶体管Tl的控制电极和输出电极之间。第二电容器C2连接在第十四晶体管T14的控制电极和输出电极之间。
[0109]当第四晶体管T4响应于第1-Ι级的进位信号CRS1-1而导通时，第一节点NI的电位升高至第一高电压，并且第一晶体管Tl和第十四晶体管T14都被导通。
[0110]当第1-Ι级的进位信号CRS1-1被施加到第一节点NI时，第一电容器Cl被充电。然后，第一晶体管Tl被自举(bootstrap)。也就是，连接到第一晶体管Tl的控制电极的第一节点NI从一高电压升压到第二高电压。
[0111]当第九晶体管T9和第十五晶体管T15响应于第i+Ι级的栅信号GSi+Ι而导通时，第一节点NI的电位降低。此时，第一节点NI的电位由于第十五晶体管T15的影响而略微高于第二电压VSS2 ο当第一节点NI的电位降低时，连接到第一节点NI的第一晶体管Tl和第十四晶体管T14被关断。
[0112]第一下拉单元214-1包括第二晶体管T2。第二晶体管T2包括连接到第一晶体管Tl的输出电极的输出电极、用于接收第i+Ι级的栅信号GSi+Ι的控制电极、以及连接到第一电压端子Vl的输入电极。第二晶体管T2响应于第i+Ι级的栅信号GSi+Ι而将输出端子OUT的电位降低至第一电压VSSl。
[0113]第二下拉单元214-2包括第十六晶体管T16。第十六晶体管T16包括用于接收第i+1级的栅信号GSi+Ι的控制电极、连接到第二电压端子V2的输入电极、以及连接到第十四晶体管T14的输出端子的输出电极。第十六晶体管T16响应于第i+Ι级的栅信号GSi+Ι而将进位端子CR的电位降低至第二电压VSS2。
[0114]保持单元215包括第三晶体管T3和第^^一晶体管Tll。第三晶体管T3包括连接到第一晶体管Tl的输出电极的输出电极、连接到第二节点N2的控制电极、以及连接到第一电压端子Vl的输入电极。
[0115]第十一晶体管Tll包括连接到第十四晶体管T14的输出电极的输出电极、连接到第二节点N2的控制电极、以及连接到第二电压端子V2的输入电极。
[0116]第三晶体管T3在第一晶体管Tl关断时将输出端子OUT的电位保持在第一电压VSS1。第十一晶体管Tll在第十四晶体管T14关断时将进位端子CR的电位保持在第二电压VSS2o
[0117]开关单元216在第一输出单元211响应于第1-Ι级的进位信号CRS1-1导通时提供第二电压VSS2到第二节点N2。接收第二电压VSS2的保持单元215被关断。然后，开关单元216响应于第一时钟信号CKV而提供第一电压VSSl到第二节点N2。接收第一电压VSSl的保持单元215的断开状态被维持。
[0118]开关单元216在第一输出单元211被关断时提供与第一时钟信号CKV相应的电压到第二节点N2。也就是，当第一输出单元211被关断时，第一电压VSSl和对应于第一时钟信号CKV的高电平的第三高电压被交替地施加到第二节点N2。当在第一输出单元211被关断的同时第三高电压被施加到第二节点N2时，保持单元215被导通。
[0119]开关单元216包括第五晶体管T5、第七晶体管T7、第八晶体管T8、第十二晶体管T12和第十三晶体管T13、以及第三电容器C3和第四电容器C4。第五晶体管T5包括用于接收第1-1级的进位信号CRS1-1的控制电极、连接到第二节点N2的输出电极、以及连接到第二电压端子V2的输入电极。
[0120]第七晶体管T7包括用于共同接收第一时钟信号CKV的输入电极和控制电极、以及连接到第八晶体管T8的输出电极的输出电极。第八晶体管T8包括连接到第十六晶体管T16的输出电极的控制电极、连接到第一电压端子Vl的输入电极、以及如上连接到第七晶体管T7的输出电极。
[0121]第十二晶体管T12包括用于接收第一时钟信号CKV的输入电极、连接到第七晶体管T7的输出电极的控制电极、以及连接到第二节点N2的输出电极。
[0122]第十三晶体管T13包括从第二输出单元212接收进位信号CRSi并连接到第十六晶体管T16的输出电极的控制电极、以及连接到第一电压端子Vl的输入电极。
[0123]第三电容器C3连接在第十二晶体管T12的输入电极和控制电极之间。第四电容器C4连接在第七晶体管T7的输出电极和第十二晶体管T12的输出电极之间。
[0124]第五晶体管T5响应于第1-Ι级的进位信号CRS1-1提供第二电压VSS2到第二节点N2。第十三晶体管T13在第二输出单元212导通时提供第一电压VSSl到第二节点N2。因此，第三晶体管T3和第^^一晶体管Tl I在第二输出单元212导通时通过第一电压VSSl被关断。
[0125]第八晶体管T8在第二输出单元212导通时被导通，使得它将第一时钟信号CKV降低至第一电压VSSl。因此，阻止第一时钟信号CKV施加到第二节点N2。第二输出单元212被导通的时刻可以对应于第一时钟信号CKV的高电平。
[0126]第三电容器C3和第四电容器C4被充有与第一时钟信号CKV相应的电压。于是，第十二晶体管T12通过充到第三电容器C3和第四电容器C4的电压而导通。此外，当第五晶体管T5、第八晶体管T8和第十三晶体管T13关断时，第二节点N2的电位通过充到第三电容器C3和第四电容器C4的电压而升高。
[0127]当第二节点N2的电位升高时，第三晶体管T3和第^^一晶体管Tll导通，从而输出端子OUT和进位端子CR分别被保持在第一电压VSSI和第二电压VSS2。
[0128]稳定单元217包括第六晶体管T6和第十晶体管TlO。第六晶体管T6包括用于接收第i+2级的栅信号GSi+2的控制电极、连接到第二电压端子V2的输入电极、以及连接到第一节点NI的输出电极。第十晶体管T10包括连接到第二节点N2的控制电极、连接到第二电压端子V2的输入电极、以及连接到第一节点NI的输出电极。
[0129]第六晶体管T6响应于第i+2级的栅信号GSi+2而提供第二电压VSS2到第一节点NI。因此，第一节点NI的电位可以通过第i+2级的栅信号GSi+2而被稳定至第二电压VSS2。
[0130]第十晶体管TlO根据第二节点N2的电位而被导通/关断。当第二节点N2的电位被降低至第一电压VSSl时，第十晶体管TlO被关断。当第二节点N2的电位通过第一时钟信号CKV而升高时，第十晶体管TlO被导通。导通的第十晶体管TlO将第一节点NI的电位降低至第二电压VSS2。
[0131]因此，第一节点NI的电位可以在栅信号GSi的低电平期间通过第六晶体管T6和第十晶体管TlO而被稳定至第二电压VSS2。
[0132]图5是示出根据本公开的实施方式的一个修理块、以及共用该修理块的级的第一至第十六晶体管和第一电容器的布置状态的图。
[0133]为了描述的方便，参照图5，第一晶体管Tl至第十六晶体管T16的连接构造没有被示出，替代地，第一晶体管Tl、第二晶体管T2、第三晶体管T3至第十六晶体管T16和第一电容器CI被表不为方框。
[0134]在下文，两个级共用一个修理块RB，这两个级被称为第k级SRCk和第k+Ι级SRCk+1。这里，k是奇数并且k+Ι小于或等于m。
[0135]参照图5，修理块RB被设置为被相应的第k级SRCk和第k+Ι级SRCk+1共用。也就是，修理块RB被设置为交叠第k级SRCk和第k+Ι级SRCk+Ι。
[0136]级SRCk和SRCk+Ι中的每个可以包括其中设置第一晶体管Tl和第二晶体管T2的第一晶体管区块BLKl、以及其中设置第三晶体管T3至第十六晶体管T16的第二晶体管区块BLK2。也就是，第一晶体管区块BLKI和第二晶体管区块BLK2以及第一电容器Cl彼此连接以产生栅信号。
[0137]第二晶体管区块BLK2在第一方向DRl上设置在第一晶体管区块BLKl的一侧，第一电容器Cl设置在第一晶体管区块BLKl的另一侧。
[0138]级SRCk和SRCk+1中的每个的第一晶体管Tl和第二晶体管T2可以具有大致相同的尺寸。第一晶体管Tl和第二晶体管Τ2可以沿第一方向DRl延伸并可以沿第二方向DR2并排布置。
[0139]第k级SRCk的第二晶体管Τ2和第k+Ι级SRCk+Ι的第二晶体管Τ2可以布置为彼此面对。然而，本公开不限于此，因此替代地，第k级SRCk的第一晶体管Tl和第k+Ι级SRCk+Ι的第二晶体管T2可以布置为彼此面对。此外，第k级SRCk的第二晶体管T2和第k+Ι级SRCk+Ι的第一晶体管Tl可以布置为彼此面对。
[0140]第k级SRCk和第k+Ι级SRCk+Ι中的每个的第三晶体管T3至第十六晶体管T16布置为邻近第一晶体管Tl和第二晶体管T2的相同侧。第k级SRCk和第k+Ι级SRCk+Ι中的每个的第一电容器Cl布置为邻近第一晶体管Tl和第二晶体管T2的相反侧。
[0141]修理块RB可以包括第一修理块RBl和第二修理块RB2。第一修理块RBl设置在第k级SRCk和第k+1级SRCk+1的第一晶体管区块BLKI和第一电容器Cl之间。
[0142]更具体地，第一修理块RBl可以设置在第k级SRCk和第k+Ι级SRCk+Ι的第二晶体管T2和第一电容器Cl之间。
[0143]第二修理块RB2可以设置在第二晶体管区块BLK2的相反两侧并在第二晶体管区块BLK2和第一晶体管区块BLKl之间。
[0144]更具体地，第二修理块RB2可以设置在第k级SRCk和第k+Ι级SRCk+Ι的第二晶体管区块BLK2的相同侧并在第二晶体管区块BLK2和第二晶体管T2之间。
[0145]作为示例性实施方式，在图5中示出一个第一修理块RBl。然而，本公开不限于此，因此，两个或更多第一修理块RBl可以设置在第k级SRCk和第k+Ι级SRCk+Ι的第一晶体管区块BLKl和第一电容器Cl之间。
[0146]作为示例性实施方式，所述两个第二修理块RB2被分别设置在第k级SRCk和第k+1级SRCk+1的第二晶体管区块BLK2的相反两侧。然而，本公开不限于此，因此多于两个的第二修理块RB可以设置在第k级SRCk和第k+1级SRCk+1的第二晶体管区块BLK2的不同侧、以及在第二晶体管区块BLK2的其他侧和第一晶体管区块BLKl之间。
[0147]级SRCk和SRCk+Ι中的每个的第一晶体管Tl包括多个第一晶体管单元TUl。此外，级SRCk和SRCk+Ι中的每个的第二晶体管T2包括多个第二晶体管单元TU2。
[0148]作为示例性实施方式，在图5中示出三个第一晶体管单元TUl和三个第二晶体管单元TU2。然而，本公开不限于此，第一晶体管Tl可以包括两个第一晶体管单元TUl或者多于三个的第一晶体管单元TUl。此外，第二晶体管T2可以包括两个第二晶体管单元TU2或者多于三个的第二晶体管单元TU2。对于任何所述晶体管，任何数量的晶体管单元被考虑到。
[0149]第一晶体管Tl中的每个和第二晶体管T2中的每个可以具有实质上相同的尺寸。第一修理块RBl可以具有与每个第一晶体管单元TUl或每个第二晶体管单元TU2实质上相同的尺寸。
[0150]图6是示出图5中示出的第k级的第一晶体管和第二晶体管以及第一修理块的平面图。图7是根据本公开的实施方式的沿图6的线1-Γ截取的截面图。图8是根据本公开的实施方式的沿图6的线11-11’截取的截面图。图9是根据本公开的实施方式的沿图6的线II1-1II’截取的截面图。
[0151]参照图6至图9，第一晶体管Tl具有沿第一方向DRl彼此连接的多个第一晶体管单元TU1。第二晶体管T2同样具有沿第一方向DRl彼此连接的多个第二晶体管单元TU2。
[0152]第一晶体管Tl和第二晶体管Τ2具有实质上相同的构造和实质上相同的尺寸。因此，在下文，第一晶体管Tl的构造被详细地描述，第二晶体管Τ2的构造被简要地描述或者省略。
[0153]第一晶体管单元TUl中的每个包括第一栅电极GEl、第一半导体层SMl、第一源电极SEl和第一漏电极DE1。第一晶体管单元TUl设置在第一底基板111上。第一基板110包括第一底基板111。
[0154]更详细地，第一栅电极GEl设置在第一底基板111上。第一栅电极GEl通过从第一导电图案CPl分支出来而形成。第一导电图案CPl可以是用于形成第一晶体管Tl至第十六晶体管Τ16的控制电极的导电图案。第一导电图案CPl通过与栅线GLl至GLm相同的工艺形成在与栅线GLl至GLm相同的层。
[0155]第一栅电极GEl可以形成为具有沿第一方向DRl的长边和沿第二方向DR2的短边的矩形形状。第一晶体管单元TUl的第一栅电极GEl沿第一方向DRl布置以彼此连接。
[0156]第一绝缘层112设置在第一底基板111上以覆盖第一栅电极GE1。第一绝缘层112可以被定义为栅绝缘层。交叠第一栅电极GEl的第一半导体层SMl设置在第一绝缘层112上。虽然没有在附图中示出，但是第一半导体层SMl中的每个可以包括有源层和欧姆接触层。
[0157]第一源电极SEl和第一漏电极DEl在第一半导体层SMl和第一绝缘层112之上彼此间隔开地形成。第一源电极SEl和第一漏电极DEl可以通过从第二导电图案CP2分支出来而形成。
[0158]第二导电图案CP2可以是用于形成第一晶体管Tl至第十六晶体管Τ16的输入电极和输出电极的导电图案。第二导电图案CP2通过与数据线DLl至DLn相同的工艺形成在与数据线DLl至DLn相同的层。
[0159]第一晶体管单元TUl的第一源电极SEl彼此连接。第一晶体管单元TUl的第一漏电极DEl彼此连接。第一半导体层SMl形成第一源电极SEl和第一漏电极DEl之间的导电沟道。
[0160]第一源电极SEl中的每个包括在第二方向DR2上延伸的多个沟槽G。每个沟槽G从第一源电极SEl的边缘凹进到第一源电极SEl的内部。也就是，沟槽G沿第一源电极SEl中的每个的上边和下边设置并在第二方向DR2上延伸。
[0161]第一漏电极DEl包括在第二方向DR2上延伸并对应于沟槽G(例如，延伸到沟槽G中)的多个突出部分P。突出部分P设置为邻近沟槽G。也就是，突出部分P设置为邻近第一源电极SEl的上边处的沟槽G和设置在第一源电极SE I的下边处的沟槽G ο突出部分P的在第二方向DR2上不邻近沟槽G的端部彼此连接。
[0162]第二绝缘层113设置在第一绝缘层112和第一半导体层SMl上。第二绝缘层113可以被定义为钝化层。
[0163]第一电容器Cl包括从第一晶体管Tl的第一栅电极GEl分支出来的第一电极和从第一晶体管Tl的第一漏电极DEl分支出来的第二电极。虽然在图6中仅不出第一电容器Cl的一部分，但是实质上第一电容器Cl可以延伸以邻近第一修理晶体管RTl设置。
[0164]第一晶体管单元TUl的互相连接的第一栅电极GEl延伸以连接到第一栅分支线GBL1。第二晶体管单元TU2的互相连接的第二栅电极GE2延伸以连接到第二栅分支线GBL2。
[0165]第一晶体管单元TUl的互相连接的第一源电极SEl延伸以连接到第二源分支线SBL2。第二晶体管单元TU2的互相连接的第二源电极SE2延伸以连接到第一源分支线SBL1。
[0166]第一晶体管单元TUl的互相连接的第一漏电极DEl延伸以连接到第一漏分支线DBL1。第二晶体管单元TU2的互相连接的第二漏电极DE2延伸以连接到第二漏分支线DBL2。
[0167]第一修理块RBl包括第一修理晶体管RTl、多个修理线RLl、RL2和RL3、以及多个修理焊盘RPDURPD2和RPD3。第一修理晶体管RTl是修理器件。
[0168]第一修理晶体管RTl可以实质上具有与一个第一晶体管单元TUl相同的尺寸和相同的构造。例如，第一修理晶体管RTI包括:第一修理栅电极RGEl，具有与第一栅电极GE I相同的尺寸并设置在与第一栅电极GEl相同的层;第一修理半导体层RSM1，具有与第一半导体层SMl相同的尺寸并设置在与第一半导体层SMl相同的层;第一修理源电极RSEl，具有与第一源电极SEl相同的尺寸并设置在与第一源电极SEl相同的层；以及第一修理漏电极RDEl，具有与第一漏电极DEl相同的尺寸并设置在与第一漏电极DEl相同的层。
[0169]修理线RLl、RL2和RL3包括从第一修理栅电极RGEl延伸的第一修理线RLl、从第一修理源电极RSEI延伸的第二修理线RL2、以及从第一修理漏电极RDEI延伸的第三修理线RL3。
[0170]修理焊盘RPDl、RPD2和RPD3包括交叠第一修理线RLl的第一修理焊盘RPDl、交叠第二修理线RL2的第二修理焊盘RPD2、以及交叠第三修理线RL3的第三修理焊盘RPD3。
[0171]如图8所示，第一修理焊盘RPDl设置在与第一源电极SEl和第一漏电极DEl相同的层。也就是，第一修理焊盘RPDl设置在与第二导电层CP2相同的层。
[0172]如图9所示，第二修理焊盘RPD2设置在与第一栅电极GEl相同的层。虽然没有在截面图中示出，但是第三修理焊盘RPD3也设置在与第一栅电极GEl相同的层。也就是，第二修理焊盘RPD2和第三修理焊盘RPD3设置在与第一导电层CPl相同的层。
[0173]第一栅分支线GBLl和第二栅分支线GBL2设置为交叠第一修理焊盘RPDl。虽然第k+I级SRCk+Ι的构造没有被示出，但是第k+Ι级SRCk+Ι的第一栅分支线GBLl和第二栅分支线GBL2也可以设置为交叠第一修理焊盘RPDl。
[0174]第一源分支线SBLl和第二源分支线SBL2设置为交叠第二修理焊盘RPD2。第k+Ι级SRCk+Ι的第一源分支线SBLl和第二源分支线SBL2也设置为交叠第二修理焊盘RPD2。
[0175]第一漏分支线DBLl和第二漏分支线DBL2设置为交叠第三修理焊盘RPD3。第k+Ι级SRCk+Ι的第一漏分支线DBLl和第二漏分支线DBL2也设置为交叠第三修理焊盘RPD3。
[0176]图10是示出任何一个级的通过使用第一修理块的修理的图。
[0177]参照图1O，在设置于第k级SRCk的第一晶体管单元TUI的中央的第一晶体管单元TUl中，第一源电极SEl和第一漏电极DEl短路，使得缺陷DF出现在第一晶体管Tl中。
[0178]尽管第一源电极SEl和第一漏电极DEl之间的短路被示出，但是各种其它缺陷可以在第一晶体管单元TUl中发生。例如，当第一栅电极GEl与第一源电极SEl和第一漏电极DEl可能短路或者第一晶体管单元TUl的沟道被烧毁时，缺陷可以在第一晶体管单元TUl中发生。
[0179]损坏的第一晶体管单元TUl的第一漏电极DEl用激光切断(见L0)。更详细地，突出部分P的预定区域被沿第一方向DRl切断。因此，损坏的第一晶体管单元TUl从第一晶体管Tl分离。未损坏的第一晶体管单元TUl的第一漏电极DEl保持彼此连接。
[0180]交叠第一修理焊盘RPDI的第一栅分支线GBLl通过激光而被短路LS到第一修理焊盘RPDl。另外，交叠第一修理焊盘RPDl的第一修理线RLl通过激光而被短路LS到第一修理焊盘RPDl。因此，第一栅分支线GBLl和第一修理线RLl彼此电连接。也就是，第一修理晶体管RTl的第一修理栅电极RGEl被电连接到第一晶体管Tl的第一栅电极GEl。
[0181 ] 交叠第二修理焊盘RPD2的第二源分支线SBL2和第二修理线RL2通过激光而被短路LS到第二修理焊盘RPD2。因此，第二源分支线SBL2被电连接到第二修理线RL2。也就是，第一修理晶体管RTl的第一修理源电极RSEl被电连接到第一晶体管Tl的第一源电极SEl。
[0182]交叠第三修理焊盘RPD3的第一漏分支线DBLl和第三修理线RL3通过激光而被短路LS到第三修理焊盘RPD3。因此，第一漏分支线DBLl和第三修理线RL3彼此电连接。也就是，第一修理晶体管RTl的第一修理漏电极RDEl被电连接到第一晶体管Tl的第一漏电极DEl。
[0183]结果，损坏的第一晶体管单元TUl可以从第一晶体管Tl去除，第一修理晶体管RTl可以连接到第一晶体管Tl来替代损坏的第一晶体管单元TU1。因此，第一晶体管Tl可以通过第一修理晶体管RTI来修理。
[0184]以同样的方式，当第k级SRCk的第二晶体管单元TU2中的一个第二晶体管单元TU2被损坏时，第二晶体管T2可以通过第一修理晶体管RTI来修理。另外，当第k+Ι级SRCk+Ι的第一晶体管Tl或者第二晶体管T2损坏时，该第一晶体管Tl或者第二晶体管T2可以通过第一修理晶体管RTI来修理。
[0185]第一晶体管Tl可以被形成为一个连续的晶体管，其没有被划分为第一晶体管单元TUl并具有与第一晶体管单元TUl的尺寸的总和相对应的尺寸。也就是，所述级中的每个可以包括具有与第一晶体管单元TUl的尺寸的总和相对应的尺寸的第一晶体管。
[0186]当缺陷在这样的级中发生时，可以使用具有与有缺陷的级相同的构造的修理级。也就是，即使当级的仅一个晶体管损坏时，损坏的级本身用修理级替换。因此，用于放置修理级的区域与损坏的级的区域大小相同。另外，即使当级的仅一个晶体管损坏时，由于整个损坏的级用修理级替代，所以栅驱动单元的修理被低效率地实现。
[0187]然而，根据本公开的实施方式，第一晶体管Tl被分成多个第一晶体管单元TU1。因此，当任何一个第一晶体管单元TUl损坏时，与第一晶体管单元TUl的尺寸相对应的第一修理晶体管RTl用于修理损坏的第一晶体管单元TU1。结果，与使用修理级时相比，用于放置第一修理晶体管RTl的区域被减小，并且栅驱动单元200的修理被更高效地且更容易地进行。
[0188]全部第一晶体管单元TUl将被损坏的概率比任何一个第一晶体管单元TUl将被损坏的概率低得多。全部的第一晶体管Tl和第二晶体管T2将被损坏的概率比第一晶体管单元TUl和第二晶体管T2中的任何一个将被损坏的概率低得多。另外，两个级将被损坏的概率比一个级将被损坏的概率低得多。
[0189]因此，可以为至少两个级设置一个第一修理块RB1。然而，本公开不限于此，如上所述，第一修理块RBl可以设置为修理超过两个级。
[0190]作为示例性实施方式，一个第一修理块RBl设置在第k级SRCk和第k+Ι级SRCk+Ι中以修理第k级SRCk和第k+Ι级SRCk+Ι。然而，本公开不限于此，如上所述，多个第一修理块RBl设置在第k级SRCk和第k+Ι级SRCk+Ι中以修理第k级SRCk和第k+Ι级SRCk+1。也就是，可以设置至少一个第一修理块RBl以修理第k级SRCk和第k+Ι级SRCk+Ι。
[0191 ] 例如，当两个第一修理块RBl设置为被第k级SRCk和第k+Ι级SRCk+Ι共用时，两个损坏的第一和第二晶体管单元TUl和TU2可以通过两个第一修理晶体管RTl来修理。
[0192]图11是比较第二修理块的第二修理晶体管和每个级的晶体管的尺寸的图。图12是示出第二修理块和与之相邻的级的分支线的连接构造的图。
[0193]虽然在图11和12中示出一个第二修理块，但是图5中示出的其它修理块可以具有实质上相同的构造。
[0194]参照图11和图12，第二修理块RB2包括多个第二修理晶体管RT2、多个修理线RL4、RL5和RL6以及多个修理焊盘RPD4、RH)5和RPD6。第二修理晶体管RT2是修理器件。第二修理晶体管RT2沿第一方向DRl布置以彼此连接。
[0195]第二修理晶体管RT2中的每个包括第二修理栅电极RGE2、第二修理半导体层RSM2、第二修理源电极RSE2以及第二修理漏电极RDE2。
[0196]多个沟槽G可以在每个第二修理晶体管RT2的第二修理源电极RSE2的一侧中形成以在第二方向DR2上延伸。每个第二修理晶体管RT2的第二修理漏电极RDE2包括在第二方向DR2上延伸从而邻近第二修理源电极RSE2的沟槽G(即在平面图中在沟槽G内)设置的多个突出部分P。
[0197]第二修理晶体管RT2的尺寸小于第一修理晶体管RTl的尺寸。除了它们的尺寸之夕卜，第二修理晶体管RT2具有与第一修理晶体管RTl实质上相同的构造。
[0198]第二修理晶体管RT2的第二修理栅电极RGE2彼此连接。第二修理晶体管RT2的第二修理源电极RSE2彼此连接。第二修理晶体管RT2的第二修理漏电极RDE2彼此连接。
[0199]第二修理块RB2的修理线RL4、RL5和RL6包括从第二修理栅电极RGE2延伸的第四修理线RL4、从互相连接的第二修理源电极RSE2延伸的第五修理线RL5以及从互相连接的第二修理漏电极RDE2延伸的第六修理线RL6。
[0200]第二修理块RB2的修理焊盘RPD4、RH)5和RPD6包括交叠第四修理线RL4的第四修理焊盘RPD4、交叠第五修理线RL5的第五修理焊盘RPD5、以及交叠第六修理线RL6的第六修理焊盘RTO6。
[0201]在此实施方式中，第四修理焊盘RPD4设置在与第一修理焊盘RPDl相同的层，第五修理焊盘RPD5和第六修理焊盘RPD6设置在与第二修理焊盘RPD2和第三修理焊盘RPD3相同的层。
[0202]第一晶体管Tl和第二晶体管T2的尺寸大于第三晶体管T3至第十六晶体管T16的尺寸。除了它们的尺寸之外，第三晶体管T3至第十六晶体管T16具有与第一晶体管Tl和第二晶体管T2实质上相同的构造。
[0203]因此，为了描述的方便，在图11和图12中没有示出第三晶体管T3至第十六晶体管T16的具体构造，虚线方框在图11中示出以将第二修理晶体管RT2的尺寸与第三晶体管T3至第十六晶体管T16比较。
[0204]第三晶体管T3、第九晶体管T9、第十晶体管TlO和第十一晶体管Tll中的每个的尺寸可以每个与一个第二修理晶体管RT2的尺寸实质上相同。
[0205]第八晶体管T8和第十六晶体管T16的尺寸大于第三晶体管T3、第九晶体管T9、第十晶体管TlO和第十一晶体管Tll的尺寸。第八晶体管T8和第十六晶体管T16中的每个的尺寸可以与两个第二修理晶体管RT2的尺寸实质上相同。
[0206]第七晶体管T7的尺寸大于第八晶体管T8和第十六晶体管T16的尺寸。第七晶体管T7的尺寸可以与三个第二修理晶体管RT2的尺寸实质上相同。
[0207]第六晶体管T6的尺寸大于第七晶体管T7的尺寸。第六晶体管T6的尺寸可以与四个第二修理晶体管RT2的尺寸实质上相同。
[0208]第四晶体管Τ4、第十四晶体管Τ14和第十五晶体管Τ15的尺寸大于第六晶体管Τ6的尺寸。第四晶体管Τ4、第十四晶体管Τ14和第十五晶体管Τ15中的每个的尺寸可以与五个第二修理晶体管RT2的尺寸实质上相同。
[0209]也就是，第二修理晶体管RT2可以用五个不同的晶体管形成。本发明的实施方式包括具有与想要修理的最大晶体管的尺寸相对应的修理晶体管数量的第二修理晶体管RT2。
[0210]分别从第k级SRCk和第k+1级SRCk+1的第三晶体管T3、第四晶体管T4、第六晶体管T6至第^^一晶体管Tll和第十四晶体管T14至第十六晶体管T16的栅电极延伸的第三、第四、第六至第十一和第十四至第十六栅分支线被设置为交叠第四修理焊盘RPD4。为了描述的方便，在图12中仅示出第三栅分支线GBL3和第十六栅分支线GBLl 6。
[0211]分别从第k级SRCk和第k+1级SRCk+1的第三晶体管T3、第四晶体管T4、第六晶体管T6至第^^一晶体管Tll和第十四晶体管T14至第十六晶体管T16的源电极延伸的第三、第四、第六至第十一和第十四至第十六源分支线被设置为交叠第五修理焊盘RPD5。为了描述的方便，在图12中仅示出第三源分支线SBL3和第十六源分支线SBL16。
[0212]分别从第k级SRCk和第k+1级SRCk+1的第三晶体管T3、第四晶体管T4、第六晶体管T6至第^^一晶体管Tll和第十四晶体管T14至第十六晶体管T16的漏电极延伸的第三、第四、第六至第十一和第十四至第十六漏分支线被设置为交叠第六修理焊盘RPD6。为了描述的方便，在图12中仅示出第三漏分支线DBL3和第十六漏分支线DBL16。
[0213]第五晶体管T5、第十二晶体管T12和第十三晶体管T13的尺寸大于第三晶体管T3、第九晶体管T9、第十晶体管TlO和第十一晶体管Tll的尺寸。第五晶体管T5、第十二晶体管T12和第十三晶体管T13的栅电极、源电极和漏电极不与第四修理焊盘RPD4、第五修理焊盘RPD5和第六修理焊盘RPD6交叠。
[0214]第一晶体管Tl和第二晶体管T2将被损坏的概率比第三晶体管T3、第四晶体管T4、第六晶体管T6至第十一晶体管Tll和第十四晶体管T14至第十六晶体管T16将被损坏的概率高。第三晶体管T3、第四晶体管T4、第六晶体管T6至第^^一晶体管Tll和第十四晶体管T14至第十六晶体管T16将被损坏的概率比第五晶体管T5、第十二晶体管T12和第十三晶体管T13将被损坏的概率高。
[0215]图13和图14是示出一个级的通过使用第二修理块的修理的图。
[0216]参照图13，第k级SRCk的第三晶体管T3、第九晶体管T9、第十晶体管T1和第^^一晶体管Tll中的一个可能被损坏。例如，第三晶体管T3可能被损坏。虽然没有在附图中示出，但是在这样的情况下，损坏的第三晶体管T3的漏电极如参照图10所描述的用激光切断。
[0217]第四修理线RL4和从第三晶体管T3延伸的第三栅分支线GBL3通过激光被短路到第四修理焊盘RPD4。第五修理线RL5和从第三晶体管T3延伸的第三源分支线SBL3通过激光被短路到第五修理焊盘RPD5。第六修理线RL6和从第三晶体管T3延伸的第三漏分支线DBL3通过激光被短路到第六修理焊盘RPD6。
[0218]剩余的四个第二修理晶体管RT2的第二修理漏电极RDE2用激光切断(见L0)，使得对应于第三晶体管T3的尺寸的一个第二修理晶体管RT2保留。
[0219]更具体地，突出部分P的在沟槽G外的预定区域被沿第一方向DRl切断。因此，损坏的第三晶体管T3被去除，并且一个第二修理晶体管RT2可以替代第三晶体管T3。
[0220]参照图14，第k级SRCk的第八晶体管Τ8和第十六晶体管Τ16中的任何一个可能被损坏。例如，第十六晶体管T16可能被损坏。虽然没有在附图中示出，但是在这样的情况下，损坏的第十六晶体管T16的漏电极如参照图10所述的用激光切断。
[0221 ]第四修理线RL4和从第十六晶体管T16延伸的第十六栅分支线GBL16通过激光被短路到第四修理焊盘RPD4。第五修理线RL5和从第十六晶体管T16延伸的第十六源分支线SBL16通过激光被短路到第五修理焊盘RPD5。第六修理线RL6和从第十六晶体管T16延伸的第十六漏分支线DBL16通过激光被短路到第六修理焊盘RPD6。
[0222]三个第二修理晶体管RT2的第二修理漏电极RDE2通过激光切断(见L0)，使得两个第二修理晶体管RT2保留，其对应于第十六晶体管T16的尺寸。
[0223]因此，损坏的第十六晶体管T16被去除，并且两个第二修理晶体管RT2可以替代第十六晶体管T16。结果，损坏的第十六晶体管T16可以通过两个第二修理晶体管RT2来修理。
[0224]本领域普通技术人员将认识到，当第七晶体管T7损坏时，三个第二修理晶体管RT2可以替代第七晶体管T7，以与以上类似的方式。当第六晶体管T6损坏时，四个第二修理晶体管RT2可以替代第六晶体管T6。当第四晶体管T4、第十四晶体管T14和第十五晶体管T15之一损坏时，五个第二修理晶体管RT2可以替代损坏的晶体管。
[0225]另外，当第k+Ι级SRCk+Ι的第三晶体管T3、第四晶体管T4、第六晶体管T6至第^^一晶体管Tll和第十四晶体管T14至第十六晶体管T16中的任何一个损坏时，损坏的晶体管可以通过第二修理晶体管RT2来修理。
[0226]由于两个第二修理块RB2设置在第k级SRCk和第k+Ι级SRCk+Ι中或者邻近第k级SRCk和第k+1级SRCk+1设置，所以第k级SRCk和第k+1级SRCk+1的第三晶体管T3、第四晶体管T4、第六晶体管T6至第十一晶体管Tll和第十四晶体管T14至第十六晶体管T16中的任何两个可以被修理。
[0227]在本公开的实施方式中，当第三晶体管T3、第四晶体管T4、第六晶体管T6至第十一晶体管T11和第十四晶体管T14至第十六晶体管T16中的任何一个损坏时，第二修理晶体管RT2可以用来修理损坏的晶体管。结果，与使用传统的修理级时相比，第二修理晶体管RT2所占用的面积更小，并且栅驱动单元200的修理被更高效且容易地进行。
[0228]作为示例性实施方式，两个第二修理块RB2设置在第k级SRCk和第k+Ι级SRCk+Ι中或者靠近第k级SRCk和第k+Ι级SRCk+Ι设置，以被第k级SRCk和第k+Ι级SRCk+Ι共用。然而，本发明不限于此，如上所述，多于两个的第二修理块RB2可以设置在第k级SRCk和第k+Ι级SRCk+ 1中或附近，以被第k级SRCk和第k+Ι级SRCk+Ι共用(即，被第k级SRCk和第k+Ι级SRCk+1中的任何一个或者两个使用)。
[0229]另外，作为示例性实施方式，第一修理块RBl和第二修理块RB2被设置为被第k级SRCk和第k+Ι级SRCk+Ι共用。然而，本发明不限于此，并且由于第一晶体管Tl和第二晶体管T2将被损坏的概率可以是最高的，所以仅第一修理块RBl可以设置在第k级SRCk和第k+Ι级SRCk+1中或附近，以被第k级SRCk和第k+1级SRCk+1共用。另外，本发明不限于此，并且如上所述，仅第二修理块RB2可以设置在第k级SRCk和第k+Ι级SRCk+Ι中或附近，以被第k级SRCk和第k+Ι级SRCk+Ι共用。其它修理块可以远离它们的级定位。
[0230]在本发明的实施方式中，修理块RB设置在栅驱动单元200中以分别被相应的级共用。因此，当第一晶体管Tl至第十六晶体管T16损坏时，包括损坏的晶体管的整个级不用修理级替代，并且可以仅损坏的晶体管用修理块RB的第一修理晶体管RTl和第二修理晶体管RT2替代。
[0231]结果，根据本发明的实施方式的栅驱动单元200和包括栅驱动单元200的显示装置500可以更高效地修理栅驱动单元200。
[0232]根据本发明的实施方式，栅驱动单元和包括该栅驱动单元的显示装置可以更高效地进行栅驱动单元的修理。
[0233]以上公开的主题将被认为是说明性的而非限制性的，权利要求意在覆盖落入本发明构思的真正主旨和范围内的所有这样的变更、改进和其它实施方式。因而，在法律所允许的最大程度上，本发明构思的范围将由权利要求书和它们的等同物的可允许的最宽解释来确定，而不应被先前的详细说明约束或者限制。此外，各个实施方式的被公开或者被另外地理解的不同特征能够以任何方式混合和搭配，以产生本发明的范围内的另一些实施方式。
[0234]本申请要求于2015年2月5日提交的韩国专利申请N0.10-2015-0018112的优先权，其全部内容通过引用合并于此。
【主权项】
1.一种栅驱动单元，包括: 多个级，配置为被顺序地启动从而产生栅信号；以及 多个修理块，具有比相应的级更小的尺寸并被配置为修理所述级的缺陷， 其中所述修理块中的每个靠近两个或更多级设置从而被配置为修理所述两个或更多级中的缺陷。2.如权利要求1所述的栅驱动单元，其中所述级中的每个包括彼此连接以产生所述栅信号的第一晶体管区块和第二晶体管区块以及第一电容器，以及 其中所述第二晶体管区块靠近所述第一晶体管区块的一侧设置，并且所述第一电容器靠近所述第一晶体管区块的另一侧设置。3.如权利要求2所述的栅驱动单元，其中所述修理块中的每个设置在相邻的级之间，使得所述修理块中的每个设置在第k级和第k+Ι级之间，其中k是奇数。4.如权利要求3所述的栅驱动单元，其中所述修理块包括: 第一修理块，设置在所述第k级和所述第k+Ι级的所述第一晶体管区块和所述第一电容器之间；以及 第二修理块，设置在所述第k级和所述第k+Ι级的所述第二晶体管区块之间、以及所述第一晶体管区块和所述第二晶体管区块之间。5.如权利要求4所述的栅驱动单元，其中 所述第一晶体管区块包括第一晶体管和第二晶体管； 所述第二晶体管区块包括比所述第一晶体管和所述第二晶体管小的第三至第十六晶体管；以及 所述第一晶体管和所述第二晶体管具有相同的尺寸，每个被成形为在第一方向上延伸，并且沿与所述第一方向交叉的第二方向并排布置。6.如权利要求5所述的栅驱动单元，其中 所述第一修理块设置在所述第k级和所述第k+Ι级的所述第二晶体管和所述第一电容器之间；以及 所述第二修理块设置在所述第k级和所述第k+Ι级的所述第二晶体管区块之间、以及所述第二晶体管区块和所述第二晶体管之间。7.如权利要求5所述的栅驱动单元，其中 所述第一晶体管包括沿所述第一方向布置的多个连接的第一晶体管单元；以及 所述第二晶体管包括沿所述第一方向布置的多个连接的第二晶体管单元。8.如权利要求7所述的栅驱动单元，其中所述第一晶体管单元中的每个包括: 第一栅电极，从第一导电图案延伸；以及 第一源电极和第一漏电极，从第二导电图案延伸，所述第二导电图案靠近所述第一导电图案并且在两者之间具有绝缘层， 其中所述第二晶体管单元中的每个包括: 第二栅电极，从所述第一导电图案延伸；以及 第二源电极和第二漏电极，从所述第二导电图案延伸，以及 其中: 所述第一晶体管单元的所述第一栅电极彼此连接； 所述第一晶体管单元的所述第一源电极彼此连接； 所述第一晶体管单元的所述第一漏电极彼此连接； 所述第二晶体管单元的所述第二栅电极彼此连接； 所述第二晶体管单元的所述第二源电极彼此连接;并且 所述第二晶体管单元的所述第二漏电极彼此连接。9.如权利要求8所述的栅驱动单元，其中所述第一修理块包括: 第一修理晶体管，具有与所述第一晶体管单元中的至少一个或者所述第二晶体管单元中的至少一个相同的尺寸； 第一修理焊盘，设置在与所述第二导电图案相同的层；以及 第二修理焊盘和第三修理焊盘，设置在与所述第一导电图案相同的层， 其中所述第一修理晶体管包括分别具有与所述第一栅电极、所述第一源电极和所述第一漏电极相同的形状和尺寸的第一修理栅电极、第一修理源电极和第一修理漏电极。10.如权利要求9所述的栅驱动单元，其中 所述第一修理栅电极延伸从而交叠所述第一修理焊盘； 所述第一修理源电极延伸从而交叠所述第二修理焊盘；以及 所述第一修理漏电极延伸从而交叠所述第三修理焊盘。11.如权利要求10所述的栅驱动单元，其中 所述第一栅电极和所述第二栅电极延伸从而交叠所述第一修理焊盘； 所述第一源电极和所述第二源电极延伸从而交叠所述第二修理焊盘;并且 所述第一漏电极和所述第二漏电极延伸从而交叠所述第三修理焊盘。12.如权利要求5所述的栅驱动单元，其中 所述第四晶体管、所述第十四晶体管和所述第十五晶体管比所述第六晶体管大； 所述第六晶体管比所述第七晶体管大； 所述第七晶体管比所述第八晶体管和所述第十六晶体管大； 所述第八晶体管和所述第十六晶体管比所述第三晶体管、所述第九晶体管、所述第十晶体管和所述第十一晶体管大；以及 所述第三晶体管、所述第九晶体管、所述第十晶体管和所述第十一晶体管比所述第五晶体管、所述第十二晶体管和所述第十三晶体管大。13.如权利要求12所述的栅驱动单元，其中所述第二修理块中的每个包括: 多个第二修理晶体管，每个包括第二修理栅电极、第二修理源电极和第二修理漏电极； 第四修理焊盘，设置在与所述第二修理源电极和所述第二修理漏电极相同的层；以及 第五修理焊盘和第六修理焊盘，设置在与所述第二修理栅电极相同的层。14.如权利要求13所述的栅驱动单元，其中 所述第二修理晶体管的所述第二修理栅电极彼此连接并延伸从而交叠所述第四修理焊盘； 所述第二修理晶体管的所述第二修理源电极彼此连接并延伸从而交叠所述第五修理焊盘；以及 所述第二修理晶体管的所述第二修理漏电极彼此连接并延伸从而交叠所述第六修理焊盘。15.如权利要求14所述的栅驱动单元，其中 所述第三晶体管、所述第四晶体管、所述第六晶体管至所述第十一晶体管以及所述第十四晶体管至所述第十六晶体管的栅电极每个都延伸从而交叠所述第四修理焊盘； 所述第三晶体管、所述第四晶体管、所述第六晶体管至所述第十一晶体管以及所述第十四晶体管至所述第十六晶体管的源电极每个都延伸从而交叠所述第五修理焊盘;并且所述第三晶体管、所述第四晶体管、所述第六晶体管至所述第十一晶体管以及所述第十四晶体管至所述第十六晶体管的漏电极每个都延伸从而交叠所述第六修理焊盘。
【文档编号】G09G3/20GK105869556SQ201610076188
【公开日】2016年8月17日
【申请日】2016年2月3日
【发明人】赵世衡, 金京勋, 金瞳佑, 金坤, 金一坤, 郑美惠, 赵康文
【申请人】三星显示有限公司