背光单元及具有背光单元的显示装置的制造方法

背光单元及具有背光单元的显示装置的制造方法
【专利摘要】本申请涉及一种背光单元及具有背光单元的显示装置。所述背光单元包括光源部、DC/DC转换器以及光源驱动电路。DC/DC转换器接收输入电压并且向光源部提供驱动电压。光源驱动电路接收模拟电压，基于模拟电压来生成钳位电压以及基于模拟电压和钳位电压来生成要被施加到DC/DC转换器的主驱动信号。当模拟电压等于或小于参考电压时，光源驱动电路降低主驱动信号的占空比。
【专利说明】背光单元及具有背光单元的显示装置
[0001]对相关申请的交叉引用
[0002]本专利申请要求2015年4月30日提交的、第10-2015-0062093号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用整体并入于此。
技术领域
[0003]本发明的实施例的各方面涉及背光单元、驱动该背光单元的方法以及具有该背光单元的显示装置。
【背景技术】
[0004]显示装置可以被分类为:自发光(self-emissive)显示装置，诸如有机发光二极管显示器(OLED)、场发射显示器(FED)、真空荧光显示器(VFD)、等离子显示面板(PDP)等；以及非自发光显示装置，诸如液晶显示器(LCD)、电泳成像(electrophoretic)显示器等。
[0005]非自发光显示装置可以包括用于生成光的背光单元。例如，背光单元可以包括发射光的光源。各种光源，例如冷阴极荧光灯(CCFL )、平面荧光灯(FFL )、发光二极管(LED)等，可以被用作光源。近年，发光二极管变得流行，这是因为发光二极管具有诸如相对低功耗和相对低发热的特性。
[0006]背光单元可以响应于被施加至其的电压信号来控制流过发光二极管阵列的电流，以便确定背光单元的发光亮度。背光单元将流过发光二极管阵列的电流控制在从最小电压(例如，预定的最小电压)到最大电压(例如，预定的最大电压)的范围中。
[0007]在本【背景技术】部分中所公开的以上信息仅用于增进对本发明的背景的理解，并且因此其可以包含不构成现有技术的信息。

【发明内容】

[0008]本发明的实施例的各方面涉及背光单元、驱动该背光单元的方法以及具有该背光单元的显示装置。额外地，本发明的一些实施例的各方面涉及以低电压操作的背光单元、驱动该背光单元的方法以及具有该背光单元的显示装置。
[0009]本发明的一些实施例的各方面包括能够降低流过发光二极管阵列的驱动电流的背光单元。
[0010]本发明的一些实施例的各方面包括驱动该背光单元的方法。
[0011]本发明的一些实施例的各方面包括具有该背光单元的显示装置。
[0012]本发明的一些实施例包括背光单元，该背光单元包括:光源，包括发光二极管阵列;DC/DC转换器，被配置为接收输入电压并且向发光二极管阵列施加驱动电压；以及光源驱动电路，被配置为:接收模拟电压，根据该模拟电压来生成钳位电压，以及根据模拟电压和钳位电压来生成要被施加到DC/DC转换器的主驱动信号，其中，模拟电压具有在第一下限与第一上限之间的电压范围，钳位电压具有在高于第一下限的第二下限与低于第一上限的第二上限之间的电压范围，该背光单元被配置为当模拟电压具有在第二下限与第一上限之间的第一电平时操作于第一模式中，该背光单元被配置为当模拟电压具有在第一下限与第二下限之间的第二电平时操作于第二模式中，以及第一模式期间的驱动电压与第二模式期间的驱动电压不同。
[0013]根据一些实施例，光源驱动电路被配置为控制主驱动信号，以允许第二模式中的主驱动信号的占空比小于第一模式中的主驱动信号的占空比。
[0014]根据一些实施例，在第二模式期间，当模拟电压的电平降低时驱动电压降低。
[0015]根据一些实施例，DC/DC转换器包括:电感器，被配置为在第一端子处接收输入电压;在电感器的第二端子与发光二极管阵列的第一端部之间的主二极管，用于向发光二极管阵列的第一端部施加驱动电压;主晶体管，包括连接到电感器与主二极管之间的节点的第一端子，和被配置为接收主驱动信号的控制端子；以及主晶体管的第二端子与地(ground)之间的主电阻器。
[0016]根据一些实施例，光源进一步包括:电流控制晶体管，包括连接到发光二极管阵列的第二端部的第一端子，和被配置为从光源驱动电路接收控制信号的控制端子；以及主电阻器，连接到电流控制晶体管的第二端子和地。
[0017]根据一些实施例，光源驱动电路包括:电压范围改变器(changer)，被配置为生成钳位电压；占空(duty)控制器，被配置为根据来自主晶体管的第二端子的主节点电压、来自电流控制晶体管的第二端子的光源电阻器电压、钳位电压、时钟信号以及模拟电压来生成主驱动信号；以及控制信号生成器，被配置为根据钳位电压和光源电阻器电压来生成控制信号。
[0018]根据一些实施例，占空控制器包括:误差放大器，包括被配置为接收钳位电压的第一端子，被配置为接收光源电阻器电压的第二端子以及被配置为输出放大器输出信号的输出端子;偏移(offset)补偿器，被配置为接收通过放大主节点电压的放大后的主节点电压和模拟电压，并且在第二模式期间补偿放大后的主节点电压的电平以生成主电压信号；主比较器，包括被配置为接收主电压信号的非反相(rum-1nverting)输入端子和被配置为接收放大器输出信号的反相输入端子，并且该主比较器用于将主电压信号与放大器输出信号进行比较以输出高信号或低信号；以及锁存器，包括被配置为接收时钟信号的设定端子，被配置为从主比较器接收输出信号的重置端子以及被配置为输出主驱动信号的输出端子，该主驱动信号在从时钟信号的上升沿到主比较器的输出信号的上升沿的时段期间具有开启(pulse on)时段。
[0019]根据一些实施例，偏移补偿器包括:比较器，包括被配置为接收模拟电压的非反相输入端子和被配置为接收钳位电压的第二下限的反相输入端子，该比较器被配置为将模拟电压与钳位电压的第二下限进行比较以输出高信号或低信号；电压反相器，被配置为通过从钳位电压的第二下限中减去模拟电压来生成反相模拟电压;偏移晶体管，包括被配置为接收反相模拟电压的第一端子和被配置为从比较器接收输出信号的控制端子；以及加法器，被配置为当偏移晶体管导通时输出通过将放大后的主节点电压和反相模拟电压相加所获得的信号作为主电压信号，并且被配置为当偏移晶体管截止时输出放大后的主节点电压作为主电压信号。
[0020]根据一些实施例，偏移晶体管是具有P沟道的场效应晶体管。
[0021]根据一些实施例，占空控制器包括:误差放大器，包括被配置为接收钳位电压的第一端子，被配置为接收光源电阻器电压的第二端子以及被配置为输出放大器输出信号的输出端子;偏移补偿器，被配置为接收放大器输出信号和模拟电压，并且被配置为在第二模式期间补偿放大器输出信号的电平以生成放大器补偿信号；主比较器，包括被配置为接收通过放大主节点电压所获得的放大后的主节点电压的非反相输入端子，该主比较器进一步包括被配置为接收放大器补偿信号的反相输入端子，该主比较器被配置为将放大后的主节点电压与放大器补偿信号进行比较以输出高信号或低信号；以及锁存器，包括被配置为接收时钟信号的设定端子，被配置为从主比较器接收输出信号的重置端子以及被配置为输出主驱动信号的输出端子，该主驱动信号在从时钟信号的上升沿到主比较器的输出信号的上升沿的时段期间具有开启时段。
[0022]根据一些实施例，偏移补偿器包括:比较器，包括被配置为接收模拟电压的非反相输入端子和被配置为接收钳位电压的第二下限的反相输入端子，该比较器被配置为将模拟电压与钳位电压的第二下限进行比较以输出高信号或低信号；电压反相器，被配置为通过从钳位电压的第二下限中减去模拟电压来生成反相模拟电压;偏移晶体管，包括被配置为接收反相模拟电压的第一端子和被配置为从比较器接收输出信号的控制端子；以及加法器，被配置为当偏移晶体管导通时输出通过将放大后的主节点电压和反相模拟电压相加所获得的信号作为主电压信号，并且被配置为当偏移晶体管截止时输出放大后的主节点电压作为主电压信号。
[0023]根据一些实施例，偏移晶体管是具有P沟道的场效应晶体管。
[0024]根据一些实施例，占空控制器包括:误差放大器，包括被配置为接收钳位电压的第一端子，被配置为接收光源电阻器电压的第二端子以及被配置为输出放大器输出信号的输出端子;主比较器，包括被配置为接收通过放大主节点电压的放大后的主节点电压的非反相输入端子和被配置为接收放大器输出信号的反相输入端子，该主比较器被配置为将放大后的主节点电压与放大器输出信号进行比较以输出高信号或低信号;锁存器，包括被配置为接收时钟信号的设定端子，被配置为接收从主比较器输出的输出信号的重置端子以及被配置为输出初始主驱动信号的输出端子，该初始主驱动信号在从时钟信号的上升沿到主比较器的输出信号的上升沿的时段期间具有开启时段；以及偏移补偿器，被配置为在第二模式期间控制初始主驱动信号的占空比以生成主驱动信号。
[0025]根据一些实施例，偏移补偿器包括:第一比较器，包括被配置为接收模拟电压的非反相输入端子和被配置为接收钳位电压的第二下限的反相输入端子，该第一比较器被配置为将模拟电压与钳位电压的第二下限进行比较以输出高信号或低信号；第一偏移晶体管，包括被配置为接收初始主驱动信号的第一端子，被配置为接收接地电压的第二端子以及被配置为从第一比较器接收输出信号的控制端子；电压脉冲生成器，被配置为接收模拟电压和时钟信号以生成电压脉冲信号；第二偏移晶体管，包括被配置为接收钳位电压的第二下限的第一端子和被配置为当第一偏移晶体管导通时接收接地电压的控制端子;第二比较器，包括被配置为当第二偏移晶体管导通时通过第二偏移晶体管的第二端子接收钳位电压的第二下限的非反相输入端子，和被配置为接收电压脉冲信号的反相输入端子，并且该第二比较器用于当第二偏移晶体管导通时将钳位电压的第二下限与电压脉冲信号进行比较以输出高信号或低信号；以及第三偏移晶体管，包括被配置为从第二比较器接收输出信号的第一端子，被配置为输出主驱动信号的第二端子以及被配置为当第一偏移晶体管导通时接收接地电压的控制端子。
[0026]根据一些实施例，第一偏移晶体管是具有η沟道的场效应晶体管，并且第二偏移晶体管和第三偏移晶体管中的每个是具有P沟道的场效应晶体管。
[0027]根据一些实施例，电压脉冲生成器包括:积分器，被配置为接收时钟信号并且以一个时段为单位对时钟信号进行积分以生成三角脉冲信号；电压反相器，被配置为通过从钳位电压的第二下限中减去模拟电压来生成反相模拟电压；以及加法器，被配置为将三角脉冲信号与反相模拟电压相加以生成电压脉冲信号。
[0028]根据本发明的一些示例实施例，显示装置包括:显示面板，被配置为显示图像；以及背光，被配置为向显示面板提供光，该背光包括:光源，包括发光二极管阵列;DC/DC转换器，被配置为接收输入电压并且向发光二极管阵列施加驱动电压；以及光源驱动电路，被配置为:接收模拟电压，根据该模拟电压来生成钳位电压，以及根据模拟电压和钳位电压来生成要被施加到DC/DC转换器的主驱动信号，其中，模拟电压具有在第一下限与第一上限之间的电压范围，钳位电压具有在高于第一下限的第二下限与低于第一上限的第二上限之间的电压范围，该背光被配置为当模拟电压具有在第二下限与第一上限之间的第一电平时操作于第一模式中，该背光被配置为当模拟电压具有在第一下限与第二下限之间的第二电平时操作于第二模式中，以及光源驱动电路被配置为控制主驱动信号，以允许在第一模式期间的主驱动信号的占空比与在第二模式期间的主驱动信号的占空比不同。
[0029]根据一些实施例，在第二模式期间，当模拟电压的电平降低时主驱动信号的占空比降低。
[0030]根据本发明的一些示例实施例，在驱动背光单元的方法中，该方法包括:根据具有在低于第二下限的第一下限与高于第二上限的第一上限中间的电压范围的模拟电压，来生成具有在第二下限与第二上限之间的电压范围的钳位电压;根据模拟电压和钳位电压来生成要被施加到DC/DC转换器的主晶体管的控制端子的主驱动信号；以及确定模拟电压是否等于或低于设定的参考电压，其中，当模拟电压等于或低于设定的参考电压时，当模拟电压的电平降低时主驱动信号的占空比降低。
[0031]根据一些实施例，设定的参考电压与第二下限相对应。
[0032]根据本发明的一些实施例，可以降低流过发光二极管阵列的驱动电流。
【附图说明】
[0033]通过参考结合附图所考虑的下面的详细说明，本发明的以上和其他方面将容易变得更加明显，在附图中:
[0034]图1是示出了根据本发明的示例实施例的显示装置的框图；
[0035]图2是示出了图1中所示的背光单元的进一步的详情的电路图；
[0036]图3是示出了图2中所示的光源驱动电路的进一步的详情的电路图；
[0037]图4是示出了根据本发明的示例实施例的模拟电压、钳位电压以及流过第一发光二极管阵列的电流的波形图；
[0038]图5是示出了根据本发明的示例实施例的主节点电压、放大后的主节点电压以及主电压信号的视图；
[0039]图6是示出了图3中所示的偏移补偿器的进一步的详情的电路图；
[0040]图7是示出了被输入到图3中所示的主比较器和锁存器或从图3中所示的主比较器和锁存器所输出的信号的进一步的详情的视图；
[0041]图8是示出了根据本发明的示例实施例的光源驱动电路的电路图；
[0042]图9是示出了图8中所示的偏移补偿器的进一步的详情的电路图；
[0043]图10是示出了被输入到图8中所示的主比较器和锁存器或从图8中所示的主比较器和锁存器所输出的信号的进一步的详情的视图；
[0044]图11是示出了根据本发明的示例实施例的光源驱动电路的电路图；
[0045]图12是示出了图11中所示的偏移补偿器的进一步的详情的电路图；
[0046]图13是示出了图12中所示的电压脉冲生成器的进一步的详情的视图；
[0047]图14是示出了根据本发明的示例实施例的、在第二模式期间被输入到第二比较器或从第二比较器所输出的信号的进一步的详情的视图；以及
[0048]图15是示出了根据本发明的示例实施例的驱动背光单元的方法的流程图。
【具体实施方式】
[0049]下面参考附图的描述被提供来帮助对通过权利要求书及其等同物定义的本公开的各种实施例的更全面的理解。其包括各种具体细节来帮助理解，但是这些细节将被认为仅仅是示范性的。因此，本领域普通技术人员将认识到，能够对这里描述的各种实施例进行各种改变和修改，而不脱离本发明的范围和精神。此外，为了清楚和简明，对于熟知功能和结构的描述可以被省略。除非另外地指示，否则贯穿附图和所撰写的说明书，相同的附图标记指示相同的元件，并且因此，将不重复其说明。在附图中，为了清楚，元件、层以及区域的相对大小可能被夸大。
[0050]在下面说明书和权利要求书中使用的术语和词语不限于书目含义，而是仅仅被发明人使用使得能够清楚和一致地理解本发明。因此，本领域技术人员应该理解下面对本公开的各种实施例的描述被提供仅仅用于例示的目的，而非用于限制由所附权利要求书以及它们的等同物所定义的本公开的目的。
[0051]在下文中，将参考附图更详细地解释本发明。
[0052]图1是示出了根据本发明的示例实施例的显示装置1000的框图。
[0053]参考图1，显示装置1000包括显示面板100、定时控制器200、数据驱动电路300、栅极驱动电路400以及背光单元500。
[0054]显示面板100显示图像。显示面板100可以是但不限于使用环境光来显示图像的显示面板，而不是自发光显示面板，例如有机发光二极管显示面板。例如，显示面板100可以是液晶显示面板、电泳成像显示面板或电润湿(electrowetting)显示面板之一。在下文中，液晶显示面板将被描述为显示面板100，但是本发明的实施例不限于此。
[0055]显示面板100包括接收栅极信号的多个栅极线Gl至Gk，以及接收数据电压的多个数据线Dl至Dm。栅极线Gl至Gk与数据线Dl至Dm绝缘，而同时与数据线Dl至Dm交叉。显示面板100包括在其中定义并且以矩阵配置所布置的多个像素区域，以及多个像素分别地被布置在像素区域中。图1示出了像素之中的一个像素PX的等效电路图作为代表性示例。像素PX包括薄膜晶体管110、液晶电容器120以及存储电容器130。
[0056]薄膜晶体管110包括控制端子、第一端子以及第二端子。薄膜晶体管110的控制端子连接到栅极线Gl至Gk中的第一栅极线G1。薄膜晶体管110的第一端子连接到数据线Dl至Dm中的第一数据线DI ο薄膜晶体管110的第二端子连接到液晶电容器120和存储电容器130。液晶电容器120和存储电容器130并联连接到薄膜晶体管110的第二端子。
[0057]显示面板100包括第一显示基板、面对第一显示基板的第二显示基板以及被布置在第一显示基板与第二显示基板之间的液晶层。
[0058]栅极线Gl至Gk、数据线Dl至Dm、薄膜晶体管110以及操作为液晶电容器120的第一电极的像素电极被布置在第一显示基板上。薄膜晶体管110响应于栅极信号向像素电极施加数据电压。
[0059]第二显示基板包括操作为液晶电容器120的第二电极的公共电极，并且公共电极被施加以参考电压。然而，公共电极的位置不应当限制于此或不应当受其限制。即，根据实施例，公共电极可以被布置在第一显示基板上。
[0060]液晶层用作像素电极与公共电极之间的电介质物质。液晶电容器120被充电以与数据电压和参考电压之间的电势差相对应的电压。
[0061 ]定时控制器200从外部源接收图像数据DATAl和控制信号CS。控制信号CS包括作为帧区分信号的垂直同步信号、作为行区分信号的水平同步信号、在指示数据输入时段的其中输出数据的时段期间被维持在高电平的数据使能信号。
[0062]定时控制器200将图像数据DATAl转换为适合于数据驱动电路300的规范的图像数据DATA，并且将转换后的图像数据DATA施加至数据驱动电路300。
[0063]定时控制器200基于控制信号CS生成栅极控制信号CT1、数据控制信号CT2以及背光控制信号CT3。定时控制器200向栅极驱动电路400施加栅极控制信号CTl、向数据驱动电路300施加数据控制信号CT2以及向背光单元500施加背光控制信号CT3。
[0064]栅极控制信号CTl被用于控制栅极驱动电路400的操作。栅极控制信号CTl包括:指示扫描的扫描起始信号，控制栅极导通电压的输出时段的至少一个时钟信号以及确定栅极导通电压的维持时间的输出使能信号。
[0065]数据控制信号CT2被用于控制数据驱动电路300的操作。数据控制信号CT2包括:指示向数据驱动电路300传输转换后的图像数据DATA的电平起始信号STH，指示对数据线Dl至Dm施加数据电压的加载信号以及使数据电压的极性关于参考电压反相的反相信号。
[0066]背光控制信号CT3被用于控制背光单元500的操作。背光控制信号CT3包括:输入电压Vin、模拟电压Vg、时钟信号CLK以及用于确定背光单元500的占空比的占空控制信号。
[0067]数据驱动电路300根据基于数据控制信号CT2所转换的图像数据DATA来生成灰度电压，并且向数据线Dl至Dm施加灰度电压作为数据电压。
[0068]栅极驱动电路400基于栅极控制信号CTl生成栅极信号，并且向栅极线Gl至Gk施加栅极信号。
[0069]背光单元500被布置在显示面板100之下。背光单元500响应于背光控制信号CT3向显示面板提供光。
[0070]图2是示出了图1中所示的背光单元500的电路图。
[0071]参考图2，背光单元500包括光源部(或光源)510、DC/DC转换器520以及光源驱动电路 530 0
[0072]光源部510包括第一光源部(或第一光源)511和第二光源部(或第二光源)513。第一光源部511和第二光源部513彼此并联连接。第一光源部511的一端和第二光源部513的一端彼此连接，以接收驱动电压Vout。第一光源部511的另一端和第二光源部513的另一端接地。光源部510的数量不应当被限制为两个。即，光源部510在数量上可以被提供为三个或更多个。
[0073]第一光源部511包括第一发光二极管阵列LDA1、第一电流控制晶体管TRl以及第一电阻器RSl。
[0074]第一发光二极管阵列LDAl包括彼此串联连接的多个发光二极管LED。第一发光二极管阵列LDAl具有通过与阳极AN和阴极CAl之间的电压差相对应的电流所确定的发光亮度。
[0075]第一电流控制晶体管TRl是三端子晶体管，包括第一端子、第二端子以及控制端子。第一电流控制晶体管TRl可以是但不限于场效应晶体管(FET)或双极结晶体管(BJT)。
[0076]在本示例实施例中，第一电流控制晶体管TRl可以是具有η沟道的金属氧化物半导体场效应晶体管(MOSFET)。第一电流控制晶体管TRl操作于以下区域中:在该区域中，当第一端子与第二端子之间的电压升高时，流过第一端子的电流增加。
[0077]第一电流控制晶体管TRl的第一端子连接到第一发光二极管阵列LDAl的阴极CAl。第一电流控制晶体管TRl的控制端子从光源驱动电路530接收第一控制信号CTL1。流过第一发光二极管阵列LDAl的电流依赖于第一控制信号CTLl的电平而改变。
[0078]第一电阻器RSl连接到第一电流控制晶体管TRl的第二端子。第一电阻器RSl具有恒定电阻值。第一电阻器RSl与第一电流控制晶体管TRl之间的第一节点连接到光源驱动电路530。光源驱动电路530接收第一节点NDl的电压作为第一节点电压VR1。
[0079]第二光源513包括第二发光二极管阵列LDA2、第二电流控制晶体管TR2以及第二电阻器RS2。第一发光晶体管阵列LDAl和第二发光二极管阵列LDA2被控制为具有不同的亮度。在本示例实施例中，因为第一光源部511和第二光源部513具有相同或相似的结构和功能，所以将省略第二光源部513的一些详情。
[0080]DC/DC转换器520接收输入电压Vin，生成驱动电压Vout以及向第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的阳极AN施加驱动电压Vout。驱动电压Vout和输入电压Vin是直流电压并且具有不同的电压电平。例如，驱动电压Vout具有通过升压(boost)输入电压Vin所获得的电压电平。
[0081 ] DC/DC转换器520包括电感器L1、主晶体管MTF、主电阻器Rm以及主二极管DDl。
[0082]电感器LI的一端接收输入电压Vin而电感器LI的另一端连接到主二极管DDl。主二极管DDl连接在电感器LI与第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的阳极AN之间。主二极管DDl传递从电感器LI流向阳极AN的电流并且阻挡从阳极AN流向电感器LI的电流。
[0083]主晶体管MTF是三端子晶体管，包括第一端子、第二端子以及控制端子。主晶体管MTF可以是但不限于，场效应晶体管(FET)或双极结晶体管(BJT)。
[0084]在本示例实施例中，主晶体管MTF是具有η沟道的金属氧化物半导体场效应晶体管(MOSFET)。
[0085]主晶体管MTF的第一端子连接到电感器LI与主二极管DDI之间的节点。主晶体管MTF的第二端子连接到主电阻器Rm。主晶体管MTF的控制端子从光源驱动电路530接收主驱动信号MDR。主晶体管MTF在主驱动信号MDR的高时段期间导通，并且在主驱动信号MDR的低时段期间截止。
[0086]主电阻器Rm连接在主晶体管MTF的第二端子与地之间。主电阻器Rm具有恒定电阻值。主晶体管MT F与主电阻器Rm之间的节点被称为主节点ND_M。
[0087]主二极管DDl连接在电感器LI的另一端与第一发光二极管阵列LDAl的阳极AN之间。主二极管DDl传递从电感器LI或主晶体管MTF流向第一发光二极管阵列LDAl的阳极AN的电流并且阻挡从第一发光二极管阵列LDAl的阳极AN流向电感器LI或主晶体管MTF的电流。
[0088]光源驱动电路530控制第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的发光亮度。光源驱动电路530接收模拟电压Vg和时钟信号CLK，接收主节点ND_M的电压作为主节点电压ISW，以及接收第一节点电压VRl和第二节点电压VR2。光源驱动电路530基于模拟电压Vg、主节点电压ISW、第一节点电压VRl以及第二节点电压VR2来生成第一控制信号CTLl、第二控制信号CTL2以及主驱动信号MDR。
[0089]背光单元500操作于第一模式或第二模式中。第一模式是正常模式，并且当模拟电压Vg的电压电平超过参考电压(例如，预定的或设定的参考电压)时，背光单元500操作于第一模式中。当背光单元500操作于第一模式中时，第一发光二极管阵列LDAl的阴极CAl的电压电平被控制，以控制流过第一发光二极管阵列LDAl的电流。在第一模式中，第一控制信号CTLl的电压电平被控制，以控制第一发光二极管阵列LDAl的阴极CAl的电压电平。
[0090]当模拟电压Vg的电压电平超过参考电压(例如，预定的或设定的参考电压)时，流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流超过参考电流(例如，预定的或设定的参考电流)。当在第一模式中驱动电压Vout的电压电平改变时，流过第一发光二极管阵列LDAl的驱动电流与流过第二发光二极管阵列LDA2的驱动电流之间的差异增加，并且第一发光二极管阵列LDAl与第二发光二极管阵列LDA2之间的发光亮度的差异增加。
[0091]第二模式是低电压模式。当模拟电压Vg的电压电平等于或低于参考电压(例如，预定的参考电压)时，背光单元500操作于第二模式中。当背光单元500操作于第二模式中时，第一发光二极管阵列LDAl的阳极AN的电压与第一模式中阳极AN的电压不同。因为第一发光二极管阵列LDAl的阳极AN的电压被控制，所以流过第一发光二极管阵列LDAl的驱动电流可以被控制。在第二模式中，主驱动信号MDR的占空比被控制。
[0092]当模拟电压Vg的电压电平等于或低于参考电压(例如，预定的参考电压)时，流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流等于或小于参考电流(例如，预定的参考电流)。因为流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流非常低，所以驱动电压Vout的电压电平被改变，并且因此流过第一发光二极管阵列LDAl的驱动电流与流过第二发光二极管阵列LDA2的驱动电流之间的差异被实质降低。因此，当模拟电压Vg的电压电平等于或低于参考电压(例如，预定的参考电压)时，与第一模式中的驱动电压Vout相比，驱动电压Vout变得更低，并且因此，流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流降低。
[0093]图3是示出了图2中所示的光源驱动电路530的电路图，而图4是示出了模拟电压、钳位电压以及流过第一发光二极管阵列LDAl的电流的波形图。
[0094]参考图3，光源驱动电路530包括电压范围改变部(或电压范围改变器)600、占空控制器605、第一控制信号生成部(或第一控制信号生成器)660以及第二控制信号生成部(或第二控制信号生成器)670。
[0095]电压范围改变部600接收模拟电压Vg，并且响应于模拟电压Vg生成钳位电压Vd。
[0096]模拟电压Vg具有在第一下限与第一上限之间的第一电压范围。在本示例实施例中，第一下限为大约O伏特并且第一上限为大约3.3伏特。如图4中所示，模拟电压Vg从第一上限线性地降低到第一下限。
[0097]钳位电压Vd具有在第二下限与第二上限之间的第二电压范围。第二下限高于第一下限并且第二上限低于第一上限。
[0098]钳位电压Vd通过将模拟电压Vg中在第二上限与第一上限之间的电压维持在第二上限处并且通过将模拟电压Vg中在第一下限与第二下限之间的电压维持在第二下限处而生成。在本示例实施例中，第二下限为大约125mV并且第二上限为大约2.5伏特。
[0099]在第一模式中，第一发光二极管阵列LDAl的阴极CAl和第二发光二极管阵列LDA2的阴极CA2的电压通过钳位电压Vd而确定。因此，流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的电流I d的波形遵从(fo 11 ow)钳位电压Vd的波形。
[0100]如图4中所示，在第一模式中流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流Id的上限为大约100mA，并且在第一模式中流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流Id的下限为大约5mA。在本示例实施例中，背光单元500可以操作于第二模式中，以允许流过第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流Id等于或小于大约5mA。在第二模式期间，驱动电压Vout的电压电平低于在第一模式中的驱动电压Vout的电压电平。通过控制被施加到主晶体管MTF的控制端子的主驱动信号MDR的占空比，来控制驱动电压Vout的电压电平。
[0101]占空控制器605接收主节点电压ISW、光源电阻器电压ISEN、钳位电压Vd以及模拟电压Vg。光源电阻器电压ISEN可以是第一节点电压VRl或第二节点电压VR2。例如，光源电阻器电压ISEN与第一节点电压VRl和第二节点电压VR2中的相对低的电压相对应。占空控制器605基于主节点电压ISW、光源电阻器电压ISEN、钳位电压Vd、时钟信号CLK以及模拟电压Vg来生成其占空比被确定的主驱动信号MDR。
[0102]占空控制器605包括放大器650、偏移补偿器610、误差放大器620、主比较器630以及锁存器640。
[0103]放大器650接收主节点电压ISW并且放大主节点电压ISW的幅值以生成放大后的主节点电压ISW-A。放大器650向偏移补偿器610施加放大后的主节点电压ISW-A。
[0104]在本示例实施例中，放大器650可以被省略。在这种情况下，主节点电压ISW被施加到偏移补偿器610而未被放大。
[0?05] 偏移补偿器610连接在主比较器630的非反相输入端子与放大器650之间。偏移补偿器610接收放大后的主节点电压ISW-A和模拟电压Vg。在第二模式期间，偏移补偿器610补偿放大后的主节点电压ISW-A的电平以生成主电压信号ISW-1。
[0106]钳位电压Vd被施加到误差放大器620的非反相输入端子，并且光源电阻器电压ISEN被施加到误差放大器620的反相输入端子。误差放大器620通过其输出端子来输出放大器输出信号SST以允许钳位电压Vd等于光源电阻器电压ISEN。误差放大器620的反相输入端子和非反相输出端子相对于彼此改变。[0?07]主电压信号ISW-1被施加到主比较器630的非反相输入端子，并且放大器输出信号SST被施加到主比较器630的反相输入端子。当被施加到非反相输入端子的信号的电平高于被施加到反相输入端子的信号的电平时，从主比较器630所输出的输出信号RSS是高信号；而当被施加到非反相输入端子的信号的电平低于被施加到反相输入端子的信号的电平时，从主比较器630所输出的输出信号RSS是低信号。
[0108]锁存器640可以是但不限于S-R锁存器。从主比较器630所输出的输出信号RSS被施加到锁存器640的重置端子R，并且时钟信号CLK被施加到锁存器640的设定端子S。锁存器640通过其输出端子Q输出主驱动信号MDR。
[0109]第一控制信号生成部(或第一控制信号生成器)660可以是但不限于差分放大器。钳位电压Vd被施加到第一控制信号生成部660的第一输入端子，并且第一节点电压VRl被施加到第一控制信号生成部660的第二输入端子。第一控制信号生成部660放大钳位电压Vd与第一节点电压VRl之间的差以生成第一控制信号CTL1。
[0110]第二控制信号生成部(或第二控制信号生成器)670可以是但不限于差分放大器。钳位电压Vd被施加到第二控制信号生成部670的第一输入端子，并且第二节点电压VR2被施加到第二控制信号生成部670的第二输入端子。第二控制信号生成部670放大钳位电压Vd与第二节点电压VR2之间的差以生成第二控制信号CTL2。
[0111]图5是示出了主节点电压ISW、放大后的主节点电压ISW-A以及主电压信号ISW-1的视图。
[0112]参考图2、图3以及图5，由于电感器LI和主晶体管MTF的操作，主节点电压ISW具有三角脉冲波形。如图6所示，主节点电压ISW具有第一幅值AMPI，并且放大后的主节点电压ISW-A具有大于第一幅值AMPl的第二幅值ΑΜΡ2。主节点电压ISW和放大后的主节点电压ISW-A可以具有相同的频率。另外，主节点电压ISW和放大后的主节点电压ISW-A可以具有相同的最小电压电平VI。以下将更详细地描述主电压信号ISW-1的波形。
[0113]图6是示出了图3中所示的偏移补偿器610的进一步的详情的电路图。
[0114]参考图6，偏移补偿器610包括比较器700、偏移晶体管710、电压反向器720以及加法器730。
[0115]模拟电压Vg被施加到比较器700的非反相输入端子，并且与钳位电压Vd的第二下限Vd-min相对应的电压被施加到比较器700的反相输入端子。当被施加到比较器700的非反相输入端子的信号的电平高于被施加到比较器700的反相输入端子的信号的电平时，比较器700输出高信号;而当被施加到比较器700的非反相输入端子的信号的电平低于被施加到比较器700的反相输入端子的信号的电平时，比较器700输出低信号。
[0116]偏移晶体管710是三端子晶体管，包括第一端子、第二端子以及控制端子。偏移晶体管710可以是但不限于场效应晶体管(FET)或双极结晶体管(BJT)。
[0117]在本示例实施例中，偏移晶体管710可以是具有P沟道的场效应晶体管。来自比较器700的输出信号被施加到偏移晶体管710的控制端子。当被施加到控制端子的信号是低信号时，偏移晶体管710导通;而当被施加到控制端子的信号是高信号时，偏移晶体管710截止。偏移晶体管710的第一端子连接到电压反相器720，并且偏移晶体管710的第二端子连接到加法器730。
[0118]电压反相器720接收模拟电压Vg并且使模拟电压Vg反相以生成反相模拟电压Vg-R。反相模拟电压Vg-R可以通过从与钳位电压Vd的第二下限Vd-min相对应的电压中减去模拟电压Vg而获得。
[0119]当偏移晶体管710导通时，加法器730输出通过将放大后的主节点电压ISW-A和反相模拟电压Vg-R相加所获得的信号作为主电压信号ISW-1。当偏移晶体管710截止时，加法器730输出放大后的主节点电压ISW-A作为主电压信号ISW-1。
[0120]参考图5和图6，当偏移晶体管710导通时，主电压信号ISW-1的最小电压电平V2可以大于主节点电压ISW的最小电压电平VI。当偏移晶体管710截止时，主电压信号ISW-1的最小电压电平V2可以与主节点电压ISW的最小电压电平Vl相同。
[0121]在下文中，将参考图6更详细地描述偏移补偿器610根据模拟电压Vg的电平的操作。
[0122]当模拟电压Vg大于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，比较器700向偏移晶体管710的控制端子施加高信号并且偏移晶体管710截止。加法器730输出放大后的主节点电压ISW-A作为主电压信号ISW-1。
[0123]当模拟电压Vg小于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，比较器700向偏移晶体管710的控制端子施加低信号并且偏移晶体管710导通。加法器730输出通过将放大后的主节点电压ISW-A和反相模拟电压Vg-R相加所获得的信号作为主电压信号ISff-1o
[0124]图7是示出了被输入到图3中所示的主比较器630和锁存器640或从图3中所示的主比较器630和锁存器640所输出的信号的视图。
[0125]在下文中，将参考图2、图3以及图5至图7更详细地描述要控制主驱动信号MDR的占空比的占空控制器605的操作。
[0126]来自主比较器630的输出信号RSS被施加到锁存器640的重置端子R。
[0127]主比较器630在主电压信号ISW-1的电平大于放大器输出信号SST的电平的时段期间输出高信号，而在主电压信号ISW-1的电平小于放大器输出信号SST的电平的时段期间输出低信号。
[0128]时钟信号CLK被施加到锁存器640的设定端子S。时钟信号CLK具有与主电压信号ISW-1的频率相同的频率。
[0129]主驱动信号MDR在从时钟信号CLK的上升沿到主比较器630的输出信号RSS的上升沿的时段期间具有开启时段。主驱动信号MDR的占空比依赖于主比较器630的输出信号RSS的上升沿而被控制。
[0130]当模拟电压Vg大于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，占空控制器605操作于第一模式中。主比较器630的输出信号RSS的波形在第一模式期间恒定。
[0131]当模拟电压Vg小于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，占空控制器605操作于第二模式中。在第二模式中主电压信号ISW-1的电平高于在第一模式中主电压信号ISW-1的电平。另外，放大器输出信号SST的电平在第一模式和第二模式期间恒定。因此，主比较器630的输出信号RSS的上升沿在一个时段中向前移动。在第二模式期间，主驱动信号MDR的占空比与第一模式的主驱动信号MDR的占空比相比降低，并且在第二模式中的驱动电压Vout与第一模式的驱动电压Vout相比降低。在第二模式期间，当模拟电压Vg的电平变低时驱动电压Vout的电平变低。
[0132]图8是示出了根据本发明的另一个示例实施例的光源驱动电路531的电路图。
[0133]参考图8，光源驱动电路531包括电压范围改变部600、占空控制器606、第一控制信号生成部660以及第二控制信号生成部670。除了偏移补偿器611和主比较器631之外，占空控制器606具有与图3中所示的占空控制器605的结构和功能相同或相似的功能和结构。在下文中，将更详细地描述偏移补偿器611和主比较器631，并且将省略其他相似组件的一些详情。
[0134]偏移补偿器611连接到主比较器630的反相输入端子和误差放大器620的输出端子。偏移补偿器611接收放大器输出信号SST和模拟电压Vg。在第二模式期间，偏移补偿器611补偿放大器输出信号SST的电平，以生成放大器补偿信号SST-1。
[0135]放大后的主节点电压ISW-A被施加到主比较器631的非反相输入端子，并且放大器补偿信号SST-1被施加到反相输入端子。
[0136]图9是示出了图8中所示的偏移补偿器611的进一步的详情的电路图。
[0137]参考图9，偏移补偿器611包括比较器800、偏移晶体管810、电压反相器820以及减法器830。
[0138]模拟电压Vg被施加到比较器800的非反相输入端子，并且与钳位电压Vd的第二下限Vd-min相对应的电压被施加到比较器800的反相输入端子。当被施加到比较器800的非反相输入端子的信号的电平高于被施加到比较器800的反相输入端子的信号的电平时，比较器800输出高信号；而当被施加到比较器800的非反相输入端子的信号的电平低于被施加到比较器800的反相输入端子的信号的电平时，比较器800输出低信号。
[0139]偏移晶体管810是三端子晶体管，包括第一端子、第二端子以及控制端子。偏移晶体管810是场效应晶体管或双极结晶体管。
[0140]在本示例实施例中，偏移晶体管810可以是具有P沟道的场效应晶体管。来自比较器800的输出信号被施加到偏移晶体管810的控制端子。当被施加到控制端子的信号是低信号时，偏移晶体管810导通;而当被施加到控制端子的信号是高信号时，偏移晶体管810截止。
[0141]电压反相器820接收模拟电压Vg并且使模拟电压Vg反相以生成反相模拟电压Vg-R。反相模拟电压Vg-R可以通过从与钳位电压Vd的第二下限Vd-min相对应的电压中减去模拟电压Vg而获得。
[0142]当偏移晶体管810导通时，减法器830输出通过从放大器输出信号SST中减去反相模拟电压Vg-R所获得的信号作为放大器补偿信号SST-1。当偏移晶体管810导通时，放大器补偿信号SST-1的电平低于放大器输出信号SST的电平。
[0143]当偏移晶体管810截止时，减法器830输出放大器输出信号SST作为放大器补偿信号SST-1O
[0144]在下文中，将参考图9更详细地描述偏移补偿器611根据模拟电压Vg的电平的操作。
[0145]当模拟电压Vg大于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，比较器800向偏移晶体管810的控制端子施加高信号并且偏移晶体管810截止。减法器830输出放大器输出信号SST作为放大器补偿信号SST-1。
[0146]当模拟电压Vg小于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，比较器800向偏移晶体管810的控制端子施加低信号并且偏移晶体管810导通。减法器830输出通过从放大器输出信号SST中减去反相模拟电压Vg-R所获得的信号作为放大器补偿信号SST-1o
[0147]图10是示出了被输入到图8中所示的主比较器631和锁存器640或从图8中所示的主比较器631和锁存器640所输出的信号的视图。
[0148]在下文中，将参考图2以及图8至图10更详细地描述要控制主驱动信号MDR的占空比的占空控制器606的操作。
[0149]主比较器631的输出信号RSS被施加到锁存器640的重置端子R。
[0150]主比较器631在放大后的主节点电压ISW-A的电平大于放大器补偿信号SST-1的电平的时段期间输出高信号，并且在放大后的主节点电压ISW-A的电平小于放大器补偿信号SST-1的电平的时段期间输出低信号。
[0151]时钟信号CLK被施加到锁存器640的设定端子S。时钟信号CLK具有与放大后的主节点电压ISW-A相同的频率。
[0152]主驱动信号MDR在从时钟信号CLK的上升沿到主比较器631的输出信号RSS的上升沿的时段期间具有开启时段。主驱动信号MDR的占空比依赖于主比较器631的输出信号RSS的上升沿而被控制。
[0153]当模拟电压Vg大于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，占空控制器606操作于第一模式中。主比较器631的输出信号RSS的波形在第一模式期间恒定。
[0154]当模拟电压Vg小于钳位电压Vd的第二下限Vd-min--例如大约125mV--时，占空控制器606操作于第二模式中。在第二模式中放大器补偿信号SST-1的电平低于在第一模式中放大器补偿信号SST-1的电平。另外，放大后的主节点电压ISW-A的波形在第一模式和第二模式期间恒定。因此，主比较器631的输出信号RSS的上升沿在一个时段中向前移动。在第二模式期间，主驱动信号MDR的占空比与第一模式的主驱动信号MDR的占空比相比降低，并且在第二模式中的驱动电压Vout与第一模式的驱动电压Vout相比降低。
[0155]图11是示出了根据本发明的另一个示例实施例的光源驱动电路532的电路图。
[0156]参考图11，光源驱动电路532包括电压范围改变部600、占空控制器607、第一控制信号生成部660以及第二控制信号生成部670。除了偏移补偿器612和主比较器632之外，占空控制器607具有与图3中所示的占空控制器605的结构和功能相同或相似的功能和结构。在下文中，将更详细地描述偏移补偿器612和主比较器632，并且将省略其他相似组件的一些详情。
[0157]偏移补偿器612连接到锁存器的输出端子Q。偏移补偿器612从锁存器640的输出端子Q接收初始主驱动信号MDR-1，并且控制初始主驱动信号MDR-1的占空比以生成主驱动信号 MDR 0
[0158]放大后的主节点电压ISW-A被施加到主比较器632的非反相输入端子，并且放大器输出信号SST被施加到主比较器6 3 2的反相输入端子。
[0159]图12是示出了图11中所示的偏移补偿器612的电路图。
[0160]参考图12，偏移补偿器612包括第一比较器900、第一偏移晶体管910、电压脉冲生成器920、第二比较器930、第二偏移晶体管940、第一二极管950、第三偏移晶体管960、第二二极管970以及第三二极管980。
[0161]模拟电压Vg被施加到第一比较器900的反相输入端子，并且与钳位电压Vd的第二下限Vd-min相对应的电压被施加到第一比较器900的非反相输入端子。当被施加到第一比较器900的非反相输入端子的信号的电平高于被施加到第一比较器900的反相输入端子的信号的电平时，第一比较器900输出高信号；而当被施加到第一比较器900的非反相输入端子的信号的电平低于被施加到第一比较器900的反相输入端子的信号的电平时，第一比较器900输出低信号。
[0162]第一偏移晶体管910是三端子晶体管，包括第一端子、第二端子以及控制端子。来自第一比较器900的输出信号被施加到第一偏移晶体管910的控制端子。第一偏移晶体管910的第一端子接收初始主驱动信号MDR-1，并且第一偏移晶体管910的第二端子接地。
[0163]在本示例实施例中，第一偏移晶体管910可以是但不限于具有η沟道的场效应晶体管。当来自第一比较器900的输出信号是高信号时，第一偏移晶体管910导通;而当来自第一比较器900的输出信号是低信号时，第一偏移晶体管910截止。
[0164]电压脉冲生成器920接收时钟信号CLK和模拟电压Vg。电压脉冲生成器920基于时钟信号CLK和模拟电压Vg来生成电压脉冲信号Vp。
[0165]第二比较器930的非反相输入端子连接到第二偏移晶体管940的第二端子，并且第二比较器930的反相输入端子接收电压脉冲信号Vp。当第二偏移晶体管940导通时，与钳位电压Vd的第二下限Vd-min相对应的电压被施加到第二比较器930的非反相输入端子。当被施加到第二比较器930的非反相输入端子的信号的电平高于被施加到第二比较器930的反相输入端子的信号的电平时，第二比较器930输出高信号；而当被施加到第二比较器930的非反相输入端子的信号的电平低于被施加到第二比较器930的反相输入端子的信号的电平时，第二比较器930输出低信号。
[0166]第二偏移晶体管940是三端子晶体管，包括第一端子、第二端子以及控制端子。第二偏移晶体管940的控制端子连接到第一二极管950。当第一偏移晶体管910导通时，第二偏移晶体管940的控制端子接地。第二偏移晶体管940的第一端子接收钳位电压Vd的第二下限Vd-min，并且第二偏移晶体管940的第二端子连接到第二比较器930的非反相输入端子。
[0167]在本示例实施例中，第二偏移晶体管940可以是但不限于具有P沟道的场效应晶体管。当被施加到第二偏移晶体管940的控制端子的信号是低信号时，第二偏移晶体管940导通，而当被施加到第二偏移晶体管940的控制端子的信号是高信号时，第二偏移晶体管940截止。
[0168]第一二极管950连接在第二偏移晶体管940的控制端子与第一偏移晶体管910的第一端子之间。第一二极管950传递从第二偏移晶体管940的控制端子流向第一偏移晶体管910的第一端子的电流，并且阻挡从第一偏移晶体管910的第一端子流向第二偏移晶体管940的控制端子的电流。
[0169]第三偏移晶体管960是三端子晶体管，包括第一端子、第二端子以及控制端子。第三偏移晶体管960的控制端子连接到第二二极管970。当第一偏移晶体管910导通时，第三偏移晶体管960的控制端子接地。第三偏移晶体管960的第一端子从第二比较器930接收输出信号，并且第三偏移晶体管960的第二端子连接到输出节点ND-0UT。主驱动信号MDR通过输出节点ND-OUT被输出。
[0170]在本示例实施例中，第三偏移晶体管960可以是但不限于具有P沟道的场效应晶体管。当被施加到第三偏移晶体管960的控制端子的信号是低信号时，第三偏移晶体管960导通;而当被施加到第三偏移晶体管960的控制端子的信号是高信号时，第三偏移晶体管960截止。
[0171]第二二极管970连接在第三偏移晶体管960的控制端子与连接到第一偏移晶体管910的第一端子的输入节点ND-1N之间。第二二极管970传递从第三偏移晶体管960的控制端子流向输入节点ND-1N的电流，并且阻挡从输入节点ND-1N流向第三偏移晶体管960的控制端子的电流。
[0172]第三二极管980连接在输出节点ND-OUT与输入节点ND-1N之间。第三二极管980传递从输入节点ND-1N流向输出节点ND-OUT的电流，并且阻挡从输出节点ND-OUT流向输入节点ND-1N的电流。
[0173]图13是示出了图12中所示的电压脉冲生成器920的进一步的详情的视图。
[0174]参考图13，电压脉冲生成器920包括积分器921、电压反相器923和加法器925。
[0175]积分器921接收时钟信号CLK并且生成具有与时钟信号CLK的频率相同频率的三角脉冲信号CLK-1。三角脉冲信号CLK-1是通过以一个时段为单位对时钟信号CLK进行积分所获得的信号。由一个时段中的高时段和时钟信号CLK的高电平所确定的四边形面积(area)可以基本上与由一个时段和三角脉冲信号CLK-1的最大电平所确定的三角形面积相同。
[0176]电压反相器923接收模拟电压Vg并且使模拟电压Vg反相以生成反相模拟电压Vg-R。反相模拟电压Vg-R是通过从与钳位电压Vd的第二下限Vd-min相对应的电压中减去模拟电压Vg所获得的。
[0177]加法器935输出通过将三角脉冲信号CLK-1和反相模拟电压Vg-R相加所获得的信号作为电压脉冲信号Vp。
[0178]图14是示出在第二模式期间被输入到第二比较器930或从第二比较器930所输出的信号的视图。
[0179]在下文中，将参考图12至图14更详细地描述偏移补偿器612根据模拟电压Vg的电平的操作。
[0180]当模拟电压Vg大于钳位电压Vd的第二下限Vd-min(例如大约125mV)时，第一比较器900输出低信号并且第一偏移晶体管910截止。偏移补偿器612操作于第一模式中。在通过第三二极管980和输出节点ND-OUT之后，被施加到输入节点ND-1N的初始主驱动信号MDR-1被输出为主驱动信号MDR。
[0181]当模拟电压Vg小于钳位电压Vd的第二下限Vd-min(例如大约125mV)时，第一比较器900输出高信号并且第一偏移晶体管910导通。偏移补偿器612操作于第二模式中。
[0182]当偏移补偿器612操作于第二模式中时，初始主驱动信号MDR-1通过第一偏移晶体管910被施加到地。另外，因为第二偏移晶体管940的控制端子接地，所以第二偏移晶体管940导通。与钳位电压Vd的第二下限Vd-min相对应的电压被施加到第二比较器930的非反相输入端子。
[0183]因为反相模拟电压Vg-R随着模拟电压Vg降低而升高，所以电压脉冲信号Vp的电平升高。当电压脉冲信号Vp的电平升高时，钳位电压Vd的第二下限Vd-min高于电压脉冲信号Vp的电平的时段缩短。因此，第二比较器930的输出信号的占空比降低。
[0184]第三偏移晶体管960的控制端子接地，并且因此，第三偏移晶体管960导通。第二比较器930的输出信号通过输出节点ND-OUT被输出为主驱动信号MDR。
[0185]图15是示出了根据本发明的示例实施例的驱动背光单元的方法的流程图。
[0186]参考图1至图15，基于模拟电压Vg生成钳位电压Vd(SlOO)。模拟电压Vg具有在第一下限与第一上限之间的电压范围。钳位电压Vd具有在高于第一下限的第二下限与低于第一上限的第二上限之间的电压范围。
[0187]然后，基于模拟电压Vg和钳位电压Vd来生成主驱动信号MDR(SllO)。主驱动信号MDR可以是被施加到DC/DC转换器520的主晶体管MTF的控制端子的信号。从DC/DC转换器520所输出的驱动电压Vout可以通过主驱动信号MDR的占空比来控制。
[0188]之后，确定模拟电压Vg是否等于或低于参考电压(例如，预定的参考电压)(S120)。参考电压(例如，预定的参考电压)是第二下限。在本示例实施例中，第二下限为大约125mV。
[0189]当模拟电压超过参考电压(例如，预定的参考电压)时，流过发光二极管阵列的驱动电流被控制为超过参考电流(例如，预定的参考电流)(S150)。在本示例实施例中，参考电流(例如，预定的参考电流)为大约5mA(参考图4)。
[0190]当模拟电压等于或低于参考电压(例如，预定的参考电压)时，主驱动信号MDR的占空比变得更小(S160)。当主驱动信号MDR的占空比变得更小时，驱动电压Vout降低(S170)。当驱动电压Vout降低时，流过发光二极管阵列的驱动电流被控制为等于或小于参考电流(例如，预定的参考电流)(S180)。
[0191]因此，当模拟电压Vg的电平等于或低于参考电压(例如，预定的参考电压)时，主驱动信号MDR和驱动电压Vout的占空比被控制为降低。作为结果，流向第一发光二极管阵列LDAl和第二发光二极管阵列LDA2的驱动电流可以被控制为降低更多。
[0192]在这里所使用的术语仅出于描述特定实施例的目的并且不意欲限制本发明。当在这里使用时，单数形式的“一”和“一个”也意欲包括复数形式，除非上下文清楚地指示并非如此。将进一步理解，当在本说明书中使用时，术语“包括”、“包括有”、“包含”以及“包含有”指明所陈述的特征、整体、步骤、操作、元素和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或其群组的存在。当在这里使用时，术语“和/或”包括一个或多个相关联列举项的任何和所有组合。当在元素列表之后时，诸如“……中至少一个”的表述修饰整个元素列表而不修饰列表中的单个元素。
[0193]当在这里使用时，术语“基本上”、“大约”以及相似的术语被用作近似术语而不是程度术语，并且意欲考虑到本领域普通技术人员将认识到的测量值或计算值中的固有偏差。此外，当描述本发明的实施例时“可能”的使用指代“本发明的一个或多个实施例”。当在这里使用时，术语“使用”、“使用于”以及“被用于”可以分别地被认为与术语“利用”、“利用于”以及“被利用”同意。另外，术语“示例性的”意欲指代示例或图示。
[0194]根据这里所描述的本发明的实施例的电子器件或电子设备和/或任何其他相关的设备或组件可以利用任何合适的硬件、固件(例如，特定用途集成电路)、软件或者软件、固件以及硬件的组合来实现。例如，这些设备的各种组件可以形成在一个集成电路(IC)芯片上或单独的IC芯片上。此外，这些设备的各种组件可以实现在柔性印刷电路薄膜上、带载封装(TCP)、印刷电路板(PCB)上，或可以形成在一个基板上。此外，这些设备的各种组件可以是处理或线程，运行在一个或多个处理器上，处于一个或多个计算设备中，执行计算机程序指令以及与其他系统组件交互以用于执行这里所描述的各种功能。计算机程序指令被存储在存储器中，该存储器例如可以使用诸如随机存取存储器(RAM)的标准存储器设备实现在计算设备中。例如，计算机程序指令还可以被存储在非暂态计算机可读介质中，诸如CD-ROM、闪驱等。另外，本领域技术人员应当意识到各种计算设备的功能可以被组合到或集成到为单个计算设备中，或者特定计算设备的功能可以被分布在一个或多个其他计算设备上，而不脱离本发明的示例性实施例的精神和范围。
[0195]除非另外地定义，否则这里所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员之一通常理解的含义相同的含义。将进一步理解，诸如在通用字典中所定义的术语的术语应当被解释为具有与在现有技术的语境和/或本说明书中它们的含义一致的含义，并且不应当被解释为理想化的或过于正式的意味，除非这里明确地如此定义。
[0196]尽管已经描述了本发明的示例实施例，但是理解到本发明不应当被限制为这些示例实施例，而是在如下述权利要求书及其等价物中所定义的本发明的精神和范围内，本领域普通技术人员可以进行各种改变和修改。
【主权项】
1.一种背光单元，包括: 光源，包括发光二极管阵列； DC/DC转换器，被配置为接收输入电压并且向所述发光二极管阵列施加驱动电压；以及 光源驱动电路，被配置为: 接收模拟电压； 根据所述模拟电压来生成钳位电压；以及 根据所述模拟电压和所述钳位电压来生成要被施加到所述DC/DC转换器的主驱动信号，其中 所述模拟电压具有在第一下限与第一上限之间的电压范围，所述钳位电压具有在高于所述第一下限的第二下限与低于所述第一上限的第二上限之间的电压范围， 所述背光单元被配置为当所述模拟电压具有在所述第二下限与所述第一上限之间的第一电平时操作于第一模式中， 所述背光单元被配置为当所述模拟电压具有在所述第一下限与所述第二下限之间的第二电平时操作于第二模式中，以及 所述背光单元操作于所述第一模式时的所述驱动电压与所述背光单元操作于所述第二模式时的所述驱动电压不同。2.根据权利要求1所述的背光单元，其中，所述光源驱动电路被配置为控制所述主驱动信号，以允许所述第二模式中的所述主驱动信号的占空比小于所述第一模式中的所述主驱动信号的占空比。3.根据权利要求1所述的背光单元，其中，在所述背光单元操作于所述第二模式的期间，当所述模拟电压的电平降低时，所述驱动电压降低。4.根据权利要求1所述的背光单元，其中，所述DC/DC转换器包括: 电感器，被配置为在第一端子处接收所述输入电压； 所述电感器的第二端子与所述发光二极管阵列的第一端部之间的主二极管，用于向所述发光二极管阵列的第一端部施加所述驱动电压； 主晶体管，包括连接到所述电感器与所述主二极管之间的节点的第一端子、和被配置为接收所述主驱动信号的控制端子;以及 所述主晶体管的第二端子与地之间的主电阻器。5.根据权利要求4所述的背光单元，其中，所述光源进一步包括: 电流控制晶体管，包括连接到所述发光二极管阵列的第二端部的第一端子、和被配置为从所述光源驱动电路接收控制信号的控制端子;以及 主电阻器，连接到所述电流控制晶体管的第二端子和所述地。6.根据权利要求5所述的背光单元，其中，所述光源驱动电路包括: 电压范围改变器，被配置为生成所述钳位电压； 占空控制器，被配置为根据来自所述主晶体管的第二端子的主节点电压、来自所述电流控制晶体管的第二端子的光源电阻器电压、所述钳位电压、时钟信号以及所述模拟电压来生成所述主驱动信号；以及 控制信号生成器，被配置为根据所述钳位电压和所述光源电阻器电压来生成所述控制信号。7.根据权利要求6所述的背光单元，其中，所述占空控制器包括: 误差放大器，包括被配置为接收所述钳位电压的第一端子，被配置为接收所述光源电阻器电压的第二端子以及被配置为输出放大器输出信号的输出端子； 偏移补偿器，被配置为接收通过放大所述主节点电压的放大后的主节点电压和所述模拟电压，并且在所述第二模式期间补偿所述放大后的主节点电压的电平以生成主电压信号； 主比较器，包括被配置为接收所述主电压信号的非反相输入端子、和被配置为接收所述放大器输出信号的反相输入端子，并且所述主比较器用于将所述主电压信号与所述放大器输出信号进行比较以输出高信号或低信号；以及 锁存器，包括被配置为接收所述时钟信号的设定端子，被配置为从所述主比较器接收输出信号的重置端子以及被配置为输出所述主驱动信号的输出端子，所述主驱动信号在从所述时钟信号的上升沿到所述主比较器的所述输出信号的上升沿的时段期间具有开启时段。8.根据权利要求7所述的背光单元，其中，所述偏移补偿器包括: 比较器，包括被配置为接收所述模拟电压的非反相输入端子和被配置为接收所述钳位电压的所述第二下限的反相输入端子，所述比较器被配置为将所述模拟电压与所述钳位电压的所述第二下限进行比较以输出高信号或低信号； 电压反相器，被配置为通过从所述钳位电压的所述第二下限中减去所述模拟电压来生成反相模拟电压； 偏移晶体管，包括被配置为接收所述反相模拟电压的第一端子和被配置为从所述比较器接收输出信号的控制端子;以及 加法器，被配置为当所述偏移晶体管导通时输出通过将所述放大后的主节点电压和所述反相模拟电压相加所获得的信号作为所述主电压信号，并且被配置为当所述偏移晶体管截止时输出所述放大后的主节点电压作为所述主电压信号。9.根据权利要求8所述的背光单元，其中，所述偏移晶体管是具有P沟道的场效应晶体管。10.根据权利要求6所述的背光单元，其中，所述占空控制器包括: 误差放大器，包括被配置为接收所述钳位电压的第一端子，被配置为接收所述光源电阻器电压的第二端子以及被配置为输出放大器输出信号的输出端子； 偏移补偿器，被配置为接收所述放大器输出信号和所述模拟电压，并且被配置为在所述第二模式期间补偿所述放大器输出信号的电平以生成放大器补偿信号； 主比较器，包括被配置为接收通过放大所述主节点电压所获得的放大后的主节点电压的非反相输入端子，所述主比较器进一步包括被配置为接收所述放大器补偿信号的反相输入端子，所述主比较器被配置为将所述放大后的主节点电压与所述放大器补偿信号进行比较以输出高信号或低信号；以及 锁存器，包括被配置为接收所述时钟信号的设定端子，被配置为从所述主比较器接收输出信号的重置端子以及被配置为输出所述主驱动信号的输出端子，所述主驱动信号在从所述时钟信号的上升沿到所述主比较器的输出信号的上升沿的时段期间具有开启时段。11.根据权利要求10所述的背光单元，其中，所述偏移补偿器包括: 比较器，包括被配置为接收所述模拟电压的非反相输入端子和被配置为接收所述钳位电压的所述第二下限的反相输入端子，所述比较器被配置为将所述模拟电压与所述钳位电压的所述第二下限进行比较以输出高信号或低信号； 电压反相器，被配置为通过从所述钳位电压的所述第二下限中减去所述模拟电压来生成反相模拟电压； 偏移晶体管，包括被配置为接收所述反相模拟电压的第一端子和被配置为从所述比较器接收输出信号的控制端子;以及 加法器，被配置为当所述偏移晶体管导通时输出通过将所述放大后的主节点电压和所述反相模拟电压相加所获得的信号作为所述主电压信号，并且被配置为当所述偏移晶体管截止时输出所述放大后的主节点电压作为所述主电压信号。12.根据权利要求11所述的背光单元，其中，所述偏移晶体管是具有P沟道的场效应晶体管。13.根据权利要求6所述的背光单元，其中，所述占空控制器包括: 误差放大器，包括被配置为接收所述钳位电压的第一端子、被配置为接收所述光源电阻器电压的第二端子以及被配置为输出放大器输出信号的输出端子； 主比较器，包括被配置为接收通过放大所述主节点电压的放大后的主节点电压的非反相输入端子和被配置为接收所述放大器输出信号的反相输入端子，所述主比较器被配置为将所述放大后的主节点电压与所述放大器输出信号进行比较以输出高信号或低信号；锁存器，包括被配置为接收所述时钟信号的设定端子，被配置为接收从所述主比较器所输出的输出信号的重置端子以及被配置为输出初始主驱动信号的输出端子，所述初始主驱动信号在从所述时钟信号的上升沿到所述主比较器的输出信号的上升沿的时段期间具有开启时段；以及 偏移补偿器，被配置为在所述第二模式期间控制所述初始主驱动信号的占空比以生成所述主驱动信号。14.根据权利要求13所述的背光单元，其中，所述偏移补偿器包括: 第一比较器，包括被配置为接收所述模拟电压的非反相输入端子和被配置为接收所述钳位电压的所述第二下限的反相输入端子，所述第一比较器被配置为将所述模拟电压与所述钳位电压的所述第二下限进行比较以输出高信号或低信号； 第一偏移晶体管，包括被配置为接收所述初始主驱动信号的第一端子、被配置为接收接地电压的第二端子以及被配置为从所述第一比较器接收输出信号的控制端子； 电压脉冲生成器，被配置为接收所述模拟电压和所述时钟信号以生成电压脉冲信号； 第二偏移晶体管，包括被配置为接收所述钳位电压的所述第二下限的第一端子和被配置为当所述第一偏移晶体管导通时接收所述接地电压的控制端子； 第二比较器，包括被配置为当所述第二偏移晶体管导通时通过所述第二偏移晶体管的第二端子接收所述钳位电压的所述第二下限的非反相输入端子、和被配置为接收所述电压脉冲信号的反相输入端子，并且所述第二比较器用于当所述第二偏移晶体管导通时将所述钳位电压的所述第二下限与所述电压脉冲信号进行比较以输出高信号或低信号；以及第三偏移晶体管，包括被配置为从所述第二比较器接收输出信号的第一端子、被配置为输出所述主驱动信号的第二端子以及被配置为当所述第一偏移晶体管导通时接收接地电压的控制端子。15.—种显示装置，包括: 显示面板，被配置为显示图像；以及 背光单元，被配置为向所述显示面板提供光，所述背光单元包括: 光源，包括发光二极管阵列； DC/DC转换器，被配置为接收输入电压并且向所述发光二极管阵列施加驱动电压；以及光源驱动电路，被配置为:接收模拟电压，根据所述模拟电压来生成钳位电压，以及根据所述模拟电压和所述钳位电压来生成要被施加到所述DC/DC转换器的主驱动信号，其中，所述模拟电压具有在第一下限与第一上限之间的电压范围， 所述钳位电压具有在高于所述第一下限的第二下限与低于所述第一上限的第二上限之间的电压范围， 所述背光单元被配置为当所述模拟电压具有在所述第二下限与所述第一上限之间的第一电平时操作于第一模式中， 所述背光单元被配置为当所述模拟电压具有在所述第一下限与所述第二下限之间的第二电平时操作于第二模式中，以及 所述光源驱动电路被配置为控制所述主驱动信号，以允许在所述背光单元操作于所述第一模式的所述主驱动信号的占空比与在所述背光单元操作于所述第二模式的所述主驱动信号的占空比不同。
【文档编号】G09G3/34GK106097980SQ201610268648
【公开日】2016年11月9日
【申请日】2016年4月27日 公开号201610268648.6, CN 106097980 A, CN 106097980A, CN 201610268648, CN-A-106097980, CN106097980 A, CN106097980A, CN201610268648, CN201610268648.6
【发明人】李大植, 李锡焕, 康元亨
【申请人】三星显示有限公司