专利名称：提高掩膜板图形关键尺寸均匀性的方法
技术领域：
本发明涉及一种半导体制造工艺方法，具体涉及一种半导体光刻工艺方法，尤其 涉及一种提高掩膜板图形关键尺寸均勻性的方法。
背景技术：
在光刻工艺中，掩膜板上面的关键尺寸(⑶，Critical Dimension，光罩图案中最 小的线宽)及其剖面形状的差异将直接影响到光刻工艺的关键图形尺寸的均勻性控制，从 而影响相关芯片单元电学性能的实现。同时会使不同局部区域图形的最佳工艺条件产生偏 移，降低光刻有效的工艺窗口，从而使工艺控制更为困难。如图1和图2所示，图IA和图IB 分别是一个芯片单元内不同区域，两者的图形密度相差25%左右，最终导致监控图形(如 图1C)光罩尺寸相差4nm，相应的光刻尺寸相差Snm(见图2中的数据比较)。
发明内容
本发明要解决的技术问题是提供一种提高掩膜板图形关键尺寸均勻性的方法，可 以通过降低掩膜板制造过程中因图形密度而产生的刻蚀均勻性的差异，增加掩膜板上芯片 单元内图形关键尺寸和剖面的均勻性，从而提高晶圆层次上的关键层次的控制。为了解决上述技术问题，本发明通过如下技术方案实现一种提高掩膜板图形关键尺寸均勻性的方法，在光刻工艺过程中包括如下步骤(1)在掩膜板制作之前在版图内依据一定的规则插入辅助图形，该规则是在版图 内不允许插入虚拟图形的区域内加入多个辅助图形；(2)依据加入辅助图形后的修正版图进行掩膜板的制作；(3)通过光刻工艺曝光形成芯片图形。步骤(1)中所述不允许插入虚拟图形的区域是排除在切割道或者远离芯片工作 单元的空旷区域的其它区域。例如芯片工作单元区域。所述的辅助图形在光刻工艺过程中不会在芯片上被曝光形成图形。所述的辅助图形与掩膜板的主图形保持一定距离，使主图形尺寸不会受到影响。所述的辅助图形与主图形的距离dl应大于两倍的光刻工艺过程中的曝光波长。所述的辅助图形的尺寸d2应小于光刻工艺过程中的曝光波长。所述的辅助图形之间的距离d3取决于最终图形密度的要求，并满足该辅助图形 不会在芯片上被曝光形成图形的要求。本发明有益效果在于为解决0. 18微米技术节点及其以下平台(包括EE180， B⑶18，SiGel8，EF130等)工艺实现过程中关键层次关键尺寸控制问题，在芯片设计图形不 允许插入虚拟图形的区域内加入小尺寸的辅助图形以平衡不同局部区域图形密度，降低掩 膜板制造过程中因图形密度而产生的刻蚀均勻性的差异，增加掩膜板上芯片单元内图形关 键尺寸和剖面的均勻性，从而提高晶圆层次上的关键层次的控制，最终降低了因光罩尺寸 差异引起的光刻关键尺寸的差异。
图1是现有的芯片(chip)内不同图形密度区域的关键尺寸比较示意图，图I(A) 是图形密度为20%的区域A的示意图，图I(B)是图形密度为45%的区域B的示意图，图 1 (C)是图1 (A)、图1 (B)的光刻尺寸监控图形；图2是图1中不同图形密度导致的掩膜板关键尺寸(mask CD)和ADI关键尺寸 (ADI CD)的比较示意图，其中，mask target是掩膜对准标记，ADI image是ADI图形；图3是采用本发明方法加入辅助图形后的效果和相应图形密度变化的示意图，图 3(A)是图形密度为20%的示意图，图3(B)是加入辅助图形后图形密度为40%的示意图，图 3(C)是图3(B)的放大效果示意图；图4是本发明辅助图形的放置位置和尺寸示意图，图4(A)显示了辅助图形的放置 位置(与主图形保持一定距离dl)；图4(B)显示了辅助图形的尺寸。
具体实施例方式下面结合附图和具体实施方式
对本发明作进一步详细说明。本发明方法的具体步骤如下1.在光刻工艺过程中，在掩膜板制作之前通过OPC软件或其它相关辅助软件在 版图内依据一定的规则插入辅助图形。插入辅助图形的通常规则是在版图(芯片设计图 形)内不允许插入虚拟图形(dummy pattern)的区域内加入多个小尺寸的辅助图形。“插 入虚拟图形的区域”通常是指在切割道或者远离芯片工作单元的空旷区域，排除上述区域 之外的其它区域即“不允许插入虚拟图形的区域”，例如在芯片工作单元区域内一般不允许 插入虚拟图形，在这些不允许插入虚拟图形的区域内加入小尺寸的辅助图形以平衡不同局 部区域图形密度的差异，这种小尺寸的辅助图形不会因曝光在芯片上形成图形，也就不会 影响芯片设计图形，但它又可以降低掩膜板制造过程中因图形密度而产生的刻蚀均勻性的 差异，从而增加掩膜板上芯片单元内图形关键尺寸和剖面的均勻性。2.依据加入辅助图形后的修正版图进行掩膜板的制作；3.通过光刻工艺曝光形成芯片图形。如图3所示，在掩膜板芯片单元工作区域中不允许插入虚拟图形的区域内加入多 个小尺寸的辅助图形后，图形密度由原来的20% (见图3(A))上升到40% (见图3(B))。 该小尺寸的辅助图形在光刻工艺过程中不会在芯片上被曝光形成图形，因此可以降低掩膜 板制造过程中因图形密度而产生的刻蚀均勻性的差异，增加掩膜板上芯片单元内图形关键 尺寸和剖面的均勻性，从而提高晶圆层次上的关键层次的控制。如图4所示，在掩膜板芯片单元工作区域中加入的小尺寸的辅助图形与掩膜板的 主图形保持一定距离dl (见图4(A))，使主图形尺寸不会受到影响。该距离dl应大于两倍 的光刻工艺过程中的曝光波长。该小尺寸的辅助图形的尺寸d2(见图4(B))应小于光刻工 艺过程中的曝光波长。多个小尺寸的辅助图形之间的距离d3(见图4(B))取决于最终图形 密度的要求，并满足该小尺寸的辅助图形不会在芯片上被曝光形成图形的要求。该小尺寸 的辅助图形可以是任何形状的图形(图4中以正方形为例)，但必须满足不会在芯片上被曝 光形成图形的要求。
权利要求
一种提高掩膜板图形关键尺寸均匀性的方法，其特征是在光刻工艺过程中包括如下步骤(1)在掩膜板制作之前在版图内依据一定的规则插入辅助图形，该规则是在版图内不允许插入虚拟图形的区域内加入多个辅助图形；(2)依据加入辅助图形后的修正版图进行掩膜板的制作；(3)通过光刻工艺曝光形成芯片图形。
2.如权利要求1所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是步骤(1) 中所述不允许插入虚拟图形的区域是排除在切割道或者远离芯片工作单元的空旷区域的 其它区域。
3.如权利要求1或2所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是步骤 (1)中所述不允许插入虚拟图形的区域是芯片工作单元区域。
4.如权利要求1所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所述的辅 助图形在光刻工艺过程中不会在芯片上被曝光形成图形。
5.如权利要求1或4所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所述 的辅助图形与掩膜板的主图形保持一定距离，使主图形尺寸不会受到影响。
6.如权利要求5所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所述的辅 助图形与主图形的距离(dl)应大于两倍的光刻工艺过程中的曝光波长。
7.如权利要求1、4或6所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所 述的辅助图形的尺寸(d2)应小于光刻工艺过程中的曝光波长。
8.如权利要求5所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所述的辅 助图形的尺寸(d2)应小于光刻工艺过程中的曝光波长。
9.如权利要求1、6或8所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所 述的辅助图形之间的距离(d3)取决于最终图形密度的要求，并满足该辅助图形不会在芯 片上被曝光形成图形的要求。
10.如权利要求5所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所述的辅 助图形之间的距离(d3)取决于最终图形密度的要求，并满足该辅助图形不会在芯片上被 曝光形成图形的要求。
11.如权利要求7所述的提高掩膜板图形关键尺寸均勻性的方法，其特征是所述的辅 助图形之间的距离(d3)取决于最终图形密度的要求，并满足该辅助图形不会在芯片上被 曝光形成图形的要求。
全文摘要
本发明公开了一种提高掩膜板图形关键尺寸均匀性的方法，在光刻工艺过程中包括如下步骤(1)在掩膜板制作之前，在版图内不允许插入虚拟图形的区域内加入多个辅助图形，以平衡不同局部区域图形密度的差异；(2)依据加入辅助图形后的修正版图进行掩膜板的制作；(3)通过光刻工艺曝光形成芯片图形。本发明能增加掩膜板上芯片单元内图形关键尺寸和剖面的均匀性，从而提高晶圆层次上的关键层次的控制。
文档编号G03F1/14GK101893819SQ20091005728
公开日2010年11月24日 申请日期2009年5月20日 优先权日2009年5月20日
发明者何伟明, 魏芳 申请人:上海华虹Nec电子有限公司