阵列基板、显示面板及显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术：

现有技术中的像素电路如图1所示，图1为现有技术中一个薄膜晶体管控制像素显示的像素电路；所述像素电路包括存储电容Cst、显示电容Clc、薄膜晶体管T1和扫描线G以及数据线SD，其中存储电容Cst、显示电容Clc并联，其一公共端连接公共电压信号源Vcom，另一公共端连接薄膜晶体管T1的漏极；薄膜晶体管T1的第二端与数据线SD连接；薄膜晶体管T1的栅极与扫描线G连接，薄膜晶体管T1用于控制显示器的显示。

在显示器的显示保持期间，存储电容Cst进行放电保持显示。但由于薄膜晶体管存在较大漏电流(即图1中的AC节点之间存在漏电流)，而影响显示器的显示品质，尤其对于低频显示时，显示保持期间较长，漏电流的影响更为明显。

技术实现要素：

有鉴于此，本发明提供一种阵列基板、显示面板及显示装置，以解决现有技术中像素电路中的漏电流较大，对显示品质影响较大的问题。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板，包括：

扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；

所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；

所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。

本发明还提供了一种显示面板，所述显示面板包括上面所述的阵列基板。

另外，本发明还提供了一种显示装置，所述显示装置包括上面所述的显示面板。

经由上述的技术方案可知，本发明提供的阵列基板的像素单元中包括n个串联的薄膜晶体管和像素电极，所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。即通过设置第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，使得n个串联的薄膜晶体管的关态电压不相同，且第i个薄膜晶体管的关态电压小于原来薄膜晶体管的关态电压，从而降低了通过第i个薄膜晶体管的漏电流，进而降低了n个串联的薄膜晶体管的漏电流，进而减小了漏电流对显示的影响，提高了显示品质。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中一个薄膜晶体管控制像素显示的像素电路；

图2为现有技术中两个薄膜晶体管控制像素显示的像素电路；

图3A为单个a-Si薄膜晶体管的ID-VG特性曲线；

图3B为单个LTPS薄膜晶体管的ID-VG特性曲线；

图4是本发明实施例提供的一种阵列基板对应的等效像素电路图的示意图；

图5为本发明实施例提供的又一种阵列基板对应的等效像素电路图的示意图；

图6为本发明实施例提供的再一种阵列基板对应的等效像素电路图的示意图；

图7为本发明实施例提供的一种阵列基板对应的等效像素电路图中的分压元件为多个串联分压晶体管的示意图；

图8为本发明实施例提供的再一种阵列基板对应的等效像素电路图中的分压元件为多个并联分压晶体管的示意图；

图9是本发明实施例提供的一种显示面板的示意图；

图10是本发明实施例提供的一种显示装置的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为现有技术中两个薄膜晶体管控制像素显示的像素电路，图2所示像素电路，比图1所示像素电路多串联一个薄膜晶体管T2，薄膜晶体管T1和薄膜晶体管T2的栅极同时连接到扫描线G1上，接收同一扫描电压信号，用于控制显示器的显示。但同样地，由于薄膜晶体管存在较大漏电流(即图2中的AC节点之间存在漏电流)，而影响显示器的显示品质，尤其对于低频显示时，显示保持期间较长，漏电流的影响更为明显。

请参见图3A和图3B，图3A为单个a-Si薄膜晶体管的ID-VG特性曲线，当薄膜晶体管的漏源之间的电压VDS保持不变时，漏电流ID与栅源电压VGS的关系，从图3A中可以看出，对于VGS取定值，如-10V(a-Si薄膜晶体管的关态电压一般为-10V)时，薄膜晶体管的漏电流ID随漏源电压VDS的降低而降低；图3B为单个LTPS(低温多晶硅，Low Temperature Ploy Silicon)薄膜晶体管的ID-VG特性曲线，从图3B中也可以看出，对于VGS取定值，如-4V(LTPS薄膜晶体管的关态电压一般为-4V)时，薄膜晶体管的漏电流ID随漏源电压VDS的降低而降低。

因此，可以通过降低薄膜晶体管的漏源电压VDS来降低薄膜晶体管的漏电流。本发明基于上述原理，提供一种阵列基板，所述阵列基板包括：

扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；

所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；

所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。

本发明实施例通过设置第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，使得n个串联的薄膜晶体管的关态电压不相同，使第i个薄膜晶体管的源漏极间电阻小于第j个薄膜晶体管的源漏极间电阻，使得第i个薄膜晶体管的分压减小，从而使得第i个薄膜晶体管中单位时间内通过的载流子数量降低，降低了通过第i个薄膜晶体管的漏电流，从而降低了n个串联的薄膜晶体管的漏电流，进而减小了漏电流对显示的影响，提高了显示品质。

需要说明的是，本发明不限定第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号的具体实现方式，可以使每个薄膜晶体管的栅极均连接一根扫描线，通过在扫描线上增加不同的扫描电压信号实现第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，即所述n个薄膜晶体管中的第i个薄膜晶体管的栅极与一所述扫描线相连，第j个薄膜晶体管的栅极与另一所述扫描线相连，这两根扫描线上所加扫描电压信号不同，使得第i个薄膜晶体管的栅极所连扫描线上的扫描电压信号小于第j个薄膜晶体管的栅极所连扫描线上的扫描电压信号。

也可以通过在第i个薄膜晶体管栅极和第j个薄膜晶体管的栅极与相同的扫描线之间增加不同的分压元件实现第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号。如在第i个薄膜晶体管栅极和扫描线之间增加分压能力较大的分压元件，进而使得第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号。

下面以两个薄膜晶管串联为例对本发明进行介绍，图4是本发明实施例提供的一种阵列基板对应的等效像素电路图的示意图，所述阵列基板包括：

扫描线和数据线SD，扫描线与数据线SD绝缘交叉限定多个像素单元，像素单元包括两个串联的薄膜晶体管和像素电极；本实施例中像素单元还可以包括显示电容和/或存储电容，显示电容和/或存储电容的一极板为像素电极。

通常情况，如图4所示，图4为本发明实施例提供的阵列基板对应的等效像素电路图的示意图，像素单元同时包括显示电容Clc和存储电容Cst，且显示电容和存储电容相互并联，显示电容Clc和存储电容Cst的一极板为像素电极。

两个串联的薄膜晶体管如图4所示，第一薄膜晶体管T1的漏极连接存储电容Cst和显示电容Clc的公共端，也即所述像素电极；第一薄膜晶体管T1的源极连接第二薄膜晶体管T2的漏极；第二薄膜晶体管T2的源极连接数据线SD；第一薄膜晶体管T1的栅极连接第一扫描线G1，第二薄膜晶体管T2的栅极连接第二扫描线G2；其中，第一扫描线G1上的扫描电压信号小于或大于第二扫描线上的扫描电压信号。

具体的，第一扫描线G1上的扫描电压信号与第二扫描线上的扫描电压信号不同。如图4所示，节点Q’的电位与节点Q的电位不同，使得第一薄膜晶体管T1和第二薄膜晶体管T2处于不同的状态，从而使得节点A与节点B之间的电阻(也即第一薄膜晶体管T1的源极/漏极之间的电阻)R_AB不等于节点B与节点C之间的电阻(也即第二薄膜晶体管T2的源极/漏极之间的电阻)R_BC，进而使得节点A与节点B之间的电压V_AB不等于节点B与节点C之间的电压V_BC，这样总有一个薄膜晶体管的关态电压是小于1/2(V_AB+V_BC)，例如通过不同的扫描线上增加不同的扫描电压信号，使得R_AB＝1/4R_BC，此时V_AB＝1/5V_AC(假定V_AC＝5V)那么，V_AB＝1V，也即第一薄膜晶体管T1的漏极/源极之间电压V_ds为1V，其对应的漏电流明显小于现有技术中薄膜晶体管的漏源间电压2.5V对应的漏电流。

可选的，n个串联的薄膜晶体管中的第i个薄膜晶体管的栅极所连的扫描线上扫描电压信号(在本实施例中，也即第i个薄膜晶体管的栅极所接收的扫描电压信号)小于第j个薄膜晶体管的栅极所连的扫描线上的扫描电压信号(在本实施例中，也即第j个薄膜晶体管的栅极所接收的扫描电压信号)，且i<j。具体的，由于第i个薄膜晶体管的的栅极所接收的扫描电压信号较小，其单位时间内可通过的载流子数量较小，限定了n个串联的薄膜晶体管的整体漏电流，通过设置i<j，使得单位时间内可通过载流子数量较小的薄膜晶体管靠近像素电极一侧，保证了流向像素电极的漏电流较小，从而减小了漏电流对显示的影响，提高了显示品质。

示例性的，请继续参考图4，第一扫描线G1上的扫描电压信号小于第二扫描线G2上的扫描电压信号，使得第一薄膜晶体管T1的电阻较小，分压较小，其单位时间内可通过的载流子数量较小，从而限定了串联的两个薄膜晶体管的整体漏电流。而第一薄膜晶体管T1靠近像素电极一侧，保证了流向像素电极的漏电流较小，减小了漏电流对显示的影响，提高了显示品质。

图5为本发明实施例提供的又一种阵列基板对应的等效像素电路图。包括扫描线G和数据线SD，扫描线G与数据线SD绝缘交叉限定多个像素单元，像素单元包括2个串联的薄膜晶体管和像素电极，示例性的，如图5所示，本实施例中像素单元还包括显示电容Clc和存储电容Cst，显示电容Clc和存储电容Cst相互并联，显示电容Clc和存储电容Cst的一极板为所述像素电极。其中第一薄膜晶体管T1的漏极与像素电极连接，第二薄膜晶体管T2的源极连接至一数据线SD，用于接收数据电压信号。

所述像素单元还包括至少一个分压元件，所述第i个薄膜晶体管的栅极与一所述分压元件连接，所述分压元件与一所述扫描线连接。即第i个薄膜晶体管的栅极与扫描线之间还包括分压元件；而需要说明的是，第j个薄膜晶体管的栅极可以直接与所述扫描线相连，也可以通过分压元件与所述扫描线相连。需要说明的是，与第i个薄膜晶体管的栅极相连的分压元件和与第j个薄膜晶体管的栅极相连的分压元件的分压能力不相同，从而使得第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号。

本实施例中，所述分压元件可以电阻，也可以是薄膜晶体管，本实施例中对此不做限定，可选地，所述分压元件包括至少一个分压晶体管，所述至少一个分压晶体管的栅极均连接所述扫描线。且与所述分压元件中的所述至少一个分压晶体管的栅极连接的所述扫描线与所述第j个薄膜晶体管的栅极连接，即，本实施例中第j个薄膜晶体管的栅极直接与所述扫描线相连。需要说明的是，当所述分压元件中包括多个薄膜晶体管时，多个薄膜晶体管可以串联，或者并联，本实施例中对此不做限定。

如图5所示，本实施例中可选地，分压元件包括一个分压晶体管T0；分压晶体管T0的栅极与其源极相连，并连接至扫描线G，分压晶体管T0的漏极与第一薄膜晶体管T1的栅极相连。由于分压晶体管T0的存在，使得节点Q’的电位小于节点Q的电位，使得第一薄膜晶体管T1和第二薄膜晶体管T2处于不同的状态，从而使得节点A与节点B之间的电阻(也即第一薄膜晶体管T1的源极/漏极之间的电阻)R_AB小于节点B与节点C之间的电阻(也即第二薄膜晶体管T2的源极/漏极之间的电阻)R_BC，节点A与节点B之间的电压V_AB小于节点B与节点C之间的电压V_BC，第一薄膜晶体管T1的漏源间电压V_ds对应的漏电流明显小于现有技术中薄膜晶体管的漏源间1/2(V_AB+V_BC)对应的漏电流。

本实施例中通过分压元件实现第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，从而使得第i个薄膜晶体管的分压较小，单位时间内通过的载流子的数量较少，第i个薄膜晶体管限定了n个串联的薄膜晶体管的整体漏电流，进而保证了画面的显示品质。

需要说明的是，本发明实施例中还提供一种阵列基板像素单元包括三个串联的薄膜晶体管和多条扫描线，以及数据线，第一薄膜晶体管的漏极与像素电极电连接，本实施中所述像素电极为显示电容和存储电容的一个公共极板，第三薄膜晶体管T3的源极与数据线电连接；第一薄膜晶体管的栅极所接收的扫描电压信号、第二薄膜晶体管的栅极所接收的扫描电压信号和第三薄膜晶体管的栅极所接收的扫描电压信号至少存在一个扫描电压信号与其他两个扫描电压信号不同。

可选地，本实施例中如图6所示，为一种阵列基板对应的等效像素电路图的示意图，第一薄膜晶体管T1的栅极电连接第一扫描线G1、第二薄膜晶体管T2的栅极电连接第二扫描线G2、第三薄膜晶体管T3的栅极电连接第三扫描线G3，第一扫描线G1、第二扫描线G2和第三扫描线G3上分别施加不同的电压信号，从而使得第一薄膜晶体管T1的栅极所接收的扫描电压信号、第二薄膜晶体管T2的栅极所接收的扫描电压信号和第三薄膜晶体管T3的栅极所接收的扫描电压信号不同。

另外，可选地，本实施例中还可如图7所示，图7为本发明实施例提供的一种阵列基板对应的等效像素电路图中的分压元件为多个串联分压晶体管的示意图，其中，第一薄膜晶体管T1的栅极与扫描线G之间包括分压元件T01，分压元件T01包括多个薄膜晶体管，多个薄膜晶体管相互串联，第二薄膜晶体管T2与扫描线G之间也可以包括分压元件T02，分压元件T02可以是薄膜晶体管，也可以是电阻，本实施例中不进行限定。另外，分压元件T02可以仅包括一个薄膜晶体管，也可以包括多个薄膜晶体管，本实施中可选地，仅为一个薄膜晶体管。需要说明的是，当分压元件T02包括多个薄膜晶体管时，可以与分压元件T01的薄膜晶体管个数相同，结构相似，也可以不同设置。

如图8所示，图8为本发明实施例提供的再一种阵列基板对应的等效像素电路图中的分压元件为多个并联分压晶体管的示意图，其中，分压元件T01’中的多个薄膜晶体管还可以并联设置，同样的，第二薄膜晶体管T2与扫描线G之间也可以包括分压元件T02’，分压元件T02’可以是薄膜晶体管，也可以是电阻，本实施例中不进行限定。另外，分压元件T02’可以仅包括一个薄膜晶体管，也可以包括多个薄膜晶体管，本实施中可选地，仅为一个薄膜晶体管。需要说明的是，当分压元件T02’包括多个薄膜晶体管时，可以与分压元件T01’的薄膜晶体管个数相同，结构相似，也可以不同设置。

本实施例中对此不做详细说明，只要能起到分压作用即可，当然还可以串并联设置。另外，所述分压元件还可以是电阻，本实施例中同样不进行限定。

请参见图7和图8，由于第一薄膜晶体管T1的栅极Q1所接收的扫描电压信号、第二薄膜晶体管T2的栅极Q2所接收的扫描电压信号和第三薄膜晶体管T3的栅极Q3所接收的扫描电压信号不同。V_AB不等于V_BC，且不等于V_CD，这样总有一个薄膜晶体管的关态电压是小于1/3(V_AB+V_BC+V_CD)，关态电压小的薄膜晶体管能够限定三个串联的薄膜晶体管流向像素电极的整体漏电流的大小。

可选的，所述n个串联的薄膜晶体管中的第1个至第m个薄膜晶体管中任一薄膜晶体管的栅极所接收的扫描电压信号小于所述n个串联的薄膜晶体管中的第m+1个至第n个薄膜晶体管中任一薄膜晶体管的栅极所接收的扫描电压信号，m为正整数，且1≤m＜n。这样设置，使得单位时间内可通过载流子数量较小的薄膜晶体管均位于靠近像素电极的一侧，进一步保证了通过像素电极的漏电流较小，进而减小了漏电流对显示的影响，提高了显示品质。

可选的，所述n个串联的薄膜晶体管中的第1个薄膜晶体管的栅极所接收的扫描电压信号小于其他薄膜晶体管的栅极所接收的扫描电压信号，这样设置，使得第1个薄膜晶体管的分压最小，单位时间内通过的载流子的数量最小，第1个薄膜晶体管限定了由n个串联的薄膜晶体管流向像素电极的整体漏电流的大小，由于第1个薄膜晶体管直接与像素电极电连接，保证了像素电极中通过的漏电流最小。需要说明的是，其他薄膜晶体管的栅极所接收的扫描电压信号可以相同，也可以不相同，本实施例中对此不做限定。

可选的，所述n个串联的薄膜晶体管中的第n个薄膜晶体管的栅极所接收的扫描电压信号大于其他薄膜晶体管的栅极所接收的扫描电压信号。这样设置，使得第n个薄膜晶体管分压最大，其单位时间内可以通过的载流子最多，容易受其他因素影响造成流过的漏电流增大，通过设置第n个薄膜晶体管远离像素电极，避免了其他因素的影响，保证了流经像素电极的漏电流较小。需要说明的是，其他薄膜晶体管的栅极所接收的扫描电压信号可以相同，也可以不相同，本实施例中对此不做限定。

可选的，n个串联的薄膜晶体管为低温多晶硅薄膜晶体管。具体的，低温多晶硅薄膜晶体管具有较高的电子迁移速率，使得薄膜晶体管的反应速度极快，保证了像素单元具有较快的充放电速度；另外使得薄膜晶体管在像素单元中的占用面积可以做的更小、更薄，一方面可以降低显示面板功耗，另一方面，保证了像素单元具有较高的开口率。

需要说明的是，上述实施方式仅以液晶显示面板的阵列基板为例对本发明进行了说明，并非对本发明的限定，本发明还适用于有机发光显示面板。另外，本实施例仅以两个薄膜晶体管串联和三个薄膜晶体管串联对本发明进行了说明，并非对本发明的限定。

本发明实施例还提供了一种显示面板，图9是本发明实施例提供的一种显示面板的示意图，参考图9，所述显示面板包括本发明任意实施例所述的阵列基板100。

可选的，所述显示面板还包括与阵列基板100相对设置的彩膜基板300，以及设置于阵列基板100和彩膜基板300之间的液晶层200。彩膜基板300上设置有黑矩阵，所述n个串联的薄膜晶体管在彩膜基板300的正投影位于所述黑矩阵内。

可选的，所述显示面板的画面刷新频率范围为0.5Hz-45Hz，当画面刷新频率大于45Hz时，会带来较大的功耗，造成资源和能量的损耗，而本发明提供的显示面板，通过上述实施方式中的结构设计，可以有效地降低显示面板的画面刷新频率，同时使得显示面板在较低频率下仍具有稳定的显示画面，从而在保证具有较高的画面显示质量的同时，降低了显示面板的功耗。

本发明实施例还提供了一种显示装置，图10是本发明实施例提供的一种显示装置的示意图，参考图10，显示装置400包括显示面板500，显示面板500包括本发明任意实施例所述的阵列基板，其中，显示装置400可以为如图中所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本实施例对此不作特殊限定。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。