一种阵列基板、显示面板以及短路的检测方法与流程

本发明涉及液晶显示技术领域，特别是涉及一种具有新型的像素结构的阵列基板、显示面板以及该显示面板的分压电容电极短路的检测方法。

背景技术：

VA(Vertical Alignment)模式赋予了TFT-LCD非常高的正面对比度，但在侧面观看时，由于VA模式液晶分子在垂直方向转动的特点，导致VA的对比度下降十分明显，不同视角下会出现明显的色偏现象。大视角是VA模式液晶显示器的一贯追求，最常见的做法就是8畴技术的低色结构，使次区像素电位低于主区的像素电位，以降低部分区域亮度的代价换取大视角技术。为了使得次区像素电位低于主区，“电荷分享”是VA类型TFT-LCD显示面板常用的大视角改善方案。常见的采用“电荷分享”方式的像素结构中，像素开口区分为主区和次区，当充电扫描线开启时，数据信号线向主区和次区的像素电极充电，然后充电扫描线关闭，电荷共享扫描线开启，分压电容与次区像素电极导通，分担一部分次区像素电极上原本充满的电荷，使次区像素电极的电压降低到适当比例。

在TFT-LCD产品中，分压电容经常采用MII电容结构，MII电容结构为：M1，G-SiNx，PA-SiNx，ITO。且在常规的MII的像素设计中，分压电容的ITO与本身像素的Sub区ITO相邻设置，较容易发生短路，但是由于像素电压变化小，常规的阵列检测(Array Test)无法检出，从而无法及时对其进行修补，影响产品品质。

技术实现要素：

本发明主要解决的技术问题是提供一种具有新型的像素结构的阵列基板、具有该阵列基板的显示面板以及该显示面板的分压电容电极短路的检测方法，能够在阵列测试中很容易检查出缺陷像素，从而能够及时对产品进行修补，保证产品品质。

为解决上述技术问题，本发明采用的一个技术方案是提供一种具有新型的像素结构的阵列基板，所述阵列基板的所述像素结构包括依次排列的多个子像素，每一所述子像素包括电连接的主区、次区以及分压电容；其中，任一所述子像素的所述分压电容设置于同一行的相邻另一所述子像素的所述次区的下方。

其中，所述子像素包括对应于不同显示色彩的第一子像素、第二子像素和第三子像素；所述第一子像素的所述分压电容设置于同一行的相邻的所述第三子像素或者所述第二子像素的所述次区的下方；所述第二子像素的所述分压电容设置于同一行的相邻的所述第一子像素或者所述第三子像素的所述次区的下方；所述第三子像素的所述分压电容设置于同一行的相邻的所述第二子像素或者所述第一子像素的所述次区的下方。

其中，每一所述子像素包括对应于不同显示色彩的第一子像素、第二子像素和第三子像素；第N个所述第一子像素的所述分压电容设置于同一行的相邻的第N个所述第二子像素的所述次区的下方；第N个所述第二子像素的所述分压电容设置于同一行的相邻的第N个所述第三子像素的所述次区的下方；第N个所述第三子像素的所述分压电容设置于同一行的相邻的第N+1个所述第一子像素的所述次区的下方；其中：N为大于或等于1的正整数。

其中，每一所述子像素包括对应于不同显示色彩的第一子像素、第二子像素和第三子像素；第N个所述第一子像素的所述分压电容设置于同一行的相邻的第N-1个所述第三子像素的所述次区的下方；第N个所述第二子像素的所述分压电容设置于同一行的相邻的第N个所述第一子像素的所述次区的下方；第N个所述第三子像素的所述分压电容设置于同一行的相邻的第N个所述第二子像素的所述次区的下方；其中：N为大于3的正整数。

其中，多个所述子像素包括奇数子像素和偶数子像素；所述奇数子像素的所述分压电容设置于同一行的相邻的所述偶数子像素的所述次区的下方；所述偶数子像素的所述分压电容设置于同一行的相邻的所述奇数子像素的所述次区的下方。

为解决上述技术问题，本发明采用的另一个技术方案是提供一种显示面板，其包括阵列基板，所述阵列基板为上述任一种阵列基板。

为解决上述技术问题，本发明采用的另一个技术方案是提供一种显示面板的分压电容电极短路的检测方法，所述显示面板的像素结构包括依次排列的多个子像素，其中，所述检测方法包括：将所述显示面板的像素结构中的子像素的分压电容设置于同一行的相邻另一所述子像素的次区的下方；给相邻的所述子像素提供不同的电平信号；对所述子像素的短路情况进行检查。

其中，多个所述子像素包括对应于不同显示色彩的第一子像素、第二子像素和第三子像素；所述给相邻的所述子像素提供不同的电平信号包括：给所述第一子像素提供第一电平信号；给所述第二子像素提供第二电平信号；给所述第三子像素提供第三电平信号；其中，所述第一电平信号、所述第二电平信号和所述第三电平信号之间的差值大于10V；所述第一电平信号、所述第二电平信号和所述第三电平信号同为正信号或者负信号或者分别为正信号和负信号。

其中，多个所述子像素包括依次排列的奇数子像素和偶数子像素；所述给相邻的所述子像素提供不同的电平信号包括：给所述奇数子像素提供第一电平信号；给所述偶数子像素提供第二电平信号；其中，所述第一电平信号与所述第二电平信号之间的差值大于10V；所述第一电平信号与所述第二电平信号同为正信号或者负信号或者一个为正信号另一个为负信号。

其中，所述对所述子像素的短路情况进行检查包括：获取各所述子像素的所述主区和所述次区的电压值；计算各所述子像素的所述主区和所述次区的电压差值；根据所述电压差值，判断所述子像素的所述分压电容电极是否短路。

本发明的有益效果是：区别于现有技术的情况，每个子像素的分压电容设置于同一行的相邻另一子像素的次区的下方，使像素电极的短路只会发生在不同子像素的分压电容与次区之间，这样在阵列测试时，分别依次对相邻像素施加高电位和低电位，如果发生短路现象，缺陷像素与正常像素的电压差异会增大，这样阵列测试就能够很容易检查出缺陷像素来。

附图说明

图1为本发明一种具有新型的像素结构的阵列基板一实施方式的结构示意图；

图2是图1中的阵列基板的结构示意图的A-A’剖面示意图；

图3为本发明一种具有新型的像素结构的阵列基板另一实施方式的结构示意图；

图4为本发明一种具有新型的像素结构的阵列基板又一实施方式的结构示意图；

图5为本发明一种具有新型的像素结构的阵列基板再一实施方式的结构示意图；

图6为本发明显示面板一实施例的结构示意图；

图7为本发明一种显示面板的分压电容电极短路的检测方法一实施方式的流程示意图；

图8为本发明一种显示面板的分压电容电极短路的检测方法另一实施方式的流程示意图。

具体实施方式

下面结合附图和实施方式对本发明进行详细说明。

请参阅图1，图1为本发明一种具有新型的像素结构的阵列基板一实施方式的结构示意图，阵列基板10包括依次排列的多个子像素12，其中，子像素12在阵列基板10上呈矩阵排布。

每个子像素12包括电连接的主区121、次区122以及分压电容123，主区121、次区122以及分压电容123在列的方向依次排列。每一行子像素12都连接有对应的充电扫描线G和电荷共享扫描线G’，每一列子像素12都连接有对应的数据信号线D。例如，第N行的子像素都连接有对应的充电扫描线G_N和电荷共享扫描线G_N’,第N-1列子像素连接有对应的数据信号线D_N-1。

请结合图2，任一子像素12的分压电容123设置于同一行的相邻另一子像素12的次区122的下方。

在本实施例中，当某个子像素在前期的阵列工程中由于一些杂物或者导电颗粒引起子像素电极短路，由于子像素12的分压电容123设置于同一行的相邻另一子像素的次区122的下方，使像素电极的短路只会发生在不同子像素的分压电容123与次区122之间，这样在阵列测试时，很容易就能检查出产生缺陷的子像素。

在其他实施例中，阵列基板10中依次排列的多个子像素包括对应于不同显示色彩的第一子像素22、第二子像素24和第三子像素26。具体地，第一子像素22包括依次排列的主区221、次区222以及分压电容223，第二子像素24包括依次排列的主区241、次区242以及分压电容243，第三子像素26包括依次排列的主区261、次区262以及分压电容263。

请结合图3，其中，第一子像素22的分压电容223设置于同一行的相邻的第二子像素24的次区242的下方；第二子像素24的分压电容243设置于同一行的相邻的第三子像素26的次区262的下方；第三子像素26的分压电容263设置于同一行的相邻的第一子像素22的次区222的下方。

请结合图4，作为一种可实施方式，第一子像素22的分压电容223设置于同一行的相邻的第三子像素26的次区262的下方；第二子像素24的分压电容243设置于同一行的相邻的第一子像素22的次区222的下方；第三子像素26的分压电容263设置于同一行的相邻的第二子像素24的次区242的下方。

例如，阵列基板10中依次排列的多个子像素包括对应于红、绿、蓝的第一子像素22、第二子像素24和第三子像素26，其中，阵列基板上有不少于3N列子像素，N为大于或等于1的正整数。每一行的第一子像素22、第二子像素24和第三子像素26都连接有对应的充电扫描线G和电荷共享扫描线G’，例如，第5行的第一子像素22、第二子像素24和第三子像素26都连接有对应的充电扫描线G₅和电荷共享扫描线G₅’；每一列子像素都连接有对应的数据信号线D，例如，第N列第一子像素连接有对应的第一数据信号线D_1,N,第N-1列第二子像素连接有对应的第一数据信号线D_2,N-1。以第M行子像素为例，第N个第一子像素22的分压电容223设置于同一行的相邻的第N个第二子像素24的次区242的下方；第N个第二子像素24的分压电容243设置于同一行的相邻的第N个第三子像素26的次区262的下方；第N个第三子像素26的分压电容263设置于同一行的相邻的第N+1个第一子像素22的次区222的下方。可以理解的是，我们需要在阵列基板最后一列子像素的后方再设置至少一列检测用子像素，将最后一列子像素的分压电容设置在检测用子像素次区的下方，由于检测用子像素是否短路对产品品质不产生影响，故不用考虑其缺陷问题，可以实现本发明中的像素结构设计。

在其他实施例中，阵列基板上有不少于3M列子像素，M为大于3的正整数。第M个第一子像素22的分压电容223设置于同一行的相邻的第M-1个第三子像素26的次区262的下方；第M个第二子像素24的分压电容243设置于同一行的相邻的第M个第一子像素22的次区222的下方；第M个第三子像素26的分压电容263设置于同一行的相邻的第M个第二子像素24的次区242的下方。此时，需要在阵列基板最前一列子像素的前方再设置至少一列检测用子像素，将最前一列子像素的分压电容设置在检测用子像素次区的下方，由于检测用子像素是否短路对产品品质不产生影响，故不用考虑其缺陷问题，可以实现本发明中的像素结构设计。

同样地，请结合图5，在其他实施例中，上述阵列基板的像素结构包括依次排列的奇数子像素31和偶数子像素32，奇数子像素31包括依次排列的主区311、次区312以及分压电容313，偶数子像素32包括依次排列的主区321、次区322以及分压电容323，其中，第N列奇数子像素连接有对应的第一数据信号线D_1,N,第N列偶数子像素连接有对应的第一数据信号线D_2,N。

其中，第N个奇数子像素31的分压电容313设置于同一行的相邻的第N个偶数子像素32的次区322的下方；第N个偶数子像素32的分压电容323设置于同一行的相邻的第N+1个奇数子像素31的次区312的下方，此时需要在最后一列子像素的后方增加至少一列检测用子像素。同样地，当第N个奇数子像素31的分压电容313设置于同一行的相邻的第N-1个偶数子像素32的次区322的下方；第N个偶数子像素32的分压电容323设置于同一行的相邻的第N个奇数子像素31的次区312的下方时，此时需要在最前一列子像素的前方增加至少一列检测用子像素。

可以理解的是，本实施例中的像素结构也可以这样设置：第N个奇数子像素31的分压电容313设置于同一行的相邻的第N个偶数子像素32的次区322的下方；第N个偶数子像素32的分压电容323设置于同一行的相邻的第N个奇数子像素31的次区312的下方，此时则可以不用设置检测用子像素。

参阅图6，图6是本发明显示面板一实施例的结构示意图，本实施例的显示面板包括上述实施例的阵列基板10。

当然，本实施例还包括构成显示面板的一些必须组成部分，如构成显示面板的彩色滤光片基板、液晶材料、驱动电路、配向膜等，在此不进行详述。

请参阅图7，图7为本发明一种显示面板的分压电容电极短路的检测方法一实施方式的流程示意图，包括以下步骤：

S101：将所述显示面板的像素结构中的子像素的分压电容设置于同一行的相邻另一所述子像素的次区的下方。

其中，显示面板包括依次排列的多个子像素，子像素呈矩阵排布，每个子像素都包括主区、次区以及分压电容，主区、次区以及分压电容在列的方向依次排列。每一行子像素都连接有对应的充电扫描线和电荷共享扫描线，每一列子像素都连接有对应的数据信号线。其中，任一子像素的分压电容设置于同一行的相邻另一子像素的次区的下方。

S102：给相邻的所述子像素提供不同的电平信号。

其中，给任意相邻的两个子像素提供的电平信号之间存在较大差值，差值一般大于10V，这样便于检测出电极短路缺陷。

在其他实施例中，显示面板包括对应于不同显示色彩的第一子像素、第二子像素和第三子像素，例如第一子像素对应红色、第二子像素对应绿色、第三子像素对应蓝色。步骤S102包括：给所述第一子像素提供第一电平信号；给所述第二子像素提供第二电平信号；给所述第三子像素提供第三电平信号。其中，第一电平信号、第二电平信号和第三电平信号之间存在较大差值，所述差值一般大于10V。

具体地，第一电平信号、第二电平信号和第三电平信号可以同为正信号或者负信号或者分别为正信号和负信号。例如，第一电平信号为15V，第二电平信号为5V，第三电平信号为-5V。可以理解的是，也可以使某种电平信号为0V，即不施加电平信号。

当然，在其他实施例中，显示面板中的像素结构也可以是包括依次排列的奇数子像素和偶数子像素。此时，步骤S102则包括：给所述奇数子像素提供第一电平信号；给所述偶数子像素提供第二电平信号。同样的，第一电平信号和第二电平信号之间存在较大差值，一般大于10V；第一电平信号和第二电平信号可以同为正信号或者负信号或者分别为正信号和负信号。

S103：对所述子像素的短路情况进行检查。

本实施例中，若所有的第二子像素的分压电容都设置在相邻的第一子像素的次区的下方，通过数据信号线向所有的第一子像素提供低电位，向所有的第二子像素提供高电位，低电位与高电位之间相差10V以上。打开电荷共享扫描线后，某个第一子像素的次区像素电极与位于其正下方的分压电容电极发生短路，则此时，该第一子像素的次区的电位将会由于短路被充入高电位。而该第一子像素的主区是低电位，因此形成较大的电位差，能够让阵列测试检查出来。

请参阅图8，图8为本发明一种显示面板的分压电容电极短路的检测方法另一实施方式的流程示意图。在本实施例中，上述步骤S103具体包括：

S201：获取各所述子像素的所述主区和所述次区的电压值；

S202：计算各所述子像素的所述主区和所述次区的电压差值；

S203：根据所述电压差值，判断所述子像素的所述分压电容电极是否短路。

在一个应用场景中，以正常的像素结构排列顺序为例，显示面板中子像素按照红绿蓝(R，G，B)依次排列。针对该显示面板的分压电容电极短路的的检测方法，首先，将R子像素的分压电容在同一行的左侧相邻的B子像素的次区的正下方；G子像素的分压电容在同一行相邻左侧的R子像素的次区的正下方；B子像素的分压电容在同一行相邻左侧的G子像素的次区的正下方。要说明的是，短路棒的连接方式采用常规的R、G、B数据信号线和奇数与偶数扫描线的方式。然后，给相邻的子像素提供不同的电平信号。先给奇数充电扫描线以高电平，同一行所有子像素的充电扫描线均会打开，将数据信号线R提供0V，即所有的R子像素写入0V电压，此时R子像素的主区和次区被写入0V的电压；然后，保持充电扫描线打开，将数据信号线G提供15V，此时G子像素的主区和次区被写入15V的电压；接着，保持数据信号线G的15V高电位，关闭充电扫描线，打开电荷共享扫描线。然后获取各子像素的主区和次区的电压值，计算每个子像素的主区和自己的次区的电压差值。这时发现，有1个R子像素得到的电压差值为15V，故判断此R子像素为缺陷像素。由于正常情况下R子像素的主区电压为0V，然而当R子像素的次区电极与位于其正下方但属于G子像素的分压电容电极发生短路后，R子像素的次区电压将会由于短路被位于其正下方但属于G子像素的分压电容充入15V的高电位，故此R子像素的主区和次区存在电压差值。通过上述方式，子像素的分压电容与次区之间发生的短路只会发生在相邻的不同颜色的子像素之间，且存在较大的电压差值，因而能够容易的将发生短路的缺陷像素检测出来，从而及时对缺陷像素进行修补，有效保证了产品的质量。

在本发明所提供的几个实施方式中，应该理解到，所揭露的新型像素结构可以通过在预先制作好的电极图形掩模版上进行设置，通过制作过程中的蚀刻等步骤来实现。当然，也可以在像素结构中增加转层结构或者进行跨线来实现上述结构。另外，由于检测时并不需要看画面表现，为了检测可以重新定义像素，不限于上述几种像素表现方式。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。