一种阵列基板、其制备方法、显示面板及显示装置与流程

本发明涉及显示技术领域，特别涉及一种阵列基板、其制备方法、显示面板及显示装置。

背景技术：

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(gatedriveronarray，goa)技术将薄膜晶体管(thinfilmtransistor，tft)栅极驱动电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(integratedcircuit，ic)的绑定(bonding)区域以及扇出(fan-out)区域的布线空间。

显示面板在制造和使用过程中容易产生静电，使得栅极驱动电路中的薄膜晶体管容易受到静电的影响而损坏，从而导致栅极驱动电路出现工作异常的问题。目前，为了防护静电对栅极驱动电路的影响，一般在阵列基板中设置由开关薄膜晶体管构成的静电释放(electro-staticdischarge，静电释放)保护电路来进行静电防护。然而，该esd保护电路需要在阵列基板完成所有制备过程形成显示面板后才能发挥其静电防护的作用，而无法在阵列基板制备中对薄膜晶体管起静电防护作用，从而导致在阵列基板制备过程中，无法解决由于生产设备产生的静电对薄膜晶体管的损伤问题。

技术实现要素：

本发明实施例提供一种阵列基板、其制备方法、显示面板及显示装置，用以解决现有技术中在阵列基板制程中，无法解决由于生产设备产生的静电对薄膜晶体管的损伤问题。

因此，本发明实施例提供了一种阵列基板，包括：衬底基板、以及位于所述衬底基板上用于驱动的驱动控制电路；其中，所述驱动控制电路包括多个薄膜晶体管；所述阵列基板还包括：接地的静电屏蔽层；

所述静电屏蔽层位于所述衬底基板与所述驱动控制电路之间，且所述静电屏蔽层在所述衬底基板的正投影至少覆盖所述驱动控制电路中的薄膜晶体管的有源层在所述衬底基板的正投影。

可选地，在本发明实施例提供的上述阵列基板中，所述阵列基板还包括：黑矩阵；所述静电屏蔽层与所述黑矩阵同材质且同层设置。

可选地，在本发明实施例提供的上述阵列基板中，所述静电屏蔽层为镂空结构，且所述静电屏蔽层在所述衬底基板的正投影覆盖所述驱动控制电路中的各薄膜晶体管的有源层在所述衬底基板的正投影；或者，

所述静电屏蔽层为一整层结构。

可选地，在本发明实施例提供的上述阵列基板中，所述静电屏蔽层为镂空结构时，所述阵列基板还包括：与所述薄膜晶体管的源漏极层同材质且同层设置的接地线，以及与所述静电屏蔽层同层同材质且电连接设置的静电连接总线；

所述接地线通过多个第一过孔与所述静电连接总线电连接。

可选地，在本发明实施例提供的上述阵列基板中，所述静电屏蔽层为一整层结构时，所述阵列基板还包括：与所述薄膜晶体管的源漏极层同材质且同层设置的接地线；

所述接地线通过多个第二过孔与所述静电屏蔽层电连接。

可选地，在本发明实施例提供的上述阵列基板中，所述驱动控制电路为栅极驱动电路；和/或，

所述驱动控制电路为发光驱动电路。

相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

相应地，本发明实施例还提供了一种阵列基板的制备方法，包括：

采用一次构图工艺在衬底基板上形成静电屏蔽层的图形；

采用构图工艺在形成有所述静电屏蔽层的图形的衬底基板上形成驱动控制电路中的薄膜晶体管的图形；其中，所述静电屏蔽层接地，且所述静电屏蔽层在所述衬底基板的正投影至少覆盖所述驱动控制电路中的薄膜晶体管的有源层在所述衬底基板的正投影。

可选地，在本发明实施例提供的上述制备方法中，所述采用一次构图工艺在衬底基板上形成静电屏蔽层的图形的同时，还包括形成黑矩阵的图形。

本发明有益效果如下：

本发明实施例提供的阵列基板、其制备方法、显示面板及显示装置，通过在衬底基板与驱动控制电路之间设置接地的静电屏蔽层，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及制备其余膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。

附图说明

图1为本发明实施例提供的阵列基板的剖面结构示意图之一；

图2为本发明实施例提供的阵列基板的剖面结构示意图之二；

图3a为本发明实施例提供的阵列基板的俯视结构示意图之一；

图3b为本发明实施例提供的阵列基板的俯视结构示意图之二；

图4为本发明实施例提供的阵列基板的制备方法的流程图；

图5a至图5f分别为本发明实施例一执行各步骤后的剖面结构示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制备方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

附图中各层薄膜厚度、小大以及形状均不反映阵列基板的真实比例，目的只是示意说明本发明内容。

结合图1至图3b所示的结构示意图，对本发明实施例提供的阵列基板的结构进行说明。其中，图3a与图3b分别为本发明实施例提供的阵列基板的俯视结构示意图；图1为图3a所示的结构示意图中沿aa’方向的剖面结构示意图，图2为图3b所示的结构示意图中沿bb’方向的剖面结构示意图。

如图1至图3b所示，本发明实施例提供的一种阵列基板，包括：衬底基板100、以及位于衬底基板100上用于驱动的驱动控制电路110；其中，驱动控制电路110包括多个薄膜晶体管111；阵列基板还包括：接地的静电屏蔽层120；

静电屏蔽层120位于衬底基板100与驱动控制电路110之间，且静电屏蔽层120在衬底基板100的正投影至少覆盖驱动控制电路110中的薄膜晶体管111的有源层1111在衬底基板100的正投影。

本发明实施例提供的上述阵列基板，通过在衬底基板与驱动控制电路之间设置接地的静电屏蔽层，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及制备其余膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。

在具体实施时，驱动控制电路还可以包括电容等器件，本发明实施例提供的上述阵列基板形成显示面板后，通过驱动控制电路来驱动显示面板进行显示。在本发明实施例提供的上述阵列基板中，驱动控制电路可以作为栅极驱动电路，应用于提供控制晶体管的栅极扫描信号。或者，驱动控制电路也可以作为发光驱动电路，应用于提供发光控制晶体管的发光控制信号。

进一步地，在本发明实施例提供的上述阵列基板中，可以包括两个驱动控制电路，其中一个驱动控制电路作为栅极驱动电路，另一个驱动控制电路作为发光驱动电路。

在本发明实施例提供的上述阵列基板中，如图1与图2所示，阵列基板还可以包括：设置于驱动控制电路110与静电屏蔽层120之间的缓冲层130。驱动控制电路110中的薄膜晶体管111可以包括：依次设置于缓冲层130上的有源层1111、栅绝缘层1112、栅极1113、层间介质层1114、以及通过贯穿栅绝缘层1112与层间介质层1114的第三过孔143与有源层1111电连接的源漏极层1115。在实际应用中，部分薄膜晶体管需要进行电连接以实现传输信号的功能，一般薄膜晶体管之间的电连接是采用源漏极进行电连接的，并且薄膜晶体管之间电连接的具体设置可以与现有技术中的设置方式相同，在此不作赘述。

为了避免漏光，一般设置具有遮光功能的黑矩阵。在具体实施时，在本发明实施例提供的上述阵列基板中，所述阵列基板还可以包括：黑矩阵，该黑矩阵可以设置于除静电屏蔽层所在区域的其余需要遮光的区域中，或者也可以用于限定出阵列基板的显示区域中像素单元所在的区域。静电屏蔽层与所述黑矩阵可以同材质且同层设置，即将静电屏蔽层复用为黑矩阵以实现遮光作用。这样在制备阵列基板时可以不需要增加额外的制备静电屏蔽层的工序，只需要将原用于制备阵列基板上的黑矩阵的工艺制备静电屏蔽层即可，能够节省制备成本，提升产品附加值。在具体实施时，静电屏蔽层的材料可以为金属材料，例如可以为钼、钛以及铝中之一或组合。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1与图3a所示，静电屏蔽层120可以设置为镂空结构，且静电屏蔽层120在衬底基板100的正投影覆盖驱动控制电路110中的各薄膜晶体管111的有源层1111在衬底基板100的正投影。并且，该镂空结构的静电屏蔽层120可以采用连接走线121将与各薄膜晶体管111的有源层1111对应设置的静电屏蔽层的部分进行电连接并接地，以使静电屏蔽层实现接地。

或者，在具体实施时，如图2与图3b所示，静电屏蔽层120也可以设置为一整层结构，即静电屏蔽层120在衬底基板100的正投影完全覆盖整个驱动控制电路110在衬底基板100的正投影。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，静电屏蔽层120为镂空结构时，阵列基板还可以包括：与薄膜晶体管111的源漏极层1115同材质且同层设置的接地线140，以及与静电屏蔽层120同层同材质且电连接设置的静电连接总线150；并且接地线140通过多个第一过孔141与静电连接总线150电连接。该接地线140用于接地，且镂空结构的静电屏蔽层120采用连接走线121将与各薄膜晶体管111的有源层1111对应设置的静电屏蔽层的部分进行电连接，并且还可以通过连接走线121与静电连接总线150电连接，以使静电屏蔽层120通过静电连接总线150与接地线140的路径接地，以实现静电屏蔽保护的作用。并且第一过孔141贯穿缓冲层130、栅绝缘层1112以及层间介质层1114。在实际应用中，驱动控制电路可能需要输入接地电压，因此驱动控制电路中的部分薄膜晶体管可能与接地线电连接。驱动控制电路中的薄膜晶体管是否与接地线电连接需要根据实际应用环境来设计确定，在此不作限定。在实际应用中，阵列基板还包括连接于静电屏蔽层与静电连接总线之间的走线。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图3a所示，相邻两个第一过孔141之间的间距d1相等，以使第一过孔141均匀分布于阵列基板上。当然，第一过孔也可以采用其他方式设置于阵列基板上，在此不作限定。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图2所示，静电屏蔽层120为一整层结构时，阵列基板还可以包括：与薄膜晶体管111的源漏极层1115同材质且同层设置的接地线140；并且，接地线140通过多个第二过孔142与静电屏蔽层120电连接。该接地线140用于接地，从而使静电屏蔽层120通过接地线140接地，以实现静电屏蔽保护的作用。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图3b所示，相邻两个第二过孔142之间的间距d2相等，以使第二过孔142均匀分布于阵列基板上。当然，第二过孔也可以采用其他方式设置于阵列基板上，在此不作限定。

基于同一发明构思，本发明实施例还提供了一种阵列基板的制备方法，如图4所示，该制备方法可以包括以下步骤：

s401、采用一次构图工艺在衬底基板上形成静电屏蔽层的图形；

s402、采用构图工艺在形成有静电屏蔽层的图形的衬底基板上形成驱动控制电路中的薄膜晶体管的图形；其中，静电屏蔽层接地，且静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影。

本发明实施例提供的上述制备方法，通过在衬底基板上先形成静电屏蔽层，然后在形成有静电屏蔽层的衬底基板上形成驱动控制电路中的薄膜晶体管的图形，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及其他膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。

需要说明的是，在本发明实施例提供的上述制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。

在具体实施时，在本发明实施例提供的上述制备方法中，采用一次构图工艺在衬底基板上形成静电屏蔽层的图形的同时，还包括形成黑矩阵的图形。该黑矩阵可以设置于除静电屏蔽层所在区域的其余需要遮光的区域中，或者用于限定出阵列基板的显示区域中像素单元所在的区域。

在具体实施时，在本发明实施例提供的上述制备方法中，在形成静电屏蔽层的图形之后，且在形成驱动控制电路中的薄膜晶体管的图形之前，还可以包括：在形成有静电屏蔽层的衬底基板上形成缓冲层的图形。

在具体实施时，在本发明实施例提供的上述制备方法中，采用构图工艺在形成有静电屏蔽层的图形的衬底基板上形成驱动控制电路中的薄膜晶体管的图形，具体可以包括：

分别采用一次构图工艺在衬底基板上依次形成有源层、栅绝缘层、栅极、层间介质层以及贯穿栅绝缘层与层间介质层的第三过孔、源漏极层的图形；其中，源漏极层中的源极与漏极通过贯穿栅绝缘层与层间介质层的第三过孔与有源层电连接。

在具体实施时，在本发明实施例提供的上述制备方法中，形成的静电屏蔽层可以为镂空结构，且静电屏蔽层在衬底基板的正投影覆盖驱动控制电路中的各薄膜晶体管的有源层在衬底基板的正投影。或者，形成的静电屏蔽层也可以为一整层结构。

在具体实施时，在本发明实施例提供的上述制备方法中，在形成静电屏蔽层的同时，还包括：形成与静电屏蔽层电连接的静电连接总线的图形。

并且，在形成层间介质层以及贯穿栅绝缘层与层间介质层的第三过孔的图形的同时，还包括：形成多个贯穿缓冲层、栅绝缘层以及层间介质层的第一过孔的图形。

并且，在形成源漏极层的同时，还包括：形成接地线的图形；其中接地线通过第一过孔与静电连接总线电连接。

或者，在具体实施时，在本发明实施例提供的上述制备方法中，在形成层间介质层以及贯穿栅绝缘层与层间介质层的第三过孔的图形的同时，还包括：形成多个贯穿缓冲层、栅绝缘层以及层间介质层的第二过孔的图形。

并且，在形成源漏极层的同时，还包括：形成接地线的图形；其中接地线通过第二过孔与静电屏蔽层电连接。

在具体实施时，在本发明实施例提供的上述制备方法中，形成的驱动控制电路可以作为栅极驱动电路；或者形成的驱动控制电路也可以作为发光驱动电路。当然，形成两个驱动控制电路，其中一个驱动控制电路作为栅极驱动电路，另一个驱动控制电路作为发光驱动电路。

一般干法刻蚀是将等离子体中的离子通过电场加速后，轰击需要刻蚀的薄膜，使离子与薄膜发生反应，以将薄膜刻蚀掉。在具体实施时，在本发明实施例提供的上述制备方法中，分别采用干法刻蚀形成第一过孔、第二过孔以及第三过孔。在实际应用中，干法刻蚀可以包括等离子体刻蚀(plasmaetching，pe)、反应离子刻蚀(reactiveionetching，rie)、电感耦合等离子体(inductivelycoupledplasma，icp)刻蚀。

下面以形成图1所示的阵列基板的结构为例，对本发明实施例提供的制备方法进行说明。

实施例一、

制备图1所示的阵列基板的方法，可以包括以下步骤：

(1)采用一次构图工艺在衬底基板100上形成静电屏蔽层120、黑矩阵以及静电连接总线150的图形；如图5a所示。

具体地，采用磁控溅射设备在衬底基板上沉积钼膜层，在钼膜层上涂覆光刻胶，依次曝光和显影后、形成静电屏蔽层、黑矩阵以及静电连接总线的图形。

(2)在形成有静电屏蔽层120、黑矩阵以及静电连接总线150的衬底基板100上沉积缓冲层130；如图5b所示。

(3)采用一次构图工艺在形成有缓冲层130的衬底基板100上形成有源层1111的图形；如图5c所示。

(4)采用一次构图工艺在形成有有源层1111的衬底基板100上形成栅绝缘层1112；如图5d所示。

(5)采用一次构图工艺在形成有栅绝缘层1112的衬底基板100上形成栅极1113的图形；如图5e所示。

(6)采用一次构图工艺在形成有栅极1113的衬底基板100上形成层间介质层1114，贯穿缓冲层130、栅绝缘层1112以及层间介质层1114的第一过孔141，以及贯穿栅绝缘层1112与层间介质层1114的第三过孔143的图形；如图5f所示。

(7)在形成有层间介质层1114的衬底基板100上形成源漏极层1115，以及接地线140的图形；其中，源漏极层1115中包括薄膜晶体管的源极与漏极，同一薄膜晶体管的源极与漏极通过第三过孔143与该薄膜晶体管中的有源层1111电连接，如图1所示。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。

在具体实施时，本发明实施例提供的上述显示面板可以为液晶显示面板，或者，也可以为有机发光显示面板，在此不作限定。

在液晶显示面板中，一般在阵列基板的像素单元中设置有像素电极，以及与各像素电极连接的开关晶体管。在具体实施时，在本发明实施例提供的上述显示面板为液晶显示面板时，阵列基板上的驱动控制电路可以作为栅极驱动电路，应用于提供开关晶体管的栅极扫描信号。由于液晶显示面板一般包括相对设置的阵列基板与对向基板，以及设置于阵列基板与对向基板之间的液晶层。一般液晶显示面板在对盒时在阵列基板与对向基板之间设置封框胶，并在对盒后通过紫外光将封框胶固化，以使阵列基板和对盒基板粘结在一起。并且一般封框胶设置在具有驱动控制电路的非显示区域中，在从阵列基板背离对向基板的一侧照射紫外光时，为了避免静电屏蔽层完全遮挡紫外光，静电屏蔽层优先设置为镂空结构。当然，也可以从对向基板背离阵列基板的一侧照射紫外光，此时可以使静电屏蔽层设置为一整层结构。

在有机发光显示面板中，一般设置有多个有机发光二极管以及与各有机发光二极管连接的像素补偿电路。一般像素补偿电路中设置有用于控制有机发光二极管发光的发光控制晶体管和用于控制数据信号输入的扫描控制晶体管。在具体实施时，在本发明实施例提供的上述显示面板为有机发光显示面板时，驱动控制电路可以作为发光驱动电路，应用于提供发光控制晶体管的发光控制信号；或者，驱动控制电路也可以作为栅极驱动电路，应用于提供扫描控制晶体管的栅极扫描信号。当然，该有机发光显示面板也可以包括两个驱动控制电路，其中一个驱动控制电路可以作为发光驱动电路，应用于提供发光控制晶体管的发光控制信号；则另一个驱动控制电路作为栅极驱动电路，应用于提供扫描控制晶体管的栅极扫描信号，在此不作限定。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

本发明实施例提供的阵列基板、其制备方法、显示面板及显示装置，通过在衬底基板与驱动控制电路之间设置接地的静电屏蔽层，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及制备其余膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。