一种大尺寸芯片曝光方法与流程

文档序号:14131474阅读:1585来源:国知局

本发明涉及一种半导体制造方法,具体涉及一种大尺寸芯片曝光方法。



背景技术:

在现有半导体器件的生产中,曝光是其中非常重要的一个工艺。为保证后层图形与前层图形套准,前层图形必须设计对准标记,曝光机台对准系统自动扫描前层对位标记,可以精确定位前层图形位置,确保后续光刻图形与前层图形的套准精度。

曝光机台成像的大小有限制,即曝光机台存在视场的局限性,当客户要求制造的芯片尺寸大于曝光机台的视场时,目前有效的解决方案是更换更大视场的曝光机台。然而,为了获取更大视场,更换曝光机台的成本相当高,而如果不更换曝光机台,则无法满足大尺寸芯片的制造需求。



技术实现要素:

本发明的目的在于提供一种具备较好通用性的大尺寸芯片曝光方法,可以在不更换现有曝光机台的情况下,对超出曝光机台正常视场的大尺寸芯片进行曝光。

为达到上述目的,本发明提供如下技术方案:一种大尺寸芯片曝光方法,包括:

将晶圆的待曝光区域进行虚拟划分,使得所述待曝光区域包括主芯片区、测试单元区和对位标记区,所述主芯片区包括多个子芯片区,所述测试单元区和所述对位标记区分别位于所述主芯片区的外围;

使用同一光罩,分别对所述主芯片区、所述测试单元区和所述对位标记区进行曝光,以在所述晶圆上获得预设尺寸的曝光图形;以及

对曝光后的所述晶圆进行拼接,得到目标需求的大尺寸主芯片。

优选的,所述测试单元区和所述对位标记区位于所述主芯片区的相同侧。

优选的,所述测试单元区和所述对位标记区位于所述主芯片区的不同侧。

优选的,所述主芯片区分别与所述测试单元区和所述对位标记区间隔设置。

优选的,所述测试单元区和所述对位标记区之间邻接。

优选的,所述子芯片区的其中一边尺寸为21-35mm。

优选的,所述测试单元区和所述对位标记区的尺寸相同或相异。

优选的,所述测试单元区和所述对位标记区至少之一的长度为5-10mm,宽度为5-15mm。

优选的,所述主芯片区与所述测试单元区和所述对位标记区至少之一的间隔为3-8mm。

优选的,所述光罩的活动范围小于曝光机台的尺寸范围。

优选的,位于所述测试单元区内的测试单元和位于所述对位标记区内的对位标记通过插花的形式曝光,且插花区域的尺寸小于或者等于所述子芯片区的尺寸。

本发明的有益效果在于:本发明的大尺寸芯片曝光方法可以满足不同尺寸的芯片需求,对于特殊图案的芯片可以通过插花形式完成曝光,而且不需要对现有机台进行更新换代,具有通用性较好和制造成本较低的优点。

上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1为本发明大尺寸芯片曝光方法一优选实施例的流程示意图。

图2为本发明大尺寸芯片曝光方法一优选实施例的晶圆虚拟划分区域示意图。

具体实施方式

下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。

本发明公开了一种大尺寸芯片曝光方法,可以在不更换现有曝光机台的情况下,对超出曝光机台正常视场的大尺寸芯片进行曝光。

请参阅图1,本发明大尺寸芯片曝光方法的一优选实施例包括:

将晶圆的待曝光区域进行虚拟划分,使得所述待曝光区域包括主芯片区、测试单元区和对位标记区,所述主芯片区包括多个子芯片区,所述测试单元区和所述对位标记区分别位于所述主芯片区的外围;

使用同一光罩,分别对所述主芯片区、所述测试单元区和所述对位标记区进行曝光,以在所述晶圆上获得预设尺寸的曝光图形;以及

对曝光后的所述晶圆进行拼接,得到目标需求的大尺寸主芯片。

在整个曝光过程中,所述光罩的活动范围均必需小于曝光机台的尺寸范围。

具体的,请参阅图2,所述待曝光区域包括主芯片区、测试单元区b和对位标记区c。其中,所述主芯片区可以包括多个子芯片区a,但不包括任何测试单元和对位标记,测试单元均位于所述测试单元区b内,对位标记均位于所述对位标记区c内,曝光时的步进距离可以根据划分后的所述子芯片区a的尺寸制定,在本优选实施例中,以所述主芯片区包括4个所述子主芯片区a为例进行说明,所述4个子主芯片区a相互邻接。所述测试单元区b和所述对位标记区c可以位于所述主芯片区的相同侧,根据不同的图形设计,所述测试单元区b和所述对位标记区c也可以位于所述主芯片区的不同侧,例如位于相邻侧或相对侧。

优选的,所述子芯片区a的其中一边尺寸为21-35mm,例如所述子芯片区a的尺寸可以为25mmx22mm。优选的,所述测试单元区b和所述对位标记区c至少之一的长度为5-10mm,宽度为5-15mm。

在本优选实施例中,所述主芯片区与所述测试单元区b和所述对位标记区c间隔设置,其间隔d为3-8mm。当然,根据不同需求,所述主芯片区也可以与所述测试单元区b和所述对位标记区c也可以直接邻接。

进一步的,所述测试单元区b和所述对位标记区c的尺寸可以相同,也可以相异。

进一步的,位于所述测试单元区b内的测试单元和位于所述对位标记区c内的对位标记等特殊的图案可以通过插花的形式曝光,进一步的,插花区域的尺寸需小于或者等于所述子芯片的尺寸,插花的个数以及位置不受任何限制,可以根据实际需求任意摆放在所述主芯片区的外围。

相较于现有技术,本发明的大尺寸芯片曝光方法可以满足不同尺寸的芯片需求,对于特殊图案的芯片可以通过插花形式完成曝光,而且不需要对现有机台进行更新换代,具有通用性较好和制造成本较低的优点。

以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。



技术特征:

技术总结
本发明公开了一种大尺寸芯片曝光方法,所述方法包括:将晶圆的待曝光区域进行虚拟划分,使得所述待曝光区域包括主芯片区、测试单元区和对位标记区,所述主芯片区包括多个子芯片区,所述测试单元区和所述对位标记区分别位于所述主芯片区的外围;使用同一光罩,分别对所述主芯片区、所述测试单元区和所述对位标记区进行曝光,以在所述晶圆上获得预设尺寸的曝光图形;以及对曝光后的所述晶圆进行拼接,得到目标需求的大尺寸主芯片。本发明的大尺寸芯片曝光方法可以满足不同尺寸的芯片需求,对于特殊图案的芯片可以通过插花形式完成曝光,而且不需要对现有机台进行更新换代,具有通用性较好和制造成本较低的优点。

技术研发人员:戴鑫
受保护的技术使用者:苏州工业园区纳米产业技术研究院有限公司
技术研发日:2017.12.20
技术公布日:2018.04.10
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1