一种阵列基板和电子纸显示装置的制作方法

本实用新型涉及电子纸技术领域，更具体地说，涉及一种阵列基板和电子纸显示装置。

背景技术：

现有技术中一般把可以像纸一样舒适阅读、可弯曲和超薄轻便的显示器叫做电子纸。由于电子纸兼具有纸的优点，又可以像我们常见的液晶显示器一样不断刷新显示内容，且比液晶显示器省电得多，因此，越来越受到市场的欢迎。

现有的电子纸显示装置包括阵列基板，阵列基板包括多条栅极线、多条数据线、由多条栅极线和多条数据线围成的多个像素单元、为栅极线提供栅极驱动信号的栅极驱动电路和为数据线提供数据驱动信号的数据驱动电路等。

但是，由于外界的电磁信号会干扰电子纸显示装置内的栅极驱动电路，导致画面出现显示异常，而栅极驱动电路发射的电磁信号也会形成电磁辐射并对外界造成干扰，因此，如何阻隔栅极驱动电路与外界之间的电磁信号，已成为当前电子纸显示装置亟待解决的问题之一。

技术实现要素：

有鉴于此，本实用新型提供了一种阵列基板和电子纸显示装置，以解决现有技术中栅极驱动电路与外界的电磁信号干扰的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种阵列基板，具有显示区和围绕所述显示区的非显示区，包括：

衬底基板；

位于所述衬底基板第一侧的驱动电路结构，所述驱动电路结构位于所述非显示区，所述驱动电路结构用于为栅极线提供栅极驱动信号，所述栅极线位于所述显示区内；

位于所述驱动电路结构背离所述衬底基板一侧的导电层，所述导电层连接有固定电位，所述导电层在所述衬底基板所在平面的正投影至少覆盖所述驱动电路结构在所述衬底基板所在平面的正投影；

所述导电层与所述驱动电路结构绝缘。

可选地，所述驱动电路结构包括多个级联的移位寄存器；

所述移位寄存器的输出端与所述栅极线耦接。

可选地，所述移位寄存器包括：

输入模块，用于响应第一输入端输出的第一输入信号，将第一电压端输出的第一电压信号传输至第一节点；

复位模块，用于响应第一复位端输出的第一复位信号，将第二电压端输出的第二电压信号传输至所述第一节点，所述第一电压端和所述第二电压端输出的信号电平相反；

输出模块，用于响应所述第一节点的信号，将第一时钟信号端输出的第一时钟信号传输至所述输出端；

第一下拉模块，用于响应所述第一节点的信号，将所述第二电压端输出的所述第二电压信号传输至第二节点；

第二下拉模块，用于响应所述第二节点的信号，将所述第二电压端输出的所述第二电压信号传输至所述第一节点；

第三下拉模块，用于响应所述第二节点的信号，将所述第二电压端输出的所述第二电压信号传输至所述输出端；

第四下拉模块，用于响应第二时钟信号端的信号，将所述第二电压端输出的所述第二电压信号传输至所述输出端。

可选地，还包括：

位于所述衬底基板所述第一侧的多条数据线，所述多条数据线位于所述显示区，所述多条数据线和所述多条栅极线交叉限定出多个像素单元，所述像素单元内设置有像素电极。

可选地，所述多条数据线和所述驱动电路结构分别与驱动芯片耦接；

所述驱动芯片与所述导电层耦接，所述驱动芯片向所述导电层提供所述固定电位。

可选地，所述驱动芯片的接地端或公共电压信号输出端与所述导电层耦接。

可选地，所述像素单元还包括第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的栅极和所述第二开关晶体管的栅极分别与所述栅极线耦接；

所述第一开关晶体管的源极与所述数据线耦接；

所述第一开关晶体管的漏极与所述第二开关晶体管的源极耦接；

所述第二开关晶体管的漏极与所述像素电极耦接。

可选地，所述导电层包括氧化铟锡。

可选地，还包括：

绝缘层，所述绝缘层用于使所述导电层与所述驱动电路结构绝缘，所述绝缘层包括氮化硅层；或者，

所述绝缘层包括氮化硅层和位于所述氮化硅层背离所述衬底基板的一侧的光阻层。

可选地，还包括：

遮光层，所述遮光层位于所述驱动电路结构背离所述衬底基板的一侧；

所述驱动电路结构包括有源层，所述有源层包括沟道区，所述遮光层在所述衬底基板所在平面的正投影至少覆盖所述沟道区在所述衬底基板所在平面的正投影。

可选地，所述遮光层位于所述导电层与所述驱动电路结构之间。

可选地，所述遮光层为有色金属层。

一种电子纸显示装置，包括如上任一项所述的阵列基板。

可选地，还包括：

电泳膜、公共电极层和保护膜，所述电泳膜位于所述公共电极层与所述阵列基板之间，所述保护膜位于所述公共电极层背离所述阵列基板的一侧。

与现有技术相比，本实用新型所提供的技术方案至少具有以下优点：

本实用新型所提供的阵列基板和电子纸显示装置，阵列基板包括栅极线和为栅极线提供栅极驱动信号的驱动电路结构，由于该阵列基板还包括位于驱动电路结构背离衬底基板一侧的导电层，该导电层连接有固定电位，且该导电层在衬底基板所在平面的正投影至少覆盖驱动电路结构在衬底基板所在平面的正投影，因此，该导电层不仅能够屏蔽外界信号对驱动电路结构的干扰，保证画面的正常显示，而且能够屏蔽驱动电路结构向外界传输的电磁信号，避免电磁信号对用户造成辐射，以提高用户的阅读体验效果。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例提供的阵列基板的俯视结构示意图；

图2为图1所示的阵列基板沿AA’切割线的一种剖面结构示意图；

图3为本实用新型的一个实施例提供的像素单元的俯视结构示意图；

图4为图3所示的像素单元沿BB’切割线的一种剖面结构示意图；

图5为图1所示的阵列基板沿AA’切割线的另一种剖面结构示意图；

图6为图1所示的阵列基板沿AA’切割线的又一种剖面结构示意图；

图7为本实用新型实施例提供的一种驱动电路结构的电路结构示意图；

图8为图7所示的移位寄存器的一种内部结构示意图；

图9为图8所示的移位寄存器的驱动信号时序图；

图10为本实用新型实施例提供的电子纸显示装置的剖面结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供了一种阵列基板，如图1和图2所示，图1为本实用新型实施例提供的阵列基板的俯视结构示意图，图2为图1所示的阵列基板沿AA’切割线的一种剖面结构示意图，该阵列基板具有显示区A1和围绕显示区A1的非显示区A2，该阵列基板包括衬底基板20、位于衬底基板20第一侧的驱动电路结构21以及位于驱动电路结构21背离衬底基板20一侧的导电层22。

如图1所示，本实施例中的阵列基板还包括多条栅极线23，多条栅极线23位于显示区A1内，驱动电路结构21位于阵列基板的非显示区A2内，该驱动电路结构21用于为栅极线23提供栅极驱动信号。

本实施例中，导电层22连接有固定电位，并且，如图2所示，导电层22在衬底基板20所在平面的正投影至少覆盖驱动电路结构21在衬底基板20所在平面的正投影，且导电层22与驱动电路结构21绝缘，基于此，该导电层22不仅能够屏蔽外界信号对驱动电路结构21的干扰，保证显示画面的正常显示，而且能够屏蔽驱动电路结构21向外界传输的电磁信号，避免电磁信号对用户造成辐射，以提高用户的阅读体验效果。

需要说明的是，本实施例中的驱动电路结构21包括多个薄膜晶体管构成的电路结构，因此，本实施例附图中仅以一个薄膜晶体管的结构为例对驱动电路结构21的结构进行说明，但并不仅限于此。

可选地，如图1所示，本实施例中的阵列基板还包括位于衬底基板20第一侧的多条数据线24，多条数据线24位于显示区A1内，多条数据线24和多条栅极线23交叉限定出多个像素单元25，每个像素单元25内设置有像素电极250。该像素电极250与电子纸显示装置中设置在阵列基板上方的公共电极层(图中未示出)形成电场，以驱动设置在阵列基板和公共电极层之间的电泳膜(图中未示出)中有色带电微粒移动，从而可以通过带电微粒反射自然光以及通过控制反射光的强弱实现灰阶显示。

可选地，如图1所示，多条数据线24和驱动电路结构21分别与驱动芯片26耦接，该驱动芯片26向驱动电路结构21提供栅极驱动信号，向数据线24提供数据驱动信号，以通过栅极驱动信号和数据驱动信号驱动像素单元25进行图像的显示。驱动芯片26与导电层22耦接，该驱动芯片26向导电层22提供固定电位，以使导电层22起到信号屏蔽层的作用。

可选地，如图1所示，驱动芯片26的接地端或公共电压信号输出端与导电层22耦接，使得导电层22的电位与接地端的电位相同，或者与公共电极层的电位相同。当然，本实用新型并不仅限于此，在其他实施例中，还可以通过其他芯片向导电层22提供固定电位，也可以通过驱动芯片26的其他接口向导电层22提供固定电位。

可选地，在本实施例中，导电层22与驱动电路结构21绝缘，以避免导电层22的电位对驱动电路结构21的正常驱动造成干扰，如图2所示，该阵列基板还包括：绝缘层27，该绝缘层27用于使导电层22与驱动电路结构21绝缘，该绝缘层27包括氮化硅层270；或者，该绝缘层27包括氮化硅层270和位于氮化硅层270背离衬底基板20的一侧的光阻层271。其中，光阻层271可以使得阵列基板的表面平坦化，以便在光阻层271上形成像素电极250等。

可选地，本实施例中的导电层22的制作材料包括氧化铟锡。由于像素电极250的制作材料也可以为氧化铟锡，因此，本实施例中的导电层22和像素电极250可以在同一制作工艺中形成，当然，本实用新型并不仅限于此，在其他实施例中，导电层22和像素电极250可以在不同制作工艺中形成，导电层22也可以采用与像素电极250不同的导电材料。

在本实用新型的实施例中，像素单元25还包括至少一个薄膜晶体管。图2中仅以像素单元25包括一个薄膜晶体管251为例进行说明，但是，本实用新型并不仅限于此。下面以像素单元包括两个薄膜晶体管为例对像素单元的驱动过程进行说明。

可选地，如图3和图4所示，图3为本实用新型的一个实施例提供的像素单元的一种俯视结构示意图，图4为图3所示的像素单元沿BB’切割线的一种剖面结构示意图，该像素单元包括第一开关晶体管252和第二开关晶体管253，第一开关晶体管252包括栅极252g、源极252s和漏极252d，第二开关晶体管253包括栅极253g、源极253s和漏极253d。

第一开关晶体管252的栅极252g和第二开关晶体管253的栅极253g都与栅极线23耦接；第一开关晶体管252的源极252s与数据线24耦接；第一开关晶体管252的漏极252d与第二开关晶体管253的源极253s耦接；第二开关晶体管253的漏极253d与像素电极250耦接。

具体地，栅极线23中的栅极驱动信号施加到栅极252g和253g上后，第一开关晶体管252和第二开关晶体管253导通，数据线24中的数据驱动信号通过源极252s、漏极252d、源极253s和漏极252d传输到像素电极250，以使像素电极250与公共电极层形成电场。本实施例中，通过两个串联的第一开关晶体管252和第二开关晶体管253的分压作用，可以减小单个晶体管的偏压，进而可以减小每个晶体管的漏电流以及单个像素单元内串联的第一开关晶体管252和第二开关晶体管253之间总的漏电流，提高像素单元的驱动能力。

可选地，在本实用新型的一个实施例中，如图5所示，图5为图1所示的阵列基板沿AA’切割线的另一种剖面结构示意图，该阵列基板还包括：遮光层28，该遮光层28位于驱动电路结构21背离衬底基板20的一侧。

如图5所示，该驱动电路结构21包括有源层210，该有源层210包括沟道区210a，该遮光层28在衬底基板20所在平面的正投影至少覆盖沟道区210a在衬底基板20所在平面的正投影，以避免光照射沟道区210a产生光生载流子，而光生载流子的产生会对晶体管的电学特性造成影响，例如在晶体管关闭状态下产生漏电流等。

可选地，如图5所示，遮光层28位于导电层22与驱动电路结构21之间。进一步地，遮光层28可以位于导电层22和光阻层271之间，当然，本实用新型并不仅限于此，在其他实施例中，如图6所示，图6为图1所示的阵列基板沿AA’切割线的又一种剖面结构示意图遮光层28，遮光层28也可以位于光阻层271和氮化硅层270之间。

可选地，如图5和图6所示，本实施例中的遮光层28为有色金属层。可选地，该有色金属层的材料与第一开关晶体管252或第二开关晶体管253中栅极、源极或漏极的材料相同，以节省成本和工艺制程。进一步地，该有色金属层的材料包括铝、钕、钼以及铝钼合金等。

可选地，本实施例中，如图7所示，图7为本实用新型实施例提供的一种驱动电路结构21的电路结构示意图，该驱动电路结构21包括多个级联的移位寄存器211；每个移位寄存器211的输出端OUT与一条栅极线耦接，以向栅极线传输栅极驱动信号。其中，多个移位寄存器211级联，示意性的，如图7所示，可以是指第1个移位寄存器M1的输出端OUT与第5个移位寄存器M5的第一输入端SET相连，第5个移位寄存器M5的输出端OUT与第1个移位寄存器M1的第一复位端RESET相连，第2个移位寄存器M2的输出端OUT与第6个移位寄存器M6的第一输入端SET相连，第6个移位寄存器M6的输出端OUT与第2个移位寄存器M2的第一复位端RESET相连，第3个移位寄存器M3的输出端OUT与第7个移位寄存器M7的第一输入端SET相连，第7个移位寄存器M7的输出端OUT与第3个移位寄存器M3的第一复位端RESET相连，以此类推。

可选地，如图8所示，图8为图7所示的移位寄存器的一种内部结构示意图，该移位寄存器包括：

输入模块K1，用于响应第一输入端SET输出的第一输入信号，将第一电压端VGH输出的第一电压信号传输至第一节点P；

复位模块K2，用于响应第一复位端RESET输出的第一复位信号，将第二电压端VGL输出的第二电压信号传输至第一节点P，第一电压端VGH和第二电压端VGL输出的信号电平相反；

输出模块K5，用于响应第一节点P的信号，将第一时钟信号端CKB输出的第一时钟信号传输至输出端OUT；

第一下拉模块K4，用于响应第一节点P的信号，将第二电压端VGL输出的第二电压信号传输至第二节点N；

第二下拉模块K3，用于响应第二节点N的信号，将第二电压端VGL输出的第二电压信号传输至第一节点P；

第三下拉模块K6，用于响应第二节点N的信号，将第二电压端VGL输出的第二电压信号传输至输出端OUT；

第四下拉模块K7，用于响应第二时钟信号端CK的信号，将第二电压端VGL输出的第二电压信号传输至输出端OUT。

具体地，本实施例中的输入模块K1、复位模块K2、输出模块K5、第一下拉模块K4、第二下拉模块K3、第三下拉模块K6和第四下拉模块K7都包括至少一个薄膜晶体管，本实施例中仅以这些模块都包括一个薄膜晶体管为例进行说明。进一步地，本实施例中的移位寄存器还包括第一电容C1和第二电容C2。

如图8、图9所示，图9为图8所示的移位寄存器的驱动信号时序图，第一时段T1，晶体管K1将第一电压端VGH输入的高电平传输至第一节点P，并对第二电容C2进行充电，当第二电容C2的电压达到晶体管K5的开启电压时，晶体管K5开启，将第二时钟信号端CKB输入的高电平的时钟信号传输至输出端OUT，其中，在第二电容C2的充电过程中，第二电容C2的自举效应会使得第一节点P的电位进一步提升。

第二时段T2，晶体管K5将第二时钟信号端CKB输入的低电平的时钟信号传输至输出端OUT，同时，第一时钟信号端CK输入的高电平信号控制晶体管K7开启，将第二电压端VGL输出的低电平信号即下拉信号传输至输出端OUT，在低电平的时钟信号和低电平的下拉信号的共同作用下，栅极线23的电位被快速下拉。

在第三时段T3，第一复位端RESET输入高电平信号，晶体管K2导通，将第二电压端VGL的低电平传输至第一节点P，以下拉晶体管K5的栅极电位，使得晶体管K5关闭，停止向栅极线传输信号。

需要说明的是，本实施例中仅以图5和图6所示的电路结构为例对驱动电路结构进行说明，但是，本实用新型并不仅限于此。

本实用新型所提供的阵列基板，包括栅极线和为栅极线提供栅极驱动信号的驱动电路结构，由于该阵列基板还包括位于驱动电路结构背离衬底基板一侧的导电层，该导电层连接有固定电位，且该导电层在衬底基板所在平面的正投影至少覆盖驱动电路结构在衬底基板所在平面的正投影，因此，该导电层不仅能够屏蔽外界信号对驱动电路结构的干扰，保证画面的正常显示，而且能够屏蔽驱动电路结构向外界传输的电磁信号，避免电磁信号对用户造成辐射，以提高用户的阅读体验效果。

本实用新型实施例还提供了一种电子纸显示装置，如图10所示，图10为本实用新型实施例提供的电子纸显示装置的剖面结构示意图，该电子纸显示装置包括上述任一实施例提供的阵列基板1。

如图10所示，该阵列基板1包括衬底基板20、位于衬底基板20第一侧的驱动电路结构21、位于驱动电路结构21背离衬底基板20一侧的导电层22、位于显示区的像素电极250以及薄膜晶体管251等。

可选地，如图10所示，该电子纸显示装置还包括：电泳膜2、公共电极层3和保护膜4，其中，电泳膜2位于公共电极层3与阵列基板1之间，保护膜4位于公共电极层3背离阵列基板1的一侧，电泳膜2中间夹杂着电泳粒子，电泳粒子能够在电场的作用下游动。

在电子纸显示装置显示过程中，画面转换阶段，通过像素电极250和公共电极层3施加在电泳膜2两端的加电电压控制电泳粒子在电泳膜2中的位置，从而控制反射光的强弱，实现灰阶显示。在画面保持阶段，电泳膜2两端电位相等，使得电泳粒子在电泳膜2里面保持位置，从而能够低能耗的完美保持静态画面，实现静态画面的显示。其中，电泳粒子的颜色包括黑色和白色，以形成黑白显示的电子纸，当然，其还可以包括其他颜色，从而形成彩色显示的电子纸，本实用新型中对此不做限定。

本实用新型所提供的电子纸显示装置中的导电层不仅能够屏蔽外界信号对驱动电路结构的干扰，保证画面的正常显示，而且能够屏蔽驱动电路结构向外界传输的电磁信号，避免电磁信号对用户造成辐射，以提高用户的阅读体验效果。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。