COA型阵列基板及量测色阻层上过孔尺寸的方法与流程

本发明涉及显示技术领域，尤其涉及一种coa型阵列基板及量测色阻层上过孔尺寸的方法。

背景技术：

液晶显示装置(liquidcrystaldisplay，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等。

液晶面板的结构是由一彩色滤光片(colorfilter，cf)基板、一薄膜晶体管阵列(thinfilmtransistorarray，tftarray)基板以及一配置于两基板间的液晶层(liquidcrystallayer)所构成。

coa(color-filteronarray)技术是一种将cf基板上的色阻层直接制作于阵列基板上的集成技术，制得的阵列基板称之为coa型阵列基板，coa技术能够有效解决液晶显示装置对盒工艺中因对位偏差造成的漏光等问题，并能显著提升显示开口率，改善面板显示品质。所述coa型阵列基板中，漏极与像素电极需要通过钝化层上的过孔以及色阻层上的过孔导通，业界通常将位于色阻层上的过孔称为cfopen。图1为现有的coa型阵列基板的像素设计示意图，如图1所示，色阻层中设有第一过孔610，漏极520位于第一过孔610下方，存储电极220位于漏极520下方，其中，所述漏极520包括位于所述第一过孔610内的漏极本体504以及与所述漏极本体504相连并且朝源极510的位置延伸的延伸部505，存储电极220的大部分边界或者全部边界位于所述第一过孔610外围。

所述第一过孔610(cfopen)的尺寸是色阻层的关键制程参数，直接影响后续制程的液晶用量以及气泡(bubble)风险，因此实际生产中每一批产品都需对第一过孔610进行尺寸的监控，对于第一过孔610尺寸超规的批次，需要及时调整相关参数进行修正，以保证产品品质。

在对色阻层进行曝光显影时，采用的光罩上对应于第一过孔610的图案呈正方形或长方形，然而实际生产中，由于曝光和显影制程的特性，得到的第一过孔610的图案通常为近似标准的圆或者椭圆，实际生产中通常需要对第一过孔610的关键尺寸(cd，criticaldimension)进行测量，以提高后续制程精度，如图2所示，传统的测量第一过孔610(cfopen)尺寸的方法为：在色阻层上形成第一过孔610后，对第一过孔610进行拍照，之后利用计算机软件对照片进行分析，在第一过孔610的边界上抓取三点a、b、c，根据三点共圆的原理计算出第一过孔610的尺寸；然而如图3所示，当第一过孔610内有金属层的边缘存在时，金属层的边缘会对第一过孔610的边界抓点产生干扰，导致抓点失误，从而无法保证测量的准确性，当第一过孔610的测量不准确时极易影响产品的生产效率，造成无法及时补正的制程变异，从而给企业带来损失。

所述coa型阵列基板中位于第一过孔610下方的金属层包括漏极520与存储电极220，由于存储电极220的大部分边界或者全部边界位于所述第一过孔610的边界的外围，因此所述存储电极220基本不会对第一过孔610的边界抓点造成干扰；然而漏极520的面积较小，其大部分边界都位于第一过孔610内，因此容易对第一过孔610的边界抓点造成干扰；现有的一种解决办法是增大漏极520的面积直至其覆盖第一过孔610以保证第一过孔610内不存在漏极520的边界，从而避免漏极520的边缘对第一过孔610的边界抓点造成干扰，然而由于漏极520与存储电极220之间形成存储电容(cst，storagecapacitance)，对于已经定版的像素设计，cst通常有一个最优数值，因此不可能无限制地增大漏极520的面积，从而实际生产中并不会采用增大漏极520面积的方法来解决第一过孔610的边界抓点干扰问题。

技术实现要素：

本发明的目的在于提供一种coa型阵列基板，能够提高色阻层上的第一过孔的尺寸的测量精度，进而提高coa型阵列基板的生产良率。

本发明的另一目的在于提供一种量测色阻层上过孔尺寸的方法，能够避免在第一过孔的尺寸测量过程中出现抓点失误的情况，提高测量精度，进而提高生产良率。

为实现上述目的，本发明首先提供一种coa型阵列基板，包括：薄膜晶体管以及设于所述薄膜晶体管上方的色阻层；

所述色阻层上开设有用于电连接所述薄膜晶体管的漏极与像素电极的第一过孔；

所述薄膜晶体管的漏极包括对应所述第一过孔设置的漏极本体、以及由所述漏极本体的边缘向外突出形成的第一延伸部、第二延伸部及第三延伸部。

所述第一延伸部、第二延伸部及第三延伸部均与所述第一过孔的边界相交。

所述第一过孔的形状为圆形或者椭圆形。

所述薄膜晶体管包括：第一衬底基板、设于所述第一衬底基板上的第一金属层、设于所述第一金属层与第一衬底基板上的绝缘层、设于所述绝缘层上的有源层以及设于所述有源层与绝缘层上的第二金属层；所述第二金属层包括与有源层两端分别接触并间隔设置的源极与漏极；所述色阻层位于所述第二金属层、有源层及绝缘层上方。

所述coa型阵列基板还包括设于所述色阻层上的钝化层；所述像素电极位于钝化层上；所述钝化层上设有对应于第一过孔上方的第二过孔，所述像素电极经由所述第一过孔与第二过孔和漏极相接触。

所述第一延伸部朝源极的所在位置延伸，并且所述第一延伸部与所述有源层相接触；

所述第一金属层包括间隔设置的栅极与存储电极；所述漏极对应于存储电极上方设置，所述漏极与存储电极之间形成存储电容。

所述第一延伸部与第二延伸部的延伸方向相反，并且所述第一延伸部与第二延伸部位于同一条直线上，所述第三延伸部的延伸方向垂直于所述第一延伸部与第二延伸部的延伸方向。

本发明还提供一种量测色阻层上过孔尺寸的方法，包括如下步骤：

步骤1、提供上述的coa型阵列基板；

步骤2、从所述第一延伸部、第二延伸部及第三延伸部上与所述第一过孔的边界的相交处分别选择第一点、第二点、第三点，根据三点共圆的原理计算出第一过孔的尺寸。

所述步骤2中选取的第一点、第二点、第三点分别为等边三角形的三个顶点。

所述步骤2中选取的第一点、第二点、第三点分别为等腰三角形的三个顶点。

本发明的有益效果：本发明的coa型阵列基板通过将薄膜晶体管的漏极设计为包括对应色阻层的第一过孔的漏极本体以及由所述漏极本体的边缘向外突出形成的第一延伸部、第二延伸部及第三延伸部，能够提高色阻层上的第一过孔的尺寸的测量精度，进而提高coa型阵列基板的生产良率。本发明的量测色阻层上过孔尺寸的方法通过从第一延伸部、第二延伸部及第三延伸部与第一过孔的边界的相交处分别选取一个点，根据三点共圆的原理计算出第一过孔的尺寸，能够避免在第一过孔的尺寸测量过程中出现抓点失误的情况，提高测量精度，进而提高生产良率。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有的coa型阵列基板的像素设计示意图；

图2为采用三点共圆法对现有的coa型阵列基板的色阻层上的第一过孔的尺寸进行测量的示意图；

图3为现有的coa型阵列基板中的漏极边缘对色阻层上的第一过孔的尺寸测量造成干扰的示意图；

图4为本发明的coa型阵列基板的剖视图；

图5为本发明的coa型阵列基板的俯视图；

图6为本发明的量测色阻层上过孔尺寸的方法的流程图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图4及图5，本发明提供一种coa型阵列基板，包括：薄膜晶体管t以及设于所述薄膜晶体管t上方的色阻层60；

所述色阻层60上开设有用于电连接所述薄膜晶体管t的漏极52与像素电极80的第一过孔61；

所述薄膜晶体管t的漏极52包括对应所述第一过孔61设置的漏极本体524、以及由所述漏极本体524的边缘向外突出形成的第一延伸部521、第二延伸部522及第三延伸部523。

具体地，所述薄膜晶体管t可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管或双栅型薄膜晶体管，本发明在此以底栅型薄膜晶体管进行描述。所述薄膜晶体管t包括：第一衬底基板10、设于所述第一衬底基板10上的第一金属层20、设于所述第一金属层20与第一衬底基板10上的绝缘层30、设于所述绝缘层30上的有源层35以及设于所述有源层35与绝缘层30上的第二金属层50；所述第二金属层50包括与有源层35两端分别接触并间隔设置的源极51与漏极52；所述色阻层60位于所述第二金属层50、有源层35及绝缘层30上方。

具体地，本发明采用光罩对所述色阻层60进行曝光显影后制得所述第一过孔61，由于制备所述第一过孔61的光罩上对应于所述第一过孔61的形状为正方形或长方形；制备所述第一过孔61的光罩上对应于所述第一过孔61的形状为正方形时，由于正方形四个角处的光阻难以被显影掉，因此制得的第一过孔61基本呈圆形；制备所述第一过孔61的光罩上对应于所述第一过孔61的形状为长方形时，由于长方形四个角处的光阻难以被显影掉，因此制得的第一过孔61基本呈椭圆形。实际生产中，大多数情况下，所述第一过孔61呈圆形。

具体地，所述第一延伸部521、第二延伸部522及第三延伸部523均与所述第一过孔61的边界相交；由于所述第一延伸部521、第二延伸部522及第三延伸部523均与所述第一过孔61的边界相交，因此对所述第一过孔61的尺寸进行测量时，可以从所述第一延伸部521、第二延伸部522及第三延伸部523上与所述第一过孔61的边界的相交处分别选择第一点a、第二点b、第三点c，根据三点共圆的原理计算出第一过孔61，即圆或者椭圆的关键尺寸参数，例如圆的直径或椭圆的短轴和长轴的长度。

具体地，所述第一延伸部521朝源极51的所在位置延伸，并且所述第一延伸部521与所述有源层35相接触。也即是说，所述第一延伸部521为传统的漏极中的原有结构，所述第二延伸部522与第三延伸部523为本发明在传统的漏极中新增加的结构。

具体地，所述第一金属层20包括间隔设置的栅极21与存储电极22；所述漏极52对应于存储电极22上方设置，所述漏极52与存储电极22之间形成存储电容(cst)，所述存储电极22的大部分边界或者全部边界超出所述第一过孔61的边界，因此所述存储电极22基本不会对第一过孔61的边界抓点造成干扰；

当所述存储电极22的部分边界位于所述第一过孔61内，并且所述部分边界对第一过孔61的抓点造成干扰时，则还需要在所述存储电极22的边缘设置类似漏极52的三个延伸部，即与所述存储电极22相连并且与所述第一过孔61的边界相交的延伸部或者凸出部，以消除所述存储电极22的边缘对第一过孔61的抓点测量造成的干扰。

具体地，所述有源层35对应于栅极21上方设置。

具体地，所述漏极本体524朝不同的方向延伸形成第一延伸部521、第二延伸部522及第三延伸部523。所述第一延伸部521与第二延伸部522的延伸方向相反，并且所述第一延伸部521与第二延伸部522位于同一条直线上，所述第三延伸部523的延伸方向垂直于所述第一延伸部521与第二延伸部522的延伸方向。

具体地，所述coa型阵列基板还包括：设于所述色阻层60上的钝化层70；所述像素电极80位于所述钝化层70上；所述钝化层70上设有对应于第一过孔61上方的第二过孔72，所述像素电极80经由所述第一过孔61与第二过孔72和漏极52相接触。

具体地，所述第二过孔72的尺寸小于所述第一过孔61的尺寸。

与传统的coa型阵列基板中的漏极相比，本发明的coa型阵列基板中的漏极52的总面积基本保持不变，从而保证漏极52与存储电极22之间的存储电容基本保持不变，因此本申请中的漏极本体524的面积小于传统的coa型阵列基板中的漏极52的面积。

上述coa型阵列基板通过将漏极52设计为包括漏极本体524以及间隔设置并且均与所述漏极本体524相连的第一延伸部521、第二延伸部522及第三延伸部523，能够保证色阻层60上的第一过孔61的尺寸的测量精度较高，因而所述coa型阵列基板的生产良率较高。

请参阅图6，基于上述的coa型阵列基板，本发明还提供一种量测色阻层上过孔尺寸的方法，包括如下步骤：

步骤1、提供上述的coa型阵列基板；

步骤2、从所述第一延伸部521、第二延伸部522及第三延伸部523上与所述第一过孔61的边界的相交处分别选择第一点a、第二点b、第三点c，根据三点共圆的原理计算出第一过孔61的尺寸，如圆的直径或者椭圆的短轴和长轴的长度。通过对所述第一过孔61的尺寸进行测量，有利于提高后续制程的精度，提高coa型阵列基板的生产良率。

具体地，所述步骤2中，首先对所述第一过孔61进行拍照，之后采用计算机软件对照片进行分析，通过从所述第一延伸部521、第二延伸部522及第三延伸部523上与所述第一过孔61的边界的相交处分别选择第一点a、第二点b、第三点c，根据三点共圆的原理计算出第一过孔61的尺寸。

具体地，当所述第一过孔61呈圆形时，优选的，所述步骤2中选取的第一点a、第二点b、第三点c分别为等边三角形的三个顶点，即所述等边三角形内接于所述第一过孔61内，从而有利于实现所述第一过孔61的直径的准确测量。当所述第一过孔61呈椭圆形时，优选的，所述步骤2中选取的第一点a、第二点b、第三点c分别为等腰三角形的三个顶点，即所述等腰三角形内接于所述第一过孔61内，从而有利于实现所述第一过孔61的直径的准确测量。

上述量测色阻层上过孔尺寸的方法在对色阻层60上的第一过孔61的尺寸进行测量时，可以从第一延伸部521、第二延伸部522及第三延伸部523与第一过孔61的边界的相交处分别选取一个点，根据三点共圆的原理计算出第一过孔61的尺寸，能够避免在第一过孔61的尺寸测量过程中出现抓点失误的情况，提高测量精度，进而提高生产良率。

综上所述，本发明的coa型阵列基板通过将薄膜晶体管的漏极设计为包括对应色阻层的第一过孔的漏极本体以及由所述漏极本体的边缘向外突出形成的第一延伸部、第二延伸部及第三延伸部，能够提高色阻层上的第一过孔的尺寸的测量精度，进而提高coa型阵列基板的生产良率。本发明的量测色阻层上过孔尺寸的方法通过从第一延伸部、第二延伸部及第三延伸部与第一过孔的边界的相交处分别选取一个点，根据三点共圆的原理计算出第一过孔的尺寸，能够避免在第一过孔的尺寸测量过程中出现抓点失误的情况，提高测量精度，进而提高生产良率。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。