像素阵列基板的制作方法

本发明涉及一种像素阵列基板。

背景技术：

显示面板的应用日益广泛，举凡家用的视听娱乐、公共场合的信息显示看板、电竞用的显示器及便携式电子产品都可见其踪迹。近几年来，显示面板在车用领域或穿戴式电子产品的应用也逐渐拓展开来，例如：车用后视镜、车用仪表板、多功能电子表/手环等。这类电子装置所搭载的显示器大多为异形(freeform)显示面板，其外观可能为椭圆形、圆形或其他非矩形。在异形显示面板的工艺中，框胶需沿着异形基板的边缘涂布。然而，框胶在异形基板边缘的弯曲段容易发生偏离的情形。

技术实现要素：

本发明的一实施例提供一种像素阵列基板，有助于监控框胶的偏移程度及/或有助于框胶精准地涂布。

本发明的一种像素阵列基板，包括基板、多个像素结构、周边走线以及多个第一图案。基板具有主动区及主动区外的周边区。多个像素结构设置于基板的主动区。每一像素结构包括一信号线、电性连接至信号线的一主动元件及电性连接至主动元件的一像素电极。周边走线设置于基板的周边区。多个第一图案设置于基板的周边区。每一第一图案包括第一主干部以及与第一主干部交错设置的至少一第一分支部。第一主干部电性连接于周边走线或一像素结构的信号线。

本发明的一种像素阵列基板，包括基板、多个像素结构、周边走线及多个第一图案。基板具有主动区、主动区外的周边区及边缘，其中基板的边缘具有曲线段。多个像素结构设置于基板的主动区。每一像素结构包括信号线、电性连接至信号线的主动元件及电性连接至主动元件的像素电极。周边走线设置于基板的周边区，且具有一曲线段，其中周边走线的曲线段对应基板的曲线段设置。多个第一图案设置于基板的周边区，且沿着周边走线的曲线段排列。每一第一图案包括第一主干部及与第一主干部交错设置的至少一第一分支部。第一主干部电性连接于周边走线或一像素结构的信号线。

附图说明

图1为本发明一实施例的像素阵列基板的俯视图。

图2为本发明一实施例的像素阵列基板100的局部的放大示意图。

图3示出本发明一实施例的基板110的边缘110c及多个第二图案150。

图4示出本发明一实施例的基板110的边缘110c及多个第二图案150。

图5为本发明另一实施例的像素阵列基板100a的局部的放大示意图。

图6为本发明又一实施例的像素阵列基板100b的局部的放大示意图。

图7为本发明再一实施例的像素阵列基板100c的局部的放大示意图。

图8为本发明一实施例的像素阵列基板100d的局部的放大示意图。

图9为本发明另一实施例的像素阵列基板100e的局部的放大示意图。

图10为本发明又一实施例的像素阵列基板100f的局部的放大示意图。

图11为本发明再一实施例的像素阵列基板100g的局部的放大示意图。

图12为本发明一实施例的像素阵列基板100h的局部的放大示意图。

附图标记说明：

100、100a、100b、100c、100d、100e、100f、100g、100h：像素阵列基板

110：基板

110a：主动区

110b：周边区

110c：边缘

110c-1：第一段

110c-2：第二段

110d：曲线段

120：像素结构

122：像素电极

124：共用电极

130：周边走线

132：主要部

132a：曲线段

134：分支部

140：第一图案

142：第一主干部

144：第一分支部

144a：细线

150：第二图案

152：第二主干部

154：第二分支部

160：框胶

160c：边缘

dl、gl：信号线

dla：延伸部

d：漏极

g：栅极

r：局部

s：源极

t：主动元件

w：线宽

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是二元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1为本发明一实施例的像素阵列基板的俯视图。

图2为本发明一实施例的像素阵列基板100的局部的放大示意图。图2对应图1的局部r。

图1示出像素阵列基板100的基板110及周边走线130，而省略像素阵列基板100的其它构件。图1省略的像素阵列基板100的其它构件绘于图2。

请参照图1及图2，像素阵列基板100包括基板110。基板110具有主动区110a及主动区110a外的周边区110b。举例而言，在本实施例中，基板110可以是异形(free-form)基板，而基板110的边缘110c可包括曲线段110d。然而，本发明不限于此，根据其它实施例，基板110也可以是矩形基板。在本实施例中，基板110的材质可以是玻璃、石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。

像素阵列基板100包括多个像素结构120，设置于基板110的主动区110a。每一像素结构120包括一信号线dl、电性连接至信号线dl的一主动元件t及电性连接至主动元件t的一像素电极122。举例而言，在本实施例中，主动元件t可包括一薄膜晶体管，具有源极s、漏极d与栅极g；像素电极122电性连接至薄膜晶体管的漏极d；信号线dl电性连接至薄膜晶体管的源极s，而信号线dl可称数据线；每一像素结构120还包括与信号线dl交错设置的信号线gl，信号线gl电性连接至薄膜晶体管的栅极g，而信号线gl可称栅极线。

像素阵列基板100包括一周边走线130，设置于基板110的周边区110b。举例而言，在本实施例中，周边走线130的主要部132沿着基板110的边缘110c延伸，而周边走线130的主要部132具曲线段132a，其中周边走线130的曲线段132a是对应于基板110的边缘110c的曲线段110d设置。

每一像素结构120还可包括共用电极124。在本实施例中，位于周边区110b的周边走线130可与位于主动区110a的共用电极124电性连接。然而，本发明不限于此，在其它实施例中，周边走线130与位于主动区110a的共用电极124也可以是彼此电性独立，且具有不同的信号。

像素阵列基板100包括多个第一图案140，设置于基板110的周边区110b。每一第一图案140包括第一主干部142及至少一第一分支部144。至少一第一分支部144与第一主干部142交错设置。在本实施例中，第一主干部142在与基板110的边缘110c交错的方向上延伸，且第一图案140包括与第一主干部142交错设置且彼此隔开的多个第一分支部144。

在本实施例中，第一图案140重叠于一框胶(sealant)160；当像素阵列基板100与对向基板(未示出)组立而形成显示面板(未示出)时，框胶160、像素阵列基板100与对向基板共同围绕显示介质(例如但不限于：液晶)。在本实施例中，第一图案140的多个第一分支部144可定义框胶160边缘160c与基板110边缘110c的多个距离。第一图案140的多个第一分支部144的功能类似于刻度，利用第一图案140的多个第一分支部144能直接判读框胶160偏离程度。

此外，在本实施例中，第一图案140的第一主干部142可电性连接于周边走线130。然而，本发明不限于此，在其它实施例中，第一图案140的第一主干部142也可电性连接于像素结构120的信号线dl，以下将于后续段落配合其它图示说明。

在本实施例中，每一像素结构120的信号线dl具有延伸至周边区110b的一延伸部dla，且每一第一图案140设置于多个像素结构120的相邻两条信号线dl的多个延伸部dla之间。由于第一图案140设置于相邻两条信号线dl的多个延伸部dla之间，因此，第一图案140除了做为评估框胶160偏离程度的工具外，第一图案140还可做为相邻两条信号线dl之间的屏蔽电极，以更进一步地提升像素阵列基板100的电性。

在本实施例中，像素阵列基板100可选择性地包括多个第二图案150。第二图案150设置于基板110的周边区110b，其中第二图案150的图形与第一图案140的图形不同。每一第二图案150包括第二主干部152及第二分支部154，其中第二分支部154与第二主干部152交错设置。举例而言，在本实施例中，第二图案150的第二主干部152可以是一长线段，而第二分支部154可以是与所述长线段重叠的一块状图案。然而，本发明不限于此，在其它实施例中，第二图案150也可设计为其它样态。

在本实施例中，第二图案150是做为涂布框胶160用的对位标记。通过第二图案150的设置，能使机台更精准地涂布框胶160。此外，在本实施例中，第二图案150的第二主干部152可电性连接于周边走线130。然而，本发明不限于此，在其它实施例中，第二图案150的第二主干部152也可电性连接于像素结构120的信号线dl，以下将于后续段落配合其它图示说明。

在本实施例中，每一像素结构120的信号线dl具有延伸至周边区110b的一延伸部dla，且每一第二图案150设置于多个像素结构120的相邻两条信号线dl的多个延伸部dla之间。由于第二图案150设置于相邻两条信号线dl的多个延伸部dla之间，因此，第二图案150除了做为涂布框胶160用的对位标记外，第二图案150还可做为相邻两条信号线dl之间的屏蔽电极，以更进一步地提升像素阵列基板100的电性。

图3示出本发明一实施例的基板110的边缘110c及多个第二图案150。请参照图1及图3，在本实施例中，基板110的边缘110c具有第一段110c-1及第二段110c-2，第一段110c-1的曲率半径小第二段110c-2的曲率半径，且多个第二图案150在第一段110c-1旁的设置密度大于在第二段110c-2旁的设置密度。也就是说，在基板110边缘110c的曲率半径变化较大处可设置较多的第二图案150，以利机台根据较密集的多个第二图案150于曲率半径变化较大处精准地涂布框胶160。

图4示出本发明一实施例的基板110的边缘110c及多个第二图案150。请参照图1及图4，在本实施例中，基板110的边缘110c具有第一段110c-1及第二段110c-2，第一段110c-1的曲率半径小第二段110c-2的曲率半径，且多个第一图案140在第一段110c-1旁的设置密度大于在第二段110c-2旁的设置密度。也就是说，在基板110边缘110c的曲率半径变化较大处可设置较多的第一图案140，以利监控框胶160的偏离程度。

请参照图2，在本实施例中，每一第一图案140的第一主干部142与周边走线130可选择性地属于同一膜层，且直接连接；每一第一图案140的第一主干部142及第一分支部144可选择性地属于同一膜层；每一第二图案150的第二主干部152与周边走线130可选择性地属于同一膜层，且直接连接；每一第二图案150的第二主干部152及第二分支部154可选择性地属于同一膜层；但本发明不以此为限。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。

图5为本发明另一实施例的像素阵列基板100a的局部的放大示意图。

图5的像素阵列基板100a与图2的像素阵列基板100类似，两者的差异在于：在图5的实施例中，每一第一图案140的第一主干部142及第一分支部144属于不同膜层，也就是说，第一主干部142及第一分支部144之间可夹有绝缘层(未示出)；每一第二图案150的第二主干部152及第二分支部154属于不同膜层；也就是说，第二主干部152及第二分支部154之间可夹有绝缘层(未示出)。

图6为本发明又一实施例的像素阵列基板100b的局部的放大示意图。

图6的像素阵列基板100b与图2的像素阵列基板100类似，两者的差异在于：在图6的实施例中，基板110具有边缘110c，第一图案140的多个第一分支部144与边缘110c的距离不同，且多个第一分支部144的图形不同。举例而言，在本实施例中，第一分支部144的线宽w可随着第一分支部144远离基板110的边缘110c而变化(例如但不限于：递增)。图形不同的一第一图案140的多个第一分支部144有助于快速判读框胶160的偏移程度。

图7为本发明再一实施例的像素阵列基板100c的局部的放大示意图。

图7的像素阵列基板100c与图2的像素阵列基板100类似，两者的差异在于：在图7的实施例中，基板110具有边缘110c，第一图案140的多个第一分支部144与边缘110c的距离不同，且多个第一分支部144的图形不同。举例而言，在本实施例中，第一图案140的每一个第一分支部144包括至少一条细线144a，且第一分支部144所包括的细线144a的数量可随着第一分支部144远离基板110的边缘110c而增加，但本发明不以此为限。

图8为本发明一实施例的像素阵列基板100d的局部的放大示意图。

图9为本发明另一实施例的像素阵列基板100e的局部的放大示意图。

图10为本发明又一实施例的像素阵列基板100f的局部的放大示意图。

图11为本发明再一实施例的像素阵列基板100g的局部的放大示意图。

图8的像素阵列基板100d、图9的像素阵列基板100e、图10的像素阵列基板100f及图11的像素阵列基板100g分别与图2的像素阵列基板100、图5的像素阵列基板100a、图6的像素阵列基板100b及图7的像素阵列基板100c类似，类似的两像素阵列基板(即，像素阵列基板100d与像素阵列基板100、像素阵列基板100e与像素阵列基板100a、像素阵列基板100f与像素阵列基板100b、像素阵列基板100g与像素阵列基板100c)的差异在于：在图8、图9、图10及图11的各实施例中，第一图案140的每一第一主干部142是电性连接于像素结构120的信号线dl。此外，在图8、图9、图10及图11的各实施例中，周边走线130除了包括沿着基板110的边缘110c延伸的主要部132外，周边走线130还包括由主要部132朝向像素结构120延伸的多个分支部134，与数据线dl电性连接的每一第一图案140位于相邻的两个分支部134之间，且与数据线dl电性连接的每一第二图案150位于相邻的两个分支部134之间。

也就是说，在图8、图9、图10及图11的各实施例中，多个第一图案140及多个第二图案150可视为多条数据线dl的多个延伸部dla，而周边走线130的分支部134可做为相邻两条信号线dl之间的屏蔽电极，以更进一步地提升像素阵列基板100d、100e、100f、1000g的电性。

图12为本发明一实施例的像素阵列基板100h的局部的放大示意图。

图12的像素阵列基板100h与图2的像素阵列基板100类似，两者的差异在于：在图12的实施例中，位于周边区110b的周边走线130与位于主动区110a的共用电极124也可以是彼此电性独立，且具有不同的信号。

此外，须说明的是，前述的每一像素阵列基板100、100a～100h均同时包括第一图案140及第二图案150。然而，本发明不限于此，根据其它实施例，前述的每一像素阵列基板100、100a～100h也可省略第二图案150，第二图案150的对位标记的功能，也可利用第一图案140实现。