电光器件的制作方法

专利名称：电光器件的制作方法
技术领域：
本发明涉及一种诸如液晶显示器件的电光器件，特别涉及一种有源矩阵的显示器件。
近来，驱动液晶显示器的有源矩阵已经得到了深入的研究和实际的使用。在常规的有源矩阵电路中，在液晶的像素电极和计数电极之间形成了一个电容器，流入和流出该电容器的电荷由薄膜晶体管(TFT)进行控制。为了得到稳定的显示，要求加在该电容器的这两个电极之间的电压保持恒定，但有些因素使这种要求难以达到。
最主要的因素是来源于电容器的电荷泄漏，即使TFE处于截止状态也有这种电荷泄漏。另一个因素是在电容器内部也要发生电荷泄漏，但一般而言来源于TFT的泄漏电荷约为电容器内部的泄漏电荷的10倍。当泄漏严重时，图像的亮度就要随和帧频相同的频率变化，称这种现象为“闪烁”。还有一个因素是电压扰动(△V)，这种电压扰动是由于在TFT选通信号和像素电压之间存在的分布电容引起的电容耦合而产生的。
为了解决这些问题，使用了一个与像素电容器并联的辅助电容器(或附加电容器)。在

图1(A)电路图中说明了这种情况。设置一个电压控制装置以便控制辅助电容器100的一个电极上的电压，使其基本上等于计数电极的电压，从而即可得到图1(A)这一等效电路。因而，这一辅助电容器即增加了像素电容器放电的时间常数。
△V由下式表示△V＝C′VG/(CLC+C′+C)其中VG、CLC、C和C′分别表示选通脉冲(信号电压)、像素电容、辅加电容、和选通电极与像素电极之间的分布电容。如果C大于C′或CLC，则可减少△V。按常规方式，可使用由CVD方法形成的氧化硅或氮化硅薄膜作为辅助电容器的电介质材料。
但在由CVD方法制成的薄膜中，如果薄膜的基底层是粗糙的，该基底层上的粗糙性(不均匀性)有增大的趋势，并且不均匀性的这种增大使诸如微孔之类的缺陷数目增多。特别是为了提高显示器件的孔隙率，难以给大面积显示区域设置如上所述的辅助电容。因此要求减少电介质材料的厚度或利用高介电常数的材料。但氧化硅的介电常数小(约为4)。另一方面，氮化硅的介电常数大(约为9)，但氮化硅的薄膜质量不佳。
本发明的一个目的是提供一种均匀的薄膜，即使通过改进介电材料的薄膜质量使薄膜很薄，这种薄膜的击穿电压也是很高的，另一个目的是用高介电常数的薄膜作为辅助电容的电介质材料。
为达到上述目的，按照本发明，用可阳极氧化的材料(如铝、钛、钽、等)构成选通接线或与其等效的接线，并且使接线阳极氧化以获得氧化膜，并将其用作辅助电容的介电材料。因此，通过阳极氧化构成的薄膜与用气相反应法(如CVD方法等)构成的薄膜、以及与用物理方法(如溅射方法)构成的薄膜的不同点在于，薄膜紧紧地粘结到一个粗糙的基底层上。因此，这种薄膜的均匀性、密度、以及击穿电压都很高。
通过让铝、钛、钽、等阳极氧化制得的氧化物材料的介电常数很大。例如，氧化铝的介电常数约为9，氧化钽的介电常数约为50，氧化钛的介电常数超过80。当然，当大介电常数的这些材料覆盖了接线时，由位于上、下两侧的接线之间产生的静态电容会引起信号延迟或信号衰减，但通过在接线之间放置适当厚度的内层绝缘体，就可明显缓解这一问题。倒如，在上述材料上形成一个厚度为600nm的内层绝缘体，其介电常数为4，然后形成上部接线，从而给出厚度为200nm、介电常数为100的材料。即使在这种情况下，也能将电容减少到不使用内层绝缘体情况下的电容的1%左右。这一数值仅比只提供厚度为800nm、介电常数为4的内层绝缘体材料得到的数值大30%。
一种按照本发明的有源矩阵电光显示器件包括一个基片;
一个设在所说基片上的接线;
一个设置在所说接线上、并且由所说接线的材料的氧化物形成的阳极氧化薄膜;以及一个设置在所说基片上并且与所说阳极氧化薄膜接触的像素电极。
该电光器件进一步还包括设有一个计数电极的另一个基片以及设置在两个基片之间的一个电光调制层。可以给接线加上电位。例如，可为电光器件提供控制接线的电位使其基本上等于计数电极电位的装置。另外，该接线还可用作有源矩阵的晶体管的选通接线。在这种情况下，选通接线与设在该基片上(不是另外一个基片上)的一个晶体管的选通电极相连，并且像素电极设置在阳极氧化薄膜上并且与设在该基片上(但不是另一个基片上)的另一个晶体管的源极和漏极中的一个极相连。在这种情况下，像素电极可进而与所说的这一个晶体管的源极和漏极中的一个极相连。
按照本发明的另一方面的一种电光器件包括一个基片;
一个设在所说基片上的一个晶体管的选通电极;
一个设在所说选通电极上并且由所说选通电极的材料的氧化物形成的阻极氧化薄膜;
一个设在所说基片上的接线;
另一个设在所说接线上并且由所说接线的材料的氧化物形成的阳极氧化薄膜;
一个设在所说另一个阳极氧化薄膜上并且与所说晶体管的源极和漏极中的一个极相连的像素电极;
一个设在另一个基片上的计数电极;
一个设在两个基片之间的电光调制层;以及用于控制所说接线的电位使其基本上等于所说计数电极电位的装置。
晶体管可以包括一个沟道区和至少一个补偿区，补偿区设在沟道区和至少源极和漏极中的一个极之间。
按照本发明的另一方面的一种电光器件包括一个基片;
一个设在所说基片上并且用作为一对电容器电极中的一个电极的接线;
一个设在所说接线上、且包括组成所说接线的材料的氧化物、并且用作为所说电容器的电介质的阳极氧化薄膜;以及一个设在所说阳极氧化薄膜上并且用作为一个像素电极和所说电极对中的另一电极的透明导电薄膜。
该电光器件可进一步包括一个晶体管，该晶体管设在该基片上，并且在该晶体管的源极和漏极中的一个极处与透明导电薄膜相连。该接线可用作为设置在该基片上的另一个晶体管的选通接线。
为了得到辅助电容器，一种方法是使用另一根选通接线作为它的电极，还有一种方法是使用辅助电容器的专用接线作为它的电极，这两种方法都是已知的。对于这两种方法，都可应用本发明。
特别是在后一种情况下，可使制成的阳极氧化薄膜的厚度适宜于辅助电容器。在前一种情况下，除非使用特殊的方法，否则覆盖选通接线的阳极氧化薄膜的厚度变得和辅助电容器电介质材料的厚度相同。
例如，按日本专利申请平4-30220和平4-38637(它们是本发明的发明人的发明)所述，在补偿区设在TFT的沟道区的情况下，必须将阳极氧化薄膜的厚度制成符合TFT需要的适当数值(用于驱动器或矩阵，NMOS或PMOS)。当然，电介质材料的厚度和辅助电容器一样有其最适当的数值。因此要求电介质材料要有足够大的击穿电压并且要求很薄(20-200nm)。另一方面，在使用阳极氧化薄膜来形成TFT的补偿区的情况下，一般要求电介质材料比较厚(150-400nm)。因此，这些要求之间不必彼此一致。
因此最理想的情况是，为辅助电容器形成一个专用的接线，在最佳的时间内给该接线通以电流，从而即可形成具有最合适厚度的阳极氧化薄膜，而和选通接线无关。但不能说设置了辅助电容的专用接线会使孔隙率降低。因此，被认为最佳的方法应当由所期望得到的显示器件的特性、成本、或应用场合确定。
另外，例如通过形成铝的选通电极和选通接线以及钛的辅助电容器接线，则只能提高辅助电容。在这种情况下，虽然辅助电容器接线的宽度很窄，但因为氧化钛的介电常数大，所以电容足够大，因此这就改进了孔隙率。再有，例如在辅助电容接线和数据线交叉处减少辅助电容接线的宽度，也可以减少辅助电容接线和数据线之间的分布电容。
图1表示具有辅助电容的各种有源矩阵电路。除了这些有源矩阵电路外，还有其它的一些有源矩阵电路，它们都公开在日本专利申请平3-169306、平3-169307、平3-169308、以及平3-169309中，这些申请都是由本申请的发明人发明的。
在图1(B)中，辅助电容器的专用接线Xn′与选通接线Xn平行。另一方面在图1(C)中，将第n+1条线的选通接线设计成还用作第n条像素线的辅助电容器。
在图1(D)中，用CMOS传输门作为一个有源元件(日本公开的专利申请平2-178632)，在这种类型的电路中，由于△V由下式表示△V＝(C1-C2)VG/(C1+C2+CLC)(其中的C1和C2中的每一个都包括一个不期望有的每个TFT的分布电容和像素电容)，因此如果让C1和C2彼此相等，即可使△V为零。
在图1(E)中，也用CMOS传输门作为一个有源元件。在这种情况下，与图1(D)不同，既使用了NMOS的选通接线，又使用了PMOS的选通接线。在这种类型的电路中，△V与图1(D)中的△V相同。
图1是本发明的有源矩阵电路图;
图2表示本发明的有源矩阵电路的一个电路布局;
图3表示本发明的有源矩阵电路的一个电路布局;以及图4表示本发明电路的制造方法的一个实例。
下面参照附图描述按照本发明的优选实施例。图2(A)是具有按该实施例制作的辅助电容的一个电路的顶视图。在该图中，Xn代表选通接线，Xn′代表辅助电容的专用接线。Ym代表数据线。CLC代表像素电容，C代表在Xn和CLC的重叠部分产生的辅助电容。
图4表示该实施例的制造方法。图4(A-1)、(B-1)、(C-1)、和(D-1)是剖面图，而图4(A-2)、(B-2)、(C-2)、和(D-2)是顶视图。下面不去描述每一过程的细节，因为它们在日本专利申请平4-30220、平4-38637和平3-273377中已有叙述。
第一步，在基片1上形成用作为基底层的氧化硅薄膜2。多层氧化硅和氮化硅也可用于此项目的。然后，形成一个岛状的半导体区3、绝缘体薄膜(氧化硅)4，然后形成铝的选通接线5和辅助电容接线6(如图4(A-1)和(A-2)所示)。
下一步，通过阳极氧化处理方法在选通接线5和辅助电容接线6的周围形成氧化铝涂敷薄膜7和8。通过独立地控制加到选通接线5和辅助电容接线6上的相对应的电流来形成阳极氧化薄膜，使选通接线5的厚度为350nm，而辅助电容接线6的厚度为150nm。另一方面，还可通过两个步骤的阳极氧化处理来控制该氧化薄膜的厚度，如日本专利申请平4-30220或平4-38637所述。接着，进行掺杂以形成掺杂区(源极/漏极)9(如图4(B-1)和(B-2)所示)。
随后，形成一个150nm厚度的氧化硅内层绝缘体。将除数据线下方那部分外的所有部分上的氧化硅10除掉(如图4(C-1)和(C-2)所示)。
在数据线和选通接线或辅助电容器接线彼此交叉的区域产生一个电容，该电容使选通信号或数据延迟。为了减少这一电容，有效的办法是形成厚的内层绝缘体，但在其它区域内层绝缘体却不是非常必要的。特别是在既使除掉一个用作选通绝缘体薄膜的氧化硅薄膜的情况下(像该实施例那样)，就不需再有常规器件中的接触孔，因此可显著减少接触失效。
按此方法，在氧化硅区域10需要一个掩模，但在其它区域掩模却不是非常必要的。这是因为作为阳极氧化薄膜形成的氧化铝具有很大的强度，例如在使用缓冲的氢氟酸进行蚀刻处理过程中，氧化铝的蚀刻速度比氧化硅慢得多。
因此，对位于选通电极区域的氧化硅薄膜的蚀刻可按自动调整的方式进行。按常规，要求有一个微小的掩模调整以便形成TFT的接触孔。但在本实施例中不需要这种调整。当然，还要除掉在辅助接线上形成的氧化硅并露出阳极氧化薄膜。
最后一步，用铝或铬作为上部接线来形成数据接线11。氧化硅内层绝缘体保持在氧化铝涂敷薄膜(阳极氧化薄膜)之上，在数据线11之下。该上部接线与下部接线6交叉，在两个接线之间有阳极氧化薄膜8和内层绝缘体。如图4(D-1)所示，上部接线与源极或漏极9相连。通过ITO形成像素电极12。这时，通过沉积像素电极和辅助电容器的专用接线使它们彼此重叠，可以制作辅助电容器13(如图4(D-1)和(D-2)所示)。当然，也可以在TFT的像素电极一侧形成铝(或铬)电极和接线，并可在其上形成ITO像素电极。通过和实施例1相同的方法制造图2(B)所示的具有辅助电路的矩阵电路。在本实施例中与实施例1的不同点在于，选通接线也是作为上部线(行)的像素电容器的一个电极而工作的。在本实施例中，将选通接线(它也是辅助电容器的一条接线)上的阳极氧化薄膜的厚度定为200mm。
特别是像在本实施例这种情况下，该如图2(B)所示的TFT的另一种布局对于节省接线之间的距离、以及改善孔隙率都是有效的。因此，在本实施例中，同一列中相邻的TFT的排列方式是，当上部的TFT位于数据线右侧时，下部的TFT要位于数据线的左侧。通过和实施例1相同的方法制作如图2(C)所示的具有辅助电路的矩阵电路。这个电路和图1(D)所示电路相同。即，制成的像素电极CLC覆盖NMOS选通接线Xn和PMOS选通接线Xn′，以便驱动CMOS的传输门，并且形成了辅助电容C1和C2。
在这样一种电路中，由上述的△V表达式显然可见，因为若C1和C2彼此不相等就要产生△V并且像素电位要经受强烈的波动，因此必须特别注意选通接线的宽度和像素电极的电容。使用和实施例1相同的方法制作如图3(A)所示的具有辅助电路的矩阵电路。这个电路与图1(E)所示电路相同。形成的像素电极LC要覆盖第n条线的选通接线Xn和第n+1条线的选通接线Xn+1，以便驱动CMOS的传输门，并且形成了辅助电容器C1和C2。
在这样一个电路中，由上述的△V表达式明显可见，因为若C1和C2彼此不相等会产生△V并且像素电位会有强烈的波动，因此必须特别注意选通接线的宽度和像素电极的电容。
在像本实施例的这种情况下，这种传输门电路的另一种布局对于节省接线之间的距离、以及因此改善孔隙率是有效的，如图3(A)所示。因此，在本实施例中，在相同线上的相邻传输门电路的排列方式是当上部的传输电路位于数据线右侧时，下部的传输电路要位于数据线的左侧。通过和实施例1相同的方法制造如图3(B)所示的具有辅助电路的矩阵电路。除辅助电容器外，该电路与图1(E)所示电路相同，形成的像素电极CLC覆盖了和相关像素无关的选通接线，并且形成了辅助电容器C。
因此，注意第m列，NMOS设在第n行，PMOS设在第n+2行，从而形成了传输门电路，并且在第n+1行上的选通接线Xn+1的阳极氧化薄膜上形成像素电极，从而形成辅助电容C。
在这样的电路中，和实施例3和4不同的是，如果每个TFT分布电容极小，每个TFT的辅助电容将不会像分布电容器那样起作用，所以从上述表达式可明显看出，可以将其视作基本上为零。
在本实施例中，传输门电路的这个另一种布局对于节省接线间的距离以及因此改善孔隙率(如图3(B)所示)是有效的。
按本发明如上所述形成了一个稳定像素电压的高可靠性辅助电容器。在本实施例中，有代表性地描述了平面型TFT，但对于在现有的非晶硅TFT中经常使用的反向交错型TFT，也能得到相同的效果。
权利要求
1.一种有源矩阵电光器件，包括一个基片；一个设在所说基片上的接线；一个设在所说接线上、并由所说接线的材料的氧化物形成的阳极氧化薄膜；以及一个设在所说基片上并与所说阳极氧化薄膜接触的像素电极。
2.如权利要求1所述的器件，其中所说的接线是作为所说有源矩阵的一个晶体管的一个接线起作用的。
3.如权利要求1所述的器件，进一步还包括设有计数电极的另一基片;设在两个基片之间的一个电光调制电极;以及用于控制所说接线的电位使其基本上等于所说计数电极电位的装置。
4.如权利要求3所述的器件，其中所说阳极氧化薄膜的厚度为20-200nm。
5.如权利要求1所述的器件，其中所说接线包括从铝、钛和钽这组材料中选择出来的一种材料。
6.一种电光器件，包括一个基片;一个设在所说基片上的晶体管选通电极;一个设在所说选通电极上并且由所说选通电极的材料的氧化物形成的阳极氧化薄膜;一个设在所说基片上的接线;另一个设在所说接线上并且由所说接线的材料的氧化物形成的阳极氧化薄膜;一个设在所说另一个阳极氧化薄膜上并且与所说晶体管的源极和漏极中的一个极相连的像素电极;一个设在另一个基片上的计数电极;一个设在两个基片之间的电光调制层;以及用于控制所说接线的电位使其基本上等于所说计数电极电位的装置。
7.如权利要求6所述的器件，其中所说晶体管包括一个沟道区和至少一个补偿区，该补偿区设在所说沟道区和所说源极、漏极中的至少一个极之间。
8.如权利要求7所述的器件，其中所说选通电极包括铝，并且所说接线包括钛。
9.如权利要求6所述的器件，其中所说另一个阳极氧化薄膜的厚度为20-200nm。
10.如权利要求6所述的器件，进一步还包括一个设在所说另一个阳极氧化薄膜上并以所说接线作为下部接线的内层绝缘体;以及一个与所说下部接线交叉的上部接线，在它们之间设有所说另一个阳极氧化薄膜和所说内层绝缘体。
11.如权利要求10所述的器件，其中所说上部接线与所说晶体管的源极和漏极中的另一个极相连。
12.一种电光器件，包括一个基片;一个设在所说基片上并且与设在所说基片上的一个晶体管的一个选通电极相连的选通接线;一个设在所说选通接线上并由所说选通接线的材料的氧化物形成的阳极氧化薄膜;以及一个设在所说阳极氧化薄膜上并且与设在所说基片上的另一个晶体管的源极和漏极中的一个极相连的像素电极。
13.如权利要求12所述的器件，其中所说的像素电极与所说的一个晶体管的源极和漏极中的一个极相连接。
14.一种电光器件，包括一个基片;一个设在所说基片上并且起一个电容器的一对电极中的一个电极作用的接线;一个设在所说接线上、并由所说接线的材料的氧化物形成的并且起所说电容的电介质作用的阳极氧化薄膜;以及一个设在所说阳极氧化薄膜上并且起像素电极和所说电极对中的另一个电极作用的透明导电薄膜。
15.如权利要求14所述的器件，进一步还包括一个晶体管，该晶体管设在所说基片上并且在所说晶体管的源极和漏极中的一个极处与所说透明导电薄膜相连。
16.如权利要求15所述的器件，其中所说的接线起设在所说基片上的另一个晶体管的选通接线的作用。
17.如权利要求14所述的器件，进一步还包括设有计数电极的另一个基片;设在两个基片之间的一个电光调制层;以及用于控制所说接线的电位使其基本上等于所说计数电极电位的装置。
18.如权利要求17所述的器件，其中所说阳极氧化薄膜的厚度为20-200nm。
全文摘要
在诸如有源矩阵液晶显示器之类的电光器件中，用铝选通接线或与其等效的接线作辅助电容的一个电极，用像素电极作另一个电极，用通过对选通接线或与其等效的接线进行阳极氧化处理得到的高电介质常数的氧化薄膜作为该电容器的电介质材料，由此即得到了高击穿电压和大电容值的辅助电容(附加电容)，用于稳定像素电极的电位。
文档编号G02F1/1343GK1078311SQ93105190
公开日1993年11月10日 申请日期1993年4月1日 优先权日1992年4月1日
发明者山崎舜平 申请人:株式会社半导体能源研究所