以是特别地沉积于下述上的金属层或绝缘层或 半导体层：
[0019] -沉积在多孔性中间层上；
[0020]-或沉积在单晶硅层上，单晶硅层自身沉积在多孔性中间层上。
[0021] 实际上，特别是在硅上制造电子电路的过程中，保持结构由在其前侧上覆盖有多 孔性层的第一基底形成；然后第二基底被抵靠着第一基底的前侧粘合（用或不用粘接剂材 料）。第二基底优选地是用表面绝缘层（优选地氧化硅）涂覆的单晶硅基底，该表面绝缘层 被应用于第一基底的前侧。第二基底被减薄（通过机加工或通过热和/或机械破坏穿过例 如通过注入获得的易碎的浸没地带）以保留仅仅一个厚度小于100纳米的单晶硅层。本层 将形成待处理层或将被待处理层直接或间接覆盖。
[0022] 低密度多孔性层的厚度优选地至少等于用于所讨论的曝光束的能量的层材料中 的电子的平均自由行程。对于约IOOkeV的能量来说，平均自由行程在硅或碳中是几十微 米，并且多孔性层的厚度优选至少20微米，优选至少50微米并且特别地在50和100微米 之间，对于这两种材料来说。
[0023] 多孔性中间层可由复合材料而不是基本材料制成，假定此复合材料的平均原子质 量满足上面指出的标准。氧化铝Al 2O3可被设想。碳化锂也具有特别小的平均原子质量。 然而，优选的材料仍是多孔性硅和纳米管形式的多孔性碳，因为当前它们的工业处理很容 易想象。这里，在由多个原子构成分子的情况下，原子质量或平均原子质量被定义为分子的 各原子的原子质量的和除以分子中原子的数量。
[0024] 不同于用于保持待处理层的结构，本发明还涉及电子光刻工艺，其包括形成保持 结构，该保持结构包括用多孔性材料层覆盖的基底，所述材料的密度低于其它方面相同但 为非多孔性材料的密度的一半，并且具有小于20的原子质量，在多孔性层上沉积将被选择 性处理成高分辨率图案的材料层，沉积对电子束敏感的材料层，以及将该敏感材料层曝光 至高能电子束，以在所述敏感材料层中定义所述图案，然后通过注入和/或蚀刻对所述将 被选择性处理的材料层进行处理操作。
【附图说明】
[0025] 本发明的其它特征和优势在阅读了参考附图给出的下述详细描述之后将变得显 然，其中：
[0026] -图1示意性示出了由将被刻在感光层中的线的阵列构成的密集图案；
[0027] -图2示出了表示在阵列的曝光过程中通过电子沉积的能量分布的曲线；
[0028] -图3示出了在实际刻在感光层上的图案中产生的效果；
[0029] -图4示出了在简单情况下根据本发明的保持结构，带有多孔性硅的中间层； [0030]-图5示出了在简单情况下根据本发明的保持结构，带有碳纳米管的中间层；
[0031] -图6示出了使用单晶硅的薄层制造电子电路情况中的保持结构；
[0032] -图7示出了与多孔性碳类似的结构；以及
[0033] -图8示出了，作为至电子束的撞击点的距离的函数，向后散射的电子围绕着该撞 击点的能量分布。
【具体实施方式】
[0034] 图1示出了由线构成的规则的密集图案，其预期刻在被沉积在基底上的对电子敏 感的层或电敏层中。通过例子，此图案包括通过5纳米的间隔隔开的5纳米宽度的线。
[0035] 用于曝光感光层的电子束具有小于5纳米的直径，并且为此目的，它具有非常高 的能量，优选地30至IOOkeV或更高；由于此高能量，电子在支撑感光层的基底中被向后散 射，这些电子可以曝光在束撞击区域外面的感光层，或者将被曝光的线之间的感光层或者 与束撞击位置相邻的线上的感光层。由于电子朝向这些线之间的间隔向后散射，产生了不 应被曝光的感光层被局部曝光的危险。由于电子朝向相邻的线向后散射，产生了在该表面 被束扫描的过程中接收（提前已经接收或者随后将接收）高能电子束故意撞击的相邻的线 过度曝光的危险。
[0036] 图2以任意单位示意性示出了，在考虑了由向后散射的电子产生的能量的配置 中，被与阵列的各条线中的每一条线齐平的感光层接收的能量。阵列中心处的线比位于阵 列边缘处的线接收更多的能量（对于给定的直束能量来说）。同样，密集阵列中的线比不太 密集阵列中的线接收更多的能量。
[0037] 如果感光层的行为被简化，那么感光层可被认为在高于被接收能量临界值时曝光 并且在低于此临界值时不曝光。在图2的曲线中，此临界值通过水平线Th表示。因为每条 线的能量分布是高斯形状分布，所以可以看到真正被曝光的地带的宽度取决于被接收的总 能量，并且因此此宽度根据被曝光的线是被制成密集图案的区域（具有向后散射的电子的 影响）还是被制成不太密集图案的区域（没有向后散射的电子的影响）而不同。向后散射 的电子的影响可延伸几十微米，这意味着对于间距10纳米的线来说，此影响可能延伸到几 百条相邻的线上，从而给定的线接收被几百条其它的线的曝光而向后散射电子。这样，即使 每次被接收的电子的量较低，总量也很大。
[0038] 如图3中所示，这导致实际被曝光的线的图案呈现出不一致的线宽度，此不一致 尤其与被刻图案的密度有关。密集阵列中心处的线比阵列边缘上的线或比与不太密集阵列 的一部分相隔离的线或形成不太密集阵列的一部分的线接收更高计量的电子。
[0039] 这些影响可以利用给出了电子束每次移动经过材料层的基本距离（dS)的能量损 失（-dE)的方程比如Bethe方程来建模；此能量损失在各方法中都得到反映，比如二次电子 的发射，轫致辐射（也称为"轫致辐射"发射）和等离振子激发：
[0040]
【主权项】
1. 一种保持结构，用于保持将被选择性处理成高分辨率图案的材料层，所述结构还意 于接收用于定义所述图案的电敏掩层（26)，其特征在于，所述保持结构包括基底（10)的叠 加，以及由多孔性材料制成的中间层（22)的叠加，所述多孔性材料的密度最多是其它方面 相同但为非多孔性材料的密度的二分之一，该材料具有小于32的小原子质量。
2. 根据权利要求1所述的保持结构，其特征在于，所述材料的原子质量小于20。
3. 根据权利要求2所述的保持结构，其特征在于，所述密度被包含在所述非多孔性材 料的密度的0. 1和0. 5倍之间。
4. 根据权利要求1至3中任一所述的保持结构，其特征在于，所述多孔性层由多孔性硅 或由碳纳米管制成。
5. 根据权利要求4所述的保持结构，其特征在于，所述中间层的厚度为至少50微米。
6. 根据权利要求1至5中任一所述的保持结构，其特征在于，将被处理的材料层是单晶 硅层，并且所述保持结构包括多孔性中间层上的绝缘层，所述单晶硅层被形成在所述绝缘 层上。
7. 根据权利要求1至5中任一所述的保持结构，其特征在于，将被处理的材料层是沉积 在单晶硅层上的导电材料层，绝缘材料层或半导体材料层，并且所述保持结构包括多孔性 中间层上的绝缘层，所述单晶硅层被形成在所述绝缘层上。
8. 根据权利要求6和7中任一所述的保持结构，其特征在于，所述保持结构通过第一基 底和抵靠着所述第一基底粘合的第二基底形成，在第一基底的前侧上覆盖有多孔性层，所 述第二基底由被涂覆有绝缘层的单晶硅制成并且被减薄至小于或等于100纳米的厚度。
9. 一种电子光刻工艺，包括形成保持结构，所述保持结构包括被覆盖有多孔性层的基 底，所述多孔性层的材料的密度低于其它方面相同但为非多孔性材料的密度的一半并且具 有小于20的原子序数，在所述多孔性层上沉积将被选择性处理成高分辨率图案的材料层， 沉积对电子束敏感的材料层，以及将该敏感材料层曝光至高能电子束，以在所述敏感材料 层上定义所述图案，然后通过注入和/或蚀刻对所述将被选择性处理的材料层进行处理操 作。
10. 根据权利要求9所述的电子光刻工艺，其特征在于，所述多孔性层的材料是硅或碳 纳米管。
【专利摘要】本发明涉及非常高能量(50keV或更高)的电子束光刻技术。根据本发明，将通过光刻技术制成图案的层通过保持结构支撑，所述保持结构包括基底10(例如由硅制成)和由多孔性材料制成的中间层22，该多孔性材料的密度低于其它方面相同但为非多孔性材料的密度，此材料、尤其是硅或碳纳米管具有小原子序数，小于32并且优选小于20。此结构减小了向后散射的电子对高分辨率光刻图案的影响。
【IPC分类】G03F7-20, G03F7-11, G03F7-09
【公开号】CN104520769
【申请号】CN201380041829
【发明人】J-L·安贝尔, C·康斯坦恰斯
【申请人】原子能和辅助替代能源委员会
【公开日】2015年4月15日
【申请日】2013年8月2日
【公告号】EP2883110A1, WO2014023665A1