一种亚微米光栅的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，具体涉及一种亚微米光栅的制作方法。
【背景技术】
[0002]在平面光栅或者频率选择表面的制作工艺中，需通过光刻进行图形转移。每次光刻都需一块具有相应几何图形的光刻掩膜，即光刻版-Mask。掩膜是光刻工艺的基准，光栅的尺寸决定了光刻掩膜的尺寸。
[0003]由于光学曝光技术已接近极限，如:i线光源(365nm)可用于制作约0.35um的线条；准分子激光光源(248nm/193nm)可用于制作约0.25um/0.18um尺寸的线条。因此，利用传统的光学曝光技术和光刻掩膜相结合的方法很难实现0.1um的精细图形制作。目前常采用电子束曝光技术来实现这一目的。
[0004]电子束直写曝光技术无需普通光学光刻所需的光刻版，其直接从电脑中读取设计的版图，之后按照版图中设计的图形，通过电子束轰击电子束胶，将图形转移到样品上。电子束直写可以实现几纳米到0.1微米的微细线条的制作，通过电脑直接控制而具有极高的套刻对准精度；但在光栅的制作中，有很大一部分光栅的线条尺寸比较大，如全部采用电子束光刻实现，则需要耗费大量的计时。
[0005]对于同一个图形内部，既有尺寸比较大的线条，又有尺寸小于0.1um的线条的情况下，一般米用光学曝光和电子束曝光混合曝光的方法来实现，如专利CN1392593A中记载的“接触式曝光与电子束直写技术相结合的混合曝光方法”。
[0006]现有方法一般为光学光刻和电子束光刻分开制作，前后两次光刻通过套刻方法使得图形连在一起，最终完成整个图形的制作，其具体工艺步骤如下:
[0007]1、涂普通光刻胶，坚膜；
[0008]2、采用掩膜版对大线条图形进行光学曝光、显影，并进行相应的后续工艺；
[0009]3、凃电子束光刻胶，坚膜；
[0010]4、采用电子束曝光，通过套刻标记将小线条图形套刻到大线条内部，显影，并进行相应的后续工艺。
[0011]其中1、2两步在某些情况下可以与3、4两步进行对调，即顺序为3、4、1、2。通过上述方法，大图形的线条的精度会大于0.lum，并且前后两次后续工艺的拼接存在痕迹。例如，当后续工艺为镀膜时，由于大线条已经先行成膜，当采用电子束光刻套刻后，再进行小线条的镀膜时，小线条和大线条拼接处存在一个接触面，该接触面的存在会影响图形的光学和电学等性能。
【发明内容】
[0012]本发明要解决的技术问题在于简化现有的工艺步骤，提高光栅线条精度。
[0013]本发明的技术方案包括一种亚微米光栅的制作方法，包括如下步骤，
[0014]S1、涂光刻胶、坚膜；S2、利用掩膜版对线条的中心部分进行光学曝光；S3、采用电子束曝光，通过套刻标记将线条边缘细节套刻到所述线条的中心部分；S4、显影，及后处理工艺；S5、去胶，完成光栅制作；
[0015]或者，S1、涂光刻胶、坚膜；S2、采用电子束曝光，对线条边缘细节进行曝光；S3、利用掩膜版对线条的中心部分进行光学曝光；S4、显影，及后处理工艺；S5、去胶，完成光栅制作。
[0016]优选地,所述光刻胶为对光学波长和电子束均敏感的光刻胶。
[0017]优选地，所述光学曝光采用接近式光刻机、接触式光刻机或者投影式光刻机。
[0018]优选地，所述电子束曝光的线条边缘细节的尺寸为100nm-200nm。
[0019]优选地，所述后处理工艺为镀膜或者刻蚀。
[0020]本发明的另一技术方案包括一种亚微米光栅的制作方法，其包括如下步骤，
[0021]S1、涂光刻胶、坚膜；S2、利用掩膜版对大线条图形进行光学曝光；S3、采用电子束曝光，通过套刻标记将小线条图形套刻到所述大线条图形内部；S4、显影，及后处理工艺；S5、去胶，完成光栅制作；
[0022]或者，S1、涂光刻胶、坚膜；S2、采用电子束曝光，对小线条图形进行曝光；S3、利用掩膜版对大线条图形进行光学曝光；S4、显影，及后处理工艺；S5、去胶，完成光栅制作。
[0023]优选地，所述光刻胶为对光学波长和电子束均敏感的光刻胶。
[0024]优选地，所述光学曝光采用接近式光刻机、接触式光刻机或者投影式光刻机。
[0025]优选地，所述后处理工艺为镀膜或者刻蚀。
[0026]本发明的有益效果包括:通过一次涂胶、两次曝光、一次显影工艺制作光栅，制作工艺简化，节约时间及成本；同时，由于工艺步骤简化，避免多次工艺拼接造成的变形，保证了光栅线条的精度，提高器件或图形的性能。
【附图说明】
[0027]图1为本发明实施例中的二维的台阶光栅中的目标亚微米光栅结构图。
[0028]图2为本发明实施例1、2中的掩膜版结构图。
[0029]图3为本发明实施例1、2中的电子束曝光图形。
[0030]图4为本发明实施例3、4中的掩膜版结构图。
[0031]图5为本发明实施例3、4中的电子束曝光图形。
[0032]图6为本发明实施例5中的涂光刻胶示意图。
[0033]图7为本发明实施例5中的电子束曝光示意图。
[0034]图8为本发明实施例5中的光学曝光示意图。
[0035]图9为本发明实施例5中的显影处理工艺示意图。
[0036]图10为本发明实施例5中的镀膜处理工艺示意图。
[0037]图11为本发明实施例5中的剥离工艺示意图。
[0038]图12为本发明实施例5中的刻蚀处理工艺示意图。
[0039]图13为本发明实施例5中的去胶工艺示意图。
【具体实施方式】
[0040]下面结合附图和具体实施例对本发明作进一步详细说明。
[0041]本发明提供一种亚微米光栅的制作方法，用于制作对线条精度要求比较高的光栅，也可用于制作同时含有粗线条和细线条的光栅，包括如下步骤，
[0042]S1、涂光刻胶、坚膜；
[0043]S2、利用掩膜版对线条的中心部分进行光学曝光；
[0044]S3、采用电子束曝光，通过套刻标记将线条边缘细节套刻到所述线条的中心部分；
[0045]S4、显影,及后处理工艺；
[0046]S5、去胶，完成光栅制作；
[0047]或者，S2、采用电子束曝光，对线条边缘细节进行曝光；
[0048]S3、利用掩膜版对线条的中心部分进行光学曝光；
[0049]或者，S2、利用掩膜版对大线条图形进行光学曝光；
[0050]S3、采用电子束曝光，通过套刻标记将小线条图形套刻到所述大线条图形内部；
[0051]或者，S2、采用电子束曝光，对小线条图形进行曝光；
[0052]S3、利用掩膜版对大线条图形进行光学曝光。
[0053]本发明通过一次涂胶、两次曝光、一次显影工艺制作光栅，制作工艺简化，节约时间及成本；同时，由于工艺步骤简化，避免多次工艺拼接造成的变形，保证了光栅线条的精度，提高器件或图形的性能。
[0054]进一步地，光刻胶为对光学波长和电子束均敏感的光刻胶。如I线光刻胶、PMMA,HSQ 和 ZEP。
[0055]以在基底材料上刻蚀二维光栅图形为例来说明，如图1所示。该图形为二维的台阶光栅中的一个单元，其具体尺寸如下:A=lum，B=Ium, C=200nm，其中对A/B/C尺寸的正负偏差不能超过50nm，在现有技术中，如直接采用光学曝光转移其中Ium的图形，则图形的精度无法满足要求，如下采用本发明实施例1、实施例2制作。
[0056]实施例1
[0057]S1、涂PMMA光刻胶、坚膜；
[0058]S2、如图2所示，利用掩膜版对线条的中心部分采用投影式光刻机进行光学曝光；
[0059]S3、采用电子束曝光，通过套刻标记将线条边缘细节套刻到所述线条的中