一种数字音频信号的时序再生整形装置的制作方法

本发明涉及hifi级别高保真的数字音频解码技术领域，具体涉及一种数字音频信号的时序再生整形装置。

背景技术：

在hifi(全称high-fidelity)级别高保真数字音频解码技术研究领域中，对于数字音频解码器中的数字音频信号在传输解调过程中的时钟及时序同步精度有着极高的要求，这是保证数字音频精确解码准确重放高保真还原的先决条件。在传输解调过程中，任何一个瑕疵都会严重影响音频信号的准确解码及还原，比如信号源本身(在当今时代涉及或可作为数字音频信号源的设备非常之多，比如智能手机，个人电脑，平板电脑等)及传输过程中引入的干扰所导致的时钟抖动问题，时序混乱甚至时序失步问题，传统的数字音频重放基本都依靠已有的专用芯片的物理特性来保证信号的完整性，比如，数字音频传输的传统方法基本都是采用把i2s数据流信号调制成spdif音频信号进行传输，再由spdif解调芯片重新解调出标准的i2s数字音频数据流，经过二次编解码及spdif传输过程中所引入的时序抖动及损耗是极大的，严格地说已脱离了hifi级高保真音频解码器对信号品质的严格要求。

在实际应用过程中，da芯片对信号源的完整性及稳定性要求非常之高，而所需的数字音频信号的时序精度越高，还原性就越高。当采用专用数字音频信号处理器件时会遇到一些问题，一是使用成本过高，二是电路的通用性非常低，致使其总体上缺乏性价比，甚至对数字音频信号的还原度不及本申请的技术方案，更不便于通用化应用。

技术实现要素：

本发明主要解决的技术问题是如何提升数字音频信号的时序精度以确保数字音频信号传输过程中的完整性和稳定性。为解决上述技术问题，本申请提供一种数字音频信号的时序再生整形装置，包括：

接收单元，用于获取数字音频信号，所述数字音频信号包括第一时钟信号和data信号；

主控单元，与所述接收单元连接，用于根据所述第一时钟信号的频率特征确定一mclk信号的响应频率；

锁相单元，与所述接收单元和所述主控单元连接，用于在所述主控单元确定所述mclk信号的响应频率时锁定一振荡器以按照所述响应频率输出所述mclk信号；

时序再生单元，与所述锁相单元和所述主控单元连接，用于在所述主控单元确定所述锁相单元输出所述mclk信号时，对所述mclk信号进行多次分频，得到一bck信号和一lrck信号；

整形单元，与所述时序再生单元连接，用于对所述mclk信号、所述bck信号、所述lrck信号和所述data信号的波形进行无源整形，将整形后的各个信号进行同步匹配得到所述新数字音频信号。

所述主控单元控制所述接收单元选择接收i2s音频信号或者spdif音频信号；当所述数字音频信号为spdif音频信号时，则所述接收单元解调得到所述i2s音频信号，将所述i2s音频信号中的帧时钟信号或者位时钟信号以作为所述第一时钟信号。

所述主控单元根据所述第一时钟信号的频率判断所述第一时钟信号所在的预设频率范围，通过所述预设频率范围确定所述mclk信号的响应频率为22.5792mhz、24.576mhz、45.1584mhz或49.152mhz；

所述锁相单元包括多个振荡器，在所述主控单元确定所述mclk信号的响应频率时锁定其中一个振荡器产生与所述响应频率相对应的晶振信号，以作为所述mclk信号进行输出。

所述主控单元包括mute端口，所述mute端口用于与外部设备的静音控制端连接；所述主控单元在确定所述mclk信号的响应频率时通过所述mute端口控制外部设备在预设时间内静音，以避免发生所述mclk信号在失步过程中引起的爆音情形。

所述时序再生单元接收所述mclk信号，对所述mclk信号进行三次分频得到所述bck信号，对所述mclk信号进行九次分频得到所述lrck信号。

所述锁相单元还包括鉴相器，所述鉴相器将所述接收单元输出的所述第一时钟信号与所述时序再生单元输出的所述lrck信号进行频率比较，通过触发的脉冲控制电压对锁定的振荡器进行频率调整，使得该振荡器产生的晶振信号的频率与所述响应频率一致。

所述整形单元包括多路无源整形通道；各路所述无源整形通道分别对所述mclk信号、所述bck信号、所述lrck信号和所述data信号的波形进行无源整形，将各路整形后的信号进行同步匹配得到所述新数字音频信号，且对所述新数字音频信号进行输出。

所述的时序再生整形装置还包括da转换器，所述da转换器与所述整形单元连接，用于将所述整形单元输出的新数字音频信号进行解码以得到模拟音频信号。

本申请的有益效果是：

依据上述实施例的一种数字音频信号的时序再生整形装置，其主要包括接收单元、主控单元、锁相单元、时序再生单元和整形单元，其中接收单元用于获取数字音频信号，主控单元用于根据第一时钟信号的频率特征确定一mclk信号的响应频率，锁相单元用于在主控单元确定mclk信号的响应频率时锁定一振荡器以按照响应频率输出mclk信号，时序再生单元用于在主控单元确定锁相单元输出所述mclk信号时对mclk信号进行多次分频，得到一bck信号和一lrck信号，整形单元用于对mclk信号、bck信号、lrck信号和data信号的波形进行无源整形，将整形后的各个信号进行同步匹配得到新数字音频信号。第一方面，由于根据第一时钟信号的频率来确定mclk信号的响应频率，使得mclk信号的时序精度得到极大提升，基于该mclk信号使得修正数字音频信号中的不良时序成为可能；第二方面，由于通过对mclk信号的分频方式获得bck信号和lrck信号，使得bck信号和lrck信号的时序精度得以提升，不但修正了数字音频信号中的不良时序，还提高了数字音频信号在复杂使用环境中的抗干扰能力，最终确保数字音频信号在传输过程中的完整性和稳定性，从而高保真地、真实地还原数字音频信号中的每一帧量化信息以及每一个声音细节，进而大幅度地提升hifi级高保真音频解码器的重放表现力；第三方面，本申请请求保护的时序再生整形装置中的每个单元采用通用的电路结构或集成芯片，使得装置的整体电路结构得以简化，既能够将数字音频信号的品质提升到专用数字音频信号处理器件的性能级别，还能够降低应用成本，使得该装置可完整地应用于各类不同格式的数字音频解调电路当中；第四方面，充分利用了锁相单元的锁相环功能进行时钟频率精准跟随，利用时序再生单元提高信号时序的同步特性，从而通过对数字音频信号时序跟踪、时序再生降低了数字音频信号本身及在传输过程中所引起的时序抖动，避免了数字音频信号因信号源的本身缺陷及传输损耗或干扰所引起的抖动或失步现象，极大地降低后续解码芯片的解码误码率，能够让频率稳定精度维持在1ps，稳定范围达25ppm至1600ppm，进一步提升音频信号的完整性，从而最大限度地全面地真实地还原数字音频信号的本质。第五方面，该时序再生整形装置可以适用于低标准pcm格式的音频信号输入情形，也可以适用于高码率dsd格式的音频信号输入情形，同时也可以反向应用于adc模数转换的输出电路上来提高时序精度，能够应用于多种数字音频信号的处理场合。

附图说明

图1为时序再生整形装置的整体结构图；

图2为一种实施例中的时序再生整形装置的电路示意图；

图3为接收单元的电路示意图；

图4为锁相单元的电路示意图；

图5为时序再生单元的电路示意图；

图6为整形单元的电路示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

为清楚地理解本申请的技术方案，这里将对一些技术术语进行说明。

i2s音频信号，是指采用i2s(inter-icsoundbus)总线标准的音频数字信号，这里的i2s总线标准是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，既规定了硬件接口规范，也规定了音频数字信号的格式。i2s音频信号通常包括四个主要信号，分别为mclk信号(即主时钟信号或系统时钟信号)、sclk信号(即位时钟信号或串行时钟信号)、lrck信号(即帧时钟信号)。其中，mclk信号是系统的基准信号，为了使系统间能够更好地同步，mclk信号频率＝256倍或384倍采样频率；lrck信号用于切换左右声道的数据，lrck为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据，通常lrck信号的频率＝采样频率；bck信号的每个脉冲对应于数字音频的每一位数据，通常bck信号的频率＝2×采样频率×采样位数；data信号为串行数据，通常是用二进制补码表示的音频数据。

spdif音频信号，是指采用spdif(sony/philipsdigitalinterface)音频接口标准的音频数字信号，s/pdif音频接口标准由iec61937标准而定制，往往被用来传输压缩过的音频讯号，也就是说spdif音频信号可以被认为是一种压缩调制信号。spdif音频信号可以传输多种类型的信号，比如pcm、ac-3、dts或声道数字音频信号。spdif数字信号可以用同轴电缆来传输，也可以用光纤来传输。spdif音频信号分为输出(spdifout)和输入(spdifin)两种，目前大多数的声卡芯片都能够支持spdifout。

锁相环(pll)，是指锁定相位的环路，是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。锁相环主要有vco(压控振荡器)和pllic(锁相环集成电路)，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与pllic所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则pllic的电压输出端的电压发生变化，去控制vco，直到相位差恢复，达到锁相的目的。所以常见的二阶锁相环(2ndpll)用来辅助pll来减少主时钟的抖动，来达到晶振频率一致的目的。

下面将通过实施例对本申请技术方案进行说明。

请参考图1，本申请提供一种数字音频信号的时序再生整形装置，其包括接收单元11、主控单元12、锁相单元13、时序再生单元14和整形单元15，下面分别说明。

接收单元11用于获取数字音频信号，这里的数字音频信号应包括第一时钟信号和data信号，那么接收单元11可以对接收的数字音频信号进行解析以得到第一时钟信号和data信号，且对这两个信号进行输出。

主控单元12与接收单元11连接，用于根据接收单元11输出的第一时钟信号的频率特征确定一mclk信号的响应频率。

锁相单元13与接收单元11和主控单元12连接，用于在主控单元12确定一mclk信号的响应频率时锁定一振荡器以按照该响应频率输出该mclk信号。

时序再生单元14与锁相单元13和主控单元12连接，用于在主控单元12确定锁相单元13输出mclk信号时，对mclk信号进行多次分频，得到一bck信号和一lrck信号。

整形单元15与时序再生单元14连接，用于对mclk信号、bck信号、lrck信号和data信号的波形进行无源整形，分别得到各自对应的整形信号；并且，该整形单元15还用于将各个整形信号进行同步匹配得到新数字音频信号。

在本实施例中，主控单元12控制接收单元11选择接收i2s音频信号或者spdif音频信号。具体地，当接收的数字音频信号为spdif音频信号时，则接收单元11解调得到i2s音频信号，选择i2s音频信号中的帧时钟信号或者位时钟信号作为第一时钟信号。

需要说明的是，接收单元11可能接收的是未调制的i2s音频信号，也可能接收的是调制后spdif音频信号，如果是spdif音频信号则需要对其进行解调得到i2s音频信号。此外，优选地，当i2s音频信号为pcm格式时，则接收单元11解析出i2s音频信号中的帧时钟信号以作为第一时钟信号；当i2s音频信号为dsd格式时，则接收单元11解析出i2s音频信号中的位时钟信号以作为第一时钟信号。本领域的技术人员应当理解，无论是帧时钟信号还是位时钟信号作为第一时钟信号，都是将其作为参考信号来确定并产生新的mclk信号，在该mclk信号的基础上分频得到新的lrck信号和bck信号，从而用新的mclk信号、lrck信号和bck信号分别代替原数字音频信号中主时钟信号、帧时钟信号和位时钟信号，重新合成一个完全同步的再生的新i2s音频信号，即同步匹配得到新数字音频信号。

在一种实施例中，请参考图2-图6，将以接收的数字音频信号中的帧时钟信号(lrck)作为第一时钟信号为例，详细说明本时序再生整形装置的具体电路结构和工作原理。

可见图2，接收单元11通过i2s端口、spdif端口可同时接收i2s音频信号和spdif音频信号，主控单元12通过i2c-1端口控制接收单元11切换至其中的一路音频信号，使得接收单元11对该路音频信号进行解调以得到data信号、mclk信号、bck信号、lrck信号，且通过相应的端口进行输出，本实施例中将其中的mclk信号和bck信号弃之不用，且将其中的lrck信号作为第一时钟信号来进行参考以重新产生mclk信号、bck信号和lrck信号。

在一具体实施例中，见图3，接收单元11包括信号切换及解调电路，主控单元12通过i2c-1端口发送选择信号来控制信号切换及解析电路进行切换，选择i2s音频信号和spdif音频信号中的一个进行解调，从而得到信号中的data信号和lrck信号(即帧时钟信号)，且对解调得到的主时钟信号和位时钟信号弃之不用。那么，信号切换及解调电路就可以通过data端口、lrck端口分别输出解调得到的data信号和lrck信号。需要说明的是，本实施例中的信号切换及解调电路可以采用现有技术，例如adg413芯片，因此这里不再进行详细说明。

参见图2，主控单元12通过lrck-in端口从接受单元11获取第一时钟信号(这里为lrck信号)，之后主控单元12根据第一时钟信号的频率判断第一时钟信号的预设频率范围，通过预设频率范围确定一个mclk信号的响应频率为22.5792mhz、24.576mhz、45.1584mhz或49.152mhz。

参见图2，锁相单元13包括多个振荡器，分别用y1、y2、y3、y4表示，晶振频率分别为22.5792mhz、24.576mhz、45.1584mhz或49.152mhz，主控单元12的en1端口、en2端口、en3端口、en4端口可分别与该些振荡器进行连接，在主控单元12确定mclk信号的响应频率时，主控单元12通过对应端口发出使能信号以启动相应的振荡器，使得锁相单元13锁定其中一个振荡器来产生与该响应频率相对应的晶振信号，以作为重新产生的mclk信号进行输出。需要说明的是，本实施例中的振荡器可以采用压控振荡器，也可以采用其它类型的振荡器，这里不做限制。

参见图2和图5，锁相单元13通过mclk-out端口将锁定的振荡器产生的mclk信号输出至时序再生单元14的mclk-in端口，主控单元12通过i2c-2端口发送分频信号至时序再生单元14以选择分频点。那么，时序再生单元14接收到mclk信号和分频信号之后，对mclk信号进行三次分频得到一bck信号，对mclk信号进行九次分频得到一lrck信号，其中lrck信号、bck信号分别通过lrck端口和bck端口输出至整形单元15，mclk信号通过一个滤波电阻r进行输出，并且lrck信号还通过lrck-ii端口反馈至锁相单元13。需要说明的是，本实施例中的时序再生单元14可以采用sr5340芯片，也可以采用其它具备分频功能的集成电路，这里不做限制，由于分频功能属于现有技术，这里也不对时序再生单元的工作原理进行详细说明。

进一步地，锁相单元13还包括鉴相器(图中未示意)，该鉴相器将通过lrck-i端口输入的第一时钟信号与通过lrck-ii端口反馈回来的lrck信号进行频率比较，通过触发的脉冲控制电压对锁定的振荡器进行频率调整，使得该振荡器产生的晶振信号的频率与控制单元12确定的响应频率一致。

需要说明的是，本实施例中锁相单元13通过振荡器、鉴相器、通过lrck-i端口输入的第一时钟信号以及通过lrck-ii端口反馈回来的lrck信号构成了一个锁相环(pll)，如此使得振荡器的晶振频率可以准确地锁定在工作频段。

进一步地，见图2，主控单元12包括mute端口，该mute端口用于与外部设备的静音控制端连接；那么，主控单元12在确定mclk信号的响应频率时通过mute端口控制外部设备在预设时间(例如0.5s)内静音，以避免发生mclk信号在失步过程中引起的爆音情形。具体地，主控单元12控制锁相单元13锁定其中一个振荡器的过程中，会有一个短暂的重新锁定频率的时间，往往会在这个时间内引起短暂的mclk失步现象，从而导致时序紊乱，甚至爆音情形发生，那么控制单元12可在控制锁相单元13进行振荡器的锁定操作之前，通过mute端口输出静音控制信号至解码输出后的模拟放大电路静音控制器并令其启动，在静音过程中完成振荡器的晶振频率锁定及分频工作，然后再关闭静音，通常这个静音过程维持0.5秒即可。

在一具体实施例中，见图4，锁相单元13的鉴相器采用74hc4046芯片(也可以采用sr5340芯片、lmk00804芯片)，其通过两个引脚分别连接lrck-i端口、lrck-ii端口以分别接收输入的第一时钟信号和反馈的lrck信号，频率比较结果通过电阻r2输出至电子开关；振荡器y1-y4均采用压控振荡器芯片，各个振荡器的oe端口分别与主控单元12的en1-en4端口连接，且各个振荡器的vo端口分别与电子开关的输出端口连接，电子开关的多个输入端口分别与各个振荡器的oe端口连接。如此，形成了一个锁相电路，鉴相器不断地将频率比较结果(如频率差)传输至电子开关，使得电子开关根据频率比较结果对已经使能的振荡器进行频率调整，从而让使能的振荡器稳定地工作在相应地频段。

需要说明的是，锁相单元14也可以采用专用的压控锁相环芯片，并且可以根据产品的精度要求选用不同精度档次的压控振荡器(vcxo)及锁相环芯片，使得装置在应用过程中更加灵活方便。

参见图6，整形单元15包括多路无源整形通道，各路无源整形通道分别对mclk信号、bck信号、lrck信号和data信号的波形进行无源整形，分别得到各自对应的整形信号，从而将各个整形信号整形信号进行同步匹配得到新数字音频信号，进而实现整形单元15对新数字音频信号进行输出。其中，mclk信号的无源整形通道可以由滤波电阻r构成，data信号、bck信号、lrck信号的各自无源整形通道可以由超高速开关二极管和并联设置的电阻构成，各个无源整形通道均采用无源器件，可避免有源器件本身所具有的本底噪声等因素的影响，也可有效地消除各路信号中的波形噪声，起到较好的整形效果且能够确保信号的辨识度。整形单元14在同步输出mclk信号、bck信号、lrck信号和data信号时自动组成得到极佳同步特性的新数字音频信号，本实施中得到的新数字音频信号依然是mclk信号、bck信号、lrck信号和data信号构成的i2s数据流，只不过该i2s数据流具备高精度、高稳定性、高保真性、低噪声且完整的特点，利于后续解码信号的音频解码处理，真实还原音频信号的每一个细节。

进一步地，见图6，该时序再生整形装置还包括da转换器，该da转换器与整形单元15连接，可以将整形单元15输出的新数字音频信号进行解码以得到模拟音频信号，那么就能够通过音频线缆进行模拟信号传输，或者通过声音播放设备进行模拟音频信号播放。具体地，da转换器采用常规的数模转换芯片，这里不做限制。

进一步地，该时序再生整形装置还包括控制面板，该控制面板与主控单元12连接，实现数字音频信号的输入切换、分频频点设置等功能，达到人机交互的使用效果。

本实施例中公开的接收单元11、主控单元12、锁相单元13、时序再生单元14和整形单元15均可以采用现有的处理芯片来实现各自的功能，其中主控单元1212对其它几个单元起到控制作用，其可采用现有的控制手段，也可以采用未来出现的控制手段，这里不做限制。

当主控单元12采用现有的控制手段时，具体过程可以描述为：主控单元12控制接收单元11切换获取一路数字音频信号，使得接收单元11将该路数字音频信号进行解调得到data信号和第一时钟信号；主控单元12根据第一时钟信号的频率确定新的mclk信号的响应频率(如第一时钟信号的频率44.1khz、khz、705khz、768khz分别对应的响应频率是22.5792mhz、24.576mhz、45.1584mhz和49.152mhz)，来使能锁相单元13中响应振荡器启动；主控单元12控制时序再生单元14进行分频处理，也使得锁相单元14通过锁相环锁定振荡器的晶振频率；整形单元15自动接收mclk信号、bck信号、lrck信号和data信号，从而整形、同步匹配得到新数字音频信号。这种控制手段比较简单，大部分功能由现有电路结构或处理芯片来自动实现，主控单元提供的控制逻辑比较简单，不需要技术人员付出创造性的劳动就能够实现。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。