低温聚硅tft用的多层高质量栅介电层的制作方法

专利名称：低温聚硅tft用的多层高质量栅介电层的制作方法
技术领域：
本发明之实施例有关于一种使用等离子处理系统以制作电子组件之 设备及方法。
背景技术：
在制作平面面板显示器(FPD)、薄膜晶体管(TFT)与液晶单元时，通过 沉积与移除在玻璃基板上的多层导电材料、半导体材料与介电材料而形成 金属内联机与其它特征。所形成之各种特征整合于一个系统中而产生如主 动矩阵式显示屏幕，在其中显示状态在FPD上之每一个像素中产生。用 以生产FPD之制造工艺技术包含等离子增强型化学气相沉积(PECVD)、物 理气相沉积(PVD)、蚀刻等。等离子处理技术特别适合生产平面面板显示 器，因为该技术在沉积薄膜过程中需要相对较低的制造工艺温度且可产出 良好的薄膜质量。
用于TFT显示器制作的常用FPD组件是低温多晶硅(LTPS)TFT组件， 如图1所示之已有技术。LTPSTFT组件为形成在光学透明基板1上具有 源极区9A、通道区9B与漏极区9C的MOS组件。源极区9A、通道区9B 与漏极区9C 一般形成在最初沉积之非晶硅(a-Si)层上，此层稍后被退火以 形成多晶硅层(p-Si)。源极、漏极与通道区之形成通过图案化位于光学透 明基板1上的区域以及离子掺杂最初沉积之a-Si层所形成，此a-Si层随后 会进行退火以形成多晶硅层。接着沉积栅极介电层4在p-Si层的顶部以将 栅极5从通道、源极及漏极区中隔离开来。栅极5形成于栅极介电层4之 顶部。由于栅极介电层4通常由二氧化硅(Si02)层所制成，因此亦被称为 栅极氧化层。随后制作绝缘层6与组件联机通过绝缘层以允许对TFT组件 进行控制。p-Si TFT组件之效能表现是由形成MOS结构之沉积薄膜的质量决定 的。MOS组件之主要效能表现因素在于p-Si通道层膜、栅极介电层膜与 p-Si/栅极介电层界面之品质。近来，p-Si通道层的质量颇受关注，但是却 忽略了生产高质量之栅极介电层与p-Si/栅极界面的重要。栅极介电层4 对TFT组件的电性表现是关键因素。特别是，为了制作具有所需电性表现 与高崩溃电压(VB)的晶体管，栅极介电层需为高质量层(例如，低平带电 压(Vft))。栅极氧化层之质量会影响组件表现，进而影响FPD之质量与可 用性。
栅极介电层4典型地包含氧化层，其可由公知技术加以沉积，例如用 PECVD在大约350。C至约450。C的环境下加以沉积。不幸地，在沉积膜 层与p-Si通道层间的界面质量并未达到最高TFT组件表现的需求。由于 高温沉积制造工艺会造成掺杂物在已沉积膜层的内部扩散，因此高温沉积 制造工艺(例如高于600。C)大多不能用来形成位于沉积膜层与p-Si通道 层间良好界面，且可能因玻璃可能变软造成尺寸不稳定而不适用于具有薄 膜沉积其上之玻璃基板。
一个耐用的LCDTFT栅极介电膜具有高质量的Si/Si02界面，其特征 为低界面阻陷电荷(low interface-trapped charge)、介电层中的缺陷数量少、 低固定氧化物电荷与低移动离子密度，上述特征皆在制造工艺温度低于 500 。C下发生。
因此，需要一种可克服上述缺点而且可形成用于薄膜晶体管中的高质 量栅极介电层之方法及设备。

发明内容
本发明提供一种用于等离子处理基板的等离子反应室。此等离子反应 室包含一个或多个定义等离子处理区域的壁；基板支持件，安置在等离子 处理区域中且用以支持基板位于多个垂直分隔之位置上； 一种RF发射组 件，用以传送RF能量至等离子处理区域； 一种RF功率源，连接至RF发 射组件；以及一种氧化气体源，其与上述之等离子处理区域连接。本发明提供一种用以等离子处理基板的等离子反应室。此等离子反应
室包含一个或多个定义出等离子处理区域之壁；基板支持件，安置在等离
子处理区域中且用以支持基板位于多个垂直分隔之位置上；第一RF发射 组件，用以传送RF能至等离子处理区域；第一RF功率源，连接至该第 一RF发射组件；第二RF发射组件，以传送RF能量至等离子处理区域； 第二RF功率源，连接至第二RF发射组件； 一种氧化气体源，其与等离 子处理区域连接；以及一个控制器，连接至该第一RF功率源、该第二RF 功率源与该气体源，其中此控制器用以控制传送至第一 RF发射组件之RF 能量、控制传送至第二RF发射组件之RF能量、与控制从该氧化气体源 传送至该等离子处理区域中的气体。
本发明大体上提供一种等离子处理基板的方法。此方法包含移动该基 板至等离子反应室之等离子处理区域中多个处理位置的第一位置上；导入 氧化气体混合物进入等离子处理区域中；在基板温度不超过550°C的情况 下，产生等离子于等离子处理区域中以形成氧化表面于基板上；移动基板 至多个处理位置中的第二位置；以及形成介电层于基板表面上，以形成厚 度介于约IOOA至约6000A间的栅极介电层。
本发明提供一种以等离子处理基板的方法。此方法包含将该基板移动 至等离子反应室之等离子处理区域内多个处理位置中的第一位置上；导入 氧化气体混合物进入该等离子处理区域中；利用第一 RF发射组件产生等 离子于等离子处理区域中，此时基板温度不超过550°C;移动基板至等离 子反应室之等离子处理区域内多个处理位置中的第二位置上；导入介电层 形成气体混合物至该等离子处理区域中以及利用第二RF发射组件，于 基板表面温度不超过550°C的情况下在等离子处理区域中产生等离子以 形成介电层于基板表面上。
本发明大体上提供一种用以形成高质量栅极氧化层于基板上的群集 工具。该群集工具包含多个等离子处理反应室，用以形成氧化表面于基板 上，以及沉积介电层于基板上以形成栅极介电层；以及控制器，用以维持 基板温度不超过550°C。本发明大体上提供一种用以形成高质量栅极氧化层于基板上的群集
工具。该群集工具包含第一反应室，在温度不超过550。C时用以形成氧化 表面于基板上；以及第二反应室，在温度不超过550。C时用以沉积介电层 于基板之氧化表面上。
本发明提供一种用于等离子处理基板的等离子反应室。其包含 一个 或多个定义等离子处理区域之壁；基板支持件，安置在等离子处理区域中 且用以支持基板位于多个垂直分隔之等离子处理位置上； 一种RF线圈， 用以传送RF能量至该等离子处理区域； 一种RF功率源，连接至RJF线圈 上； 一种气体分配盘，用以传送RF能量至该等离子处理区域； 一种RF 功率源，连接至气体分配盘上；以及一种氧化气体源，与该等离子处理区 域连接。
本发明提供一种用以等离子处理基板的等离子反应室。此等离子反应 室包含一个或多个定义等离子处理区域之壁；基板支持件，安置在等离子
处理区域中且用以支持基板位于多个垂直分隔之等离子处理位置上，此基 板支持件用以传送RF能量至等离子处理区域中，其中RF能量系由RF功 率源输配至该基板支持件； 一种气体分配盘，安置在等离子处理区域中， 其中气体分配盘系接地；以及一种氧化气体源，与等离子处理区域连接。


在此可了解本发明上述列举的特征，至于以上已概述的更特定发明， 可参照实施例而获得进一步了解，其中一些实施例表示在后面的附图中。 然而需注意的是本发明附加的附图仅为代表性实施例，并非用以限定本发 明范围，其它等效的实施例仍应包含在本发明的范围中。
图l (已有技术)为公知单一薄膜晶体管结构的示意图2为用以实施本发明实施例的等离子处理反应室剖面图，其中基板 支持件位于低的处理位置上。
图2A与图2B表示在图2至图4中可用于本发明实施例之感应耦合 源组件的剖面图；图3为可用于本发明实施例中之等离子处理反应室的剖面图，其中基 板支持件位于最高的处理位置上。
图4为可用于本发明实施例之等离子处理反应室的剖面图，其中基板 支持件位于基板交换位置上。
图5为可用于本发明实施例之等离子处理反应室的剖面图，其中在等 离子处理反应室中接地表面的表面积比图2至图4中之实施例的接地表面 积要大。
图6为可用于文中所述实施例之等离子处理反应室的俯视图； 图7为可用于文中所述实施例之反应室的等角视图8显示一种根据本发明实施例所做的用于制造高质量栅极氧化层的
群集工具。
主要元件标记说明
100等离子处理反应室64气体分配组件
70感应耦合源组件25下层反应室组件
18制造工艺体积19下层体积
17反应室体积238基板支持件
51升降组件202处理反应室底座
206反应室壁65凸缘组件
51升降组件50升降盘
63抽气空间208反应室底部
32存取口240基板
232嵌入式加热器300控制器
274功率源234前侧
242轴42轴底座
52升降插销246风箱112人口248遮蔽框
61 抽气通道60反应室盖
68 平板152、 150真空抽气系统
23抽气通道26平板
21孔洞150A抽气口
69 通道76支持结构
84支撑构件72凸缘支持构件
82 RF线圈78 内部绝缘体
90外部绝缘体80 覆盖物
83真空馈入装置85、 86、 87、 88、 89 0型环
138阻抗匹配网络140 RF功率源
82A输入端82B输出端
134、 136阻抗匹配组件310群集工具
341、 343、 345、 347缝阀
B2气体分配盘表面B3基板支件表面
312中央传送室302预热室
314A、 314B 负载闭锁/冷却室
340、 342、 344、 346 处理反应室
316A、 316B 负载门38A-D基板储存位置
317晶片盒322机械手臂
329预热室晶片盒
具体实施例方式
本发明提供一种利用感应耦合高密度等离子以处理基板表面的设备 与方法。通常，本发明之概念可应用于平面面板显示器制造工艺、半导体制造工艺、太阳能电池制造工艺或任何他种基板制造工艺。以下将示范性 地参考一种用来处理大面积基板之化学气相沉积系统来说明本发明，例如
一种可购自AKT公司之等离子增强型化学气相沉积(PECVD)系统；AKT 为位于加州圣塔摩尼卡之Applied Material公司所属之单位。然而需了解 的是，此设备与方法亦可应用于其它系统中，包含用来处理圆形基板之系
图1表示一个薄膜晶体管结构之剖面图；光学透明基板1可包含一种 实质上光学透明之材料，例如，玻璃或透明塑料。此光学透明基板1可以 有各种形状或尺寸。在TFT应用上，光学透明基板1通常是表面积大于约 2000平方厘米的玻璃基板。
主体半导体层(bulk semiconductive layer)3A形成在光学透明基板1 上。主体半导体层3A可包含多结晶硅(多晶硅)或非晶硅(a-Si)层，其可 利用公知方法通过PECVD系统加以沉积。主体半导体层3A可具有大约 100A至约3000A的厚度。实施例中，主体半导体层3A为掺杂的n型或p 型半导体多晶硅或a-Si层。实施例中，另一层多晶硅或a-Si第二半导体层 3B可沉积在主体半导体层3A上，并具有大约IOOA至大约3000A的厚度。
在光学透明基板1与主体半导体层3A之间可选择性具有绝缘材料2， 例如二氧化硅(Si02)或氮化硅(SiN)层。
栅极介电层4形成在主体半导体层3A (或第二半导体层3B)上。在 本发明一实施例中，栅极介电层4利用下述高密度等离子氧化(HDPO)制 造工艺消耗部分已沉积的硅层而长成出来的二氧化硅所形成。另一个实施 例中，多层式栅极介电层4利用HDPO制造工艺成长二氧化硅膜，接着以 等离子增强型化学气相沉积法在上述HDPO膜上沉积二氧化硅、氮氧化硅 (SiON)、以及/或氮化硅(SiN)膜后所形成。在一实施例中，利用高密度等 离子增强型CVD制造工艺沉积第二层。总体的栅极介电层4的沉积厚度 介于约100A至约6000A的范围内。
栅极电极层5形成于栅极介电层4上。栅极电极层5包含电性传导层， 其控制带电电荷在TFT组件中的移动。栅极电极层5可以包含金属，例如铝(A1)、鸭(W)、铬(Cr)、钽(Ta)、多晶硅或上述物质的组合等等。利用公 知沉积技术、微影及蚀刻技术可以形成栅极电极层5。再者，利用公知沉 积、微影与蚀刻技术于该栅极电极层5上方形成绝缘层6、电性源极与漏 极接触7以及钝化层8。
图2为等离子处理反应室100的剖面图。等离子处理反应室100通常 包含气体分配组件64、感应耦合源组件70、以及下层反应室组件25。由 制造工艺体积18与下层体积19所组成的反应室体积17，定义出在等离子 处理反应室100中的等离子处理区域，且被气体分配组件64、感应耦合源 组件70以及下层反应室组件25所包围。
下层反应室组件25通常包含基板升降组件51、基板支持件238与处 理反应室底座202。处理反应室底座202具有反应室壁206与反应室底部 208，其部分定义出下层体积19。通过位于反应室壁206的存取口(access port)32，可进出处理反应室底座202。存取口 32定义出基板240进出处理 反应室底座202的区域。反应室壁206与反应室底部208可由一整块的铝 或其它适合于制造工艺的材料所制作而成。
温度受控制的基板支持件238连接至处理反应室底座202。基板支持 件238在处理过程中支撑着基板240。在一实施例中，基板支持件238包 含铝金属主体224，其包含至少一个嵌入式加热器232。嵌入式加热器232， 例如热阻组件，设置在基板支持件238中。嵌入式加热器232连接至功率 源274，其通过控制器300而可控制地将该基板支持件238与安置在支持 件上的基板240加热至预定温度。典型地，在大部分CVD制造工艺，嵌 入式加热器232将基板240维持在均匀的温度范围内，例如从用于塑料基 板需约60°C到用于玻璃基板所需约550°C的温度范围。
通常，基板支持件238具有背侧226、前侧234与轴(stem)242。前侧 234支撑基板240，而轴242连接至背侧226。连接该轴242之轴底座42 连接至升降组件40上，以使基板支持件238在各种位置间移动，如图2 至图4所示。如图4所示般，传送位置使系统机械手臂(图中未示出)可 自由进出等离子处理反应室100而不会干扰基板支持件238以及/或升降插梢52。轴242另提供一种导管以容置位于基板支持件238及该群集工具 310之其它构件之间的导电性及热电偶导线。升降组件可以包含气动式或 机械式导程螺杆升降组件，当等离子处理反应室IOO处在真空环境下时， 其可供给一种用以抵抗作用在基板支持件238上的重力与大气压力的力 量，以及准确地将支持组件定位在等离子处理反应室100中。
风箱246连接在基板支持件238 (或轴242)与处理反应室底座202 的反应室底部208之间。风箱246在反应室体积17与处理反应室底座202 外的大气间提供真空密封作用，同时帮助基板支持件238的垂直移动。
基板支持件238额外支撑基板240与外接的遮蔽框248。通常，遮蔽 框248防止材料沉积于基板240的边缘与基板支持件238上。在一实施例 中，遮蔽框248通过使用连接至基板升降组件51上的特征(图中未示出) 而与基板240以及基板支持件238分开。另一个实施例中，遮蔽框248设 置在摄取特征(capturing feature,图中未示出)上，此摄取特征设置在等 离子处理反应室100中，当基板支持件位于摄取特征上且由处理位置向下 移动时，此摄取特征可使基板支持件238与遮蔽框248分开。该摄取特征 实例或该连接于基板升降组件实施例上的特征因而有助于基板240从基板 支持件238上以及等离子处理反应室100中移除。
基板支持件238设置有贯穿其中的多个孔洞228，用以容纳多个升降 插销52。升降插销52通常由陶瓷、石墨、涂布有陶瓷的金属或不锈钢制 成。利用能够将升降插销52由下縮位置(如图2所示)升至上升位置(图 中未示出)的升降盘50，使升降插销52可以相对于基板支持件238与处 理反应室底座202而移动。连接至每一个升降插销52与反应室底部208 的升降风箱54用来隔离下层体积19与在等离子处理反应室100外的大气 环境，同时亦允许升降插销52可由下縮位置(如图2所示)升至上升位 置(图中未示出)。利用升降致动器56以启动升降盘50。当升降插销52 在上升位置且基板支持件238在传送位置时，基板240被抬升至存取口 32 之顶边的上方，使得系统机械手臂可从等离子处理反应室100进出。
凸缘组件65典型包含入口 112，由气体源HO提供的制造工艺气体在通过气体分配盘64之后通过此入口 112导入制造工艺体积18中。利用质 量流量控制器(图中未示出)与控制器300，可适当控制与调节从气体源 110至入口 112的气体流。气体源110可包含多个质量流量控制器(图中 未示出)。在此所使用的"质量流量控制器"一词，是指任何可提供快速与 正确气体流至等离子处理反应室100内的控制阀门。入口 112使得制造工 艺气体被导入且均匀地分布在等离子处理反应室IOO中。此外，入口 112 可以选择性地被加热以避免任何反应性气体在歧管内发生凝结。
入口 112亦连接至清洗源120上。清洗源120典型地提供一种清洗剂， 如解离氟(disassociated fluorine),其被导入至制造工艺体积18中以移除沉 积副产物以及于先前处理步骤后遗留下的沉积材料。
凸缘组件65提供该制造工艺体积18的上层边界。凸缘组件65能由 反应室底座202以及/或感应耦合源组件70上移除，以检修在等离子处理 反应室100中的零件。典型地，凸缘组件65由铝(A1)或电镀铝主体制作而成。
在一实施例中，凸缘组件65包含抽气空间63，其连接至外部真空抽 气系统152上。抽气空间63用以将气体与制造工艺副产物由制造工艺体 积18中均匀地排出。抽气空间63形成于反应室盖内或连接至其上，并被 平板68所覆盖，以形成抽气通道61。为确保制造工艺体积18均匀排空， 在平板68与反应室盖60之间形成间隙，以为气体流进入抽气通道61时 产生一个小小的限制条件。在一实施例中，形成在感应耦合源组件70之 凸缘支持构件72上的遮蔽特征71亦可提供额外之限制条件以进一步确保 制造工艺体积18之均匀排空。真空抽气系统152通常包含真空帮浦，其 可以是涡轮帮浦、低真空帮浦以及/或可达成需求反应室处理压力之Roots Bl,r丁M。
另一个实施例中，在下层反应室组件25中存在一个抽气空间24，其 可利用真空抽气系统150以从制造工艺体积18中均匀地排空气体与制造 工艺副产物。抽气空间24通常形成于反应室底部208内或连接其上，且 可被平板26所覆盖以形成围封之抽气通道23。平板26通常包含多个孔洞21 (或狭缝)以对气体流进入抽气通道23时产生小小限制，而确保反应 室体积17的均匀排空。抽气通道23通过抽气口 150A而连接至真空抽气 系统150上。真空抽气系统150通常将包含真空帮浦，其可以是涡轮帮浦、 低真空帮浦、以及/或可达成需求反应室处理压力的Roots BloWerTM。实施 例中，如图2至图4所示，抽气空间24对称地分布在处理反应室的中心 附近以保证制造工艺体积18中的气体排空。
另一个实施例中，抽气空间24及抽气空间63皆用来排空制造工艺体 积18。在此实施例中，利用真空抽气系统152而由制造工艺体积18移除 的气体相对流速，以及利用真空抽气系统150而由下层体积19移除的气 体相对流速均可被最佳化，以改善等离子处理结果并减少等离子与制造工 艺副产物泄漏至下层体积19。减少等离子与制造工艺副产物的泄漏将可减 少在下层反应室组件25零件上的沉积，因而减少清洗时间以及/或减少为 移除这些无用沉积物而需要使用清洗源120的频率。
气体分配盘64连接至凸缘组件65的顶板62上。气体分配盘64的形 状大致上与基板240的外形一致。气体分配盘64包含有孔区域67，来自 气体源110的制造工艺气体与其它气体通过此有孔区域67而被输配至制 造工艺体积18中。气体分配盘64的有孔区域67用以提供均匀的气体分 配通过气体分配盘64而进入制造工艺体积18中。本发明所采用的气体分 配盘阐述于2003年1月7日由Blonigan等人所申请的已受让之美国专利 申请号10/337483中；于2002年11月12日发证予White等人的美国专利 号6447980;以及，由Choi等人于2003年4月16日申请的美国专利申请 号10/417592;在此以参考方式并入上述案件的全部内容。
如图2至图4所示的气体分配盘64可由单一构件形成。另一个实施 例中，气体分配盘64可由二个或更多个分开的部件形成。多个气体通道 69贯穿形成于扩散板64中，以使制造工艺气体能以想要的分配情形通过 气体分配盘64而进入制造工艺体积18中。空间66形成于气体分配盘64 与顶板62之间。空间66可使气体由气体源110流入空间66中以均匀地 分配于气体分配盘64上且均匀地流过气体通道69。气体分配盘64由铝 (Al)、电镀铝、或其它RF传导材料所构成。气体分配盘64通过电子绝缘部件(图中未示出)而与反应室盖60电性隔离。
参照图2、图2A与图2B，感应耦合源组件70通常包含RF线圈82、 支持结构76、覆盖物80与各种绝缘部件(例如，内部绝缘体78、外部绝 缘体90等)。支持结构76通常包含支撑构件84与凸缘支持构件72，此两 者接地金属零件，可支持凸缘组件65的零件。RF线圈82由数个零件支 持与围绕，上述这些零件可避免由RF功率源140输送至线圈的RF功率 击穿该支持结构76或对接地的反应室零件造成重大的损害(例如，处理 反应室底座202等)。覆盖物80连接至支持结构76上，且覆盖物为重叠 片段组成之薄的连续的环状物、带状物或数组。覆盖物80用以保护RF 线圈82免于受到等离子处理化学物的影响，或免于被等离子处理过程中 产生的离子或中性粒子或反应室清洗化学物的轰击。覆盖物80由陶瓷材 料制成(例如，铝或蓝宝石)或其它与制造工艺相合适的介电材料。再者， 各种绝缘部件，例如内部绝缘体78与外部绝缘体90，用以支持与隔离RF 线圈82和电性接地支持结构76。绝缘部件通常由电性绝缘材料制成，例 如，铁氟龙或陶瓷材料。真空馈入装置83连接至支持结构76上以稳固与 支撑RF线圈82，以及避免大气泄漏至已排空的制造工艺体积18中。支 持结构76、真空馈入装置83与各种0型环85、 86、 87、 88与89形成可 支持RF线圈82与气体分配组件64的一种真空紧密结构，并使得RF线 圈82可与制造工艺体积18相通而没有抑制RF产生区域的传导阻碍。
如图2至图5所示，RF线圈82通过RF阻抗匹配网络138而连接至 RF功率源140上。在此组态中，RF线圈82当作一种感应耦合RF能量发 射组件，其可产生及控制在制造工艺体积18中生成的等离子。在一个实 施例中，可为RF线圈82提供动态阻抗匹配。控制器300以及安置在制造 工艺体积18周围的RF线圈82可用以控制与形成产生在基板表面240A 附近的等离子。在一实施例中，如图2至图5所示的RF线圈82，用以控 制产生在反应室体积17附近的等离子的单匝线圈。另一个实施例中，多 匝线圈可用以控制等离子的成形与密度。
在一些组态中，单匝线圈的线圈端可影响产生在等离子处理反应室 IOO中的等离子的均匀性。当不期望重叠线圈端时，如图6与图7所示的间隙区域"A"，可存在于线圈端之间。由于线圈的缺漏长度与RF电压在 线圈输入端82A和输出端82B的交互影响，接近间隙"A"处会产生较弱 的RP生成磁场。在此区的较弱磁场可能对反应室内的等离子均匀性有不 良影响。为解决这可能产生的问题，可在制造工艺中利用可变的诱导器连 续地或重复地调整在RF线圈82与接地间的电抗(reactance)，诱导器可偏 移或转动RF电压分布，而利用时间来平均调沿着RF线圈82所生成之等 离子的等离子不均匀性，并减少RF电压在线圈端的交互影响。调整在RF 线圈82与接地间的电抗以偏移在线圈中的RF电压分布的方法实例进一步 阐述于美国专利号6254738中，其名称为"Use of Variable Impedance Having Rotating Core to Control Coil Sputtering Distribution",其于1998年3月31 曰申请，在此以参考方式且在不会与本发明的专利申请概念以及披露不一 致的程度下并入该案内容。结果，利用改变RF电压分布而对等离子分布 作时间平均化，能使产生在制造工艺体积18中的等离子较均匀且轴向对 称控制。沿着RF线圈82的RF电压分布可影响各种等离子的特性，包含 等离子密度、RF电位分布，以及暴露于等离子下的包含基板240之表面 的离子轰击。
在一实施例中，气体分配盘64经RF偏压，使得产生于制造工艺体积 18中的等离子可通过利用与气体分配盘相连接的阻抗匹配组件130、 RF 功率源132与控制器300而受控制与成形。RF偏压气体分配盘64作为电 容耦合RF能量发射组件,其可产生与控制在制造工艺体积18中的等离子。
另一个实施例中，RF功率源136通过阻抗匹配组件134而施加RF 偏压功率于基板支持件238上。通过RF功率源136、阻抗匹配组件134 与控制器300，使用者能够控制在制造工艺体积18中产生的等离子、控制 基板240的等离子轰击以及改变在基板表面240A上的等离子壳层厚度。 另一个实施例中，RF功率源136及阻抗匹配组件134可替换成一个或多 个接地联机(图中未示出)，因而使基板支持件238接地。
为控制等离子处理反应室100、制造工艺变量与零件以及其它群集工 具310零件，控制器300用以控制完整基板制造工艺程序的所有状况。控 制器300用以控制阻抗匹配组件(即，130、 134与138)、 RF功率源(即，132、 136与140)与其它等离子处理反应室100的组件。等离子处理反应 室100的等离子处理变量由控制器300控制，控制器为含微处理器的控制 器。控制器300用以接收来自使用者以及/或在等离子处理反应室中各种传 感器的输入，并根据各种输入与存于控制器内存中的软件指令而适当地控 制等离子处理反应室零件。控制器300通常包含内存与中央处理器(CPU)， 当有需要时，此两者通过控制器而保留各种程序、处理程序以及执行程序。 内存连接至CPU上，以及可以是一个或多个随时可用的内存组件，例如 随机存取内存(RAM)、只读存储器(ROM)、软盘、硬盘或任何其它形式 的数字储存，不管是局部或遥控的记忆储存。软件指令与数据可被编码与 储存于内存中以对CPU发出指令。支持电路也连接至CPU上以支持处理 器。这些支持电路包含快取、功率供应器、时钟电路、输入/输出电路、辅 助系统等公知的电路。由控制器300读取的程序(或计算机指令)可决定 在等离子处理反应室中要进行哪一个工作。较佳地，程序为控制器300读 取的软件，并包含指令以根据规定与输入资料而监测与控制等离子处理制 造工艺。
等离子处理
操作上，通过真空抽气系统150与/或真空抽气系统152将等离子处理 反应室100排空至预定的压力/真空，使得等离子处理反应室100能够从系 统机械手臂(图中未示出)上接收基板240，其中机械手臂安装在同样为 真空环境下的中央传送室312内。为了将基板240传送至反应室中，将用 来密封隔离中央传送室312与等离子处理反应室100的缝阀(参见图8中 的标号341、 343、 345与347)开启以使系统机械手臂延伸通过在处理反 应室底座202中的存取口 32。升降插销52由延伸的机械手臂上移除基板 240。系统机械手臂接着由等离子处理反应室100中縮回，且关闭该反应 室缝阀以隔离等离子处理反应室100与中央传送室312。基板支持件238 由升降插销52处抬升基板240并将基板240移至所需的处理位置。
一但基板240被接收，利用一般等离子处理步骤以完成基板240上的 处理程序。首先，当基板240由升降插销处离开后，基板支持件238移动 至所需的处理位置且等离子处理反应室被排空至预定压力。 一旦达到预定压力，具有特定流速的一种或多种气体由气体源110通过气体分配盘64 导入反应室体积17中，此时真空抽气系统持续排空反应室体积17，以达 成平衡的处理压力。控制器300通过阻滞上述这些真空抽气系统(g卩，150 以及/或152)之间的连通以及/或调整来自气体源110的制造工艺气体的导 入流速而调整制造工艺的处理压力。当所需压力及气体流速建立之后，可 启动各自的RF功率供给器以产生及控制产生于制造工艺体积18中的等离 子。使用控制器300将功率分别供应至RF线圈82、气体分配盘64以及/ 或基板支持件238。由于等离子离子密度直接与生成的磁场以及/或电场强 度相关，因此可通过改变输入至RF线圈82、气体分配盘64以及/或基板 支持件238的RF功率来改变产生于制造工艺体积18中的等离子密度。等 离子离子密度也可以通过调整制造工艺处理压力或调整输送至RF线圈82 以及/或气体分配盘64的RF功率而予以增加或减少。基板在经过下述各 种反应室制造工艺步骤处理后，通过抬升升降插销52、降低基板支持件 238以放置基板240于升高的升降插销52上、开启缝阀(图中未示出)、 伸长系统机械手臂至反应室中、降低升降插销52以放置基板240于系统 机械手臂刀刃(图中未示出)上、接着縮回系统机械手臂并关闭缝阀等步 骤，而将基板由等离子处理反应室100中移开。
高质量栅极氧化物的形成
本发明的实施例阐述形成高质量栅极介电层的制造工艺以确保在制 造完成的TFT组件中有稳定、可再现性与想要的电子效能表现。本发明实 施例阐述一个或多个制造工艺步骤，其用以在上述的等离子处理反应室 100中形成高质量栅极介电层。
本发明的实施例中，下述单一高密度等离子氧化制造工艺(HDPO) 用以形成栅极介电层。在实施例中的HDPO制造工艺层的厚度可介于约 20A至约IOOOA之间，但较佳介于约50A至150A的厚度范围。
另一个实施例中，通过首先进行HDPO制造工艺，接着形成CVD膜 于最初HDPO制造工艺层的顶部而形成一层双层膜。在实施例中，CVD 膜可以利用PECVD四乙氧基硅烷(TEOS)(或称四乙基正硅酸盐(TEOS))沉积制造工艺所沉积出来的二氧化硅(Si02)。在实施例中的HDPO制造工艺 层的厚度介于约20A至约500A之间，但较佳地介于约50A至150A的厚 度范围内。整体栅极介电层4可以具有大约100A至大约6000A的厚度。
髙密度等离子氧化制造工艺
利用将硅基板表面240A暴露在生成的等离子中而完成HDPO制造工 艺，其中该等离子利用来自气体源110且通过气体分配盘64而输入至制 造工艺体积18中的含氧气体或气体混合物所产生。HDPO制造工艺是一 种等离子氧化制造工艺。公知用来氧化硅的热氧化制造工艺常常需要非常 高的温度，通常大于900。C。因此，为减少用来形成高质量栅极介电层所 需的温度，本发明的概念可在低温(小于550。C)下执行以形成高质量栅极 介电层。典型上HDPO制造工艺将在约60°C至约550°C温度范围下进行。 在公知的热氧化制造工艺中，减少制造工艺温度将会减缓氧化层的成长速 率，而延长反应室处理时间以及减少单位时间内的系统产量。为增加成长 速率与减少反应室处理时间，HDPO制造工艺利用RF能量来提升栅极氧 化层的成长速率。由于RF能量的应用将(l)加强反应性物种的分解与离子 化；(2)加强反应性物种的能量(或活性)；(3)通过离子与中性子轰击而增加 基板表面240A的能量；以及(4)暴露基板表面240A至高密度等离子生成 时所产生的热辐射下，故相信HDPO制造工艺可以增加成长速率。
在一实施例中，HDPO制造工艺必需控制输入至RF线圈82的RF功 率，以控制产生在基板表面240A上的制造工艺体积18中的等离子离子密 度。输入至RF线圈82的RF功率可约为250至大约25000瓦特/平方米 (Watts/m2)，其频率约为0.3 MHz至10 GHz。较佳者，该RF频率大约13 MHz 至80MHz。在一实施例中，借着调整频率、调整阻抗匹配网络或具正向 功率伺服的频率调整而为RF线圈82提供动态阻抗匹配。
另一个实施例中，HDPO制造工艺等离子由输送至气体分配盘64的 RF能量产生与控制。通常输送至气体分配盘64的RF功率约从250至约 25000瓦特/平方米，而频率从大约0.3MHz至10GHz以上。较佳地，RF 频率约为13MHz至约80MHz。在一实施例中，借着调整频率、调整阻抗匹配网络或具正向功率伺服的频率调整而为气体分配盘64提供动态阻 抗匹配。
另一个实施例中，通过同时输送RF能量至RF线圈82与气体分配盘 64上来完成HDPO制造工艺。输入至气体分配盘64与RF线圈82的RF 功率可约250至约25000瓦特/平方米，而频率大约为0.3MHz至大于10 GHz。较佳地，RF频率大约13 MHz至大约80 MHz。为避免输送至RF 线圈82与气体分配盘64的RF功率的交互作用，输送至每一个组件的RF 功率的频率可以是稍微不同的RF频率。例如，RF线圈82可以在大约 13.56MHz下运作而气体分配盘可以在大约12.56MHz下驱动；或者上述 的组件运作频率可以互换。
再又一个实施例中，基板支持件238经RF偏压或接地，同时RF能 量输送至RF线圈82以及/或气体分配盘64上。在此情况下，输送至气体 分配盘64、RF线圈82与基板支持件238的RF功率可约250至大约25000 瓦特/平方米，而频率大约为0.3MHz至大于lOGHz。较佳地，RF频率系 大约13 MHz至大约80 MHz。在此实施例中，在不同频率下将RF功率输 送至RF线圈82、基板支持件238与气体分配盘64上也可减少任何因RF 功率的交互作用所造成的影响。
产生于HDPO制造工艺过程中的等离子离子密度将视各种制造工艺 处理参数而改变，例如，导入反应室的制造工艺气体或气体混合物的种类、 反应室压力、以及/或输入至反应室以激发气体或气体混合物的能量(例如， RF功率等)。在一实施例中，HDPO制造工艺气体可以包含一种氧气来源， 例如纯氧气或氧气混合诸如氦气、氢气、氩气、氙气、氪气或上述气体的 组合物等其它气体。在一实施例中仅使用纯氧气。另一个实施例中，可将 水注入反应室中以加强氧化物的成长制造工艺。
在一实施例中，为了产生与维持使用于HDPO制造工艺的高密度等离 子，氧气与一种或多种其它气体(如，氦气、氩气等)注入反应室体积17 中以达到约1毫托(mTorr)至约0.5托(Torr)的反应室压力。较佳地，HDPO 制造工艺使用的氧气与氦气的压力范围约介于3毫托至约250毫托之间。当等离子与基板表面的交互作用受到所生成的等离子密度影响时，等
离子与基板表面240A的交互作用也受到基板在等离子反应室中的位置与 基板支持件238的电性浮动、接地或RF偏压影响。 一般而言，基板距离 等离子产生源越远，则基板表面240A与等离子间的交互作用越小。用以 形成高质量氧化层的基板支持件的理想位置取决于等离子在基板表面的 密度、离子轰击基板表面的能量、制造工艺温度以及所需的反应室处理时 间。图2表示等离子处理反应室的剖面图，其中基板支持件安置在处理反 应室的中间位置，此位置在一实施例中形成HDPO层的理想位置。图3 表示等离子处理反应室的剖面图，在该反应室中，基板支持件靠近气体分 配盘64的表面位置，在一实施例中，此位置利用施加RF功率在气体分配 盘64上以形成PECVD氧化层的理想位置。因为HDPO层成长速率与制 造工艺均匀性受基板表面与产生的等离子的互相作用影响，基板支持件的 处理位置可以根据在HDPO层制造工艺条件中的制造工艺处理变数而加 以调整。理想的等离子处理位置主要取决于等离子处理反应室的特性(如， 反应室大小、基板相对于抽气口的位置等)以及相对于基板表面的RF能 量发射组件的组态。在一实施例中，当调整在HDPO层处理步骤中的等离 子离子密度时，处理位置可能改变。图2表示用于HDPO氧化物成长制造 工艺与HDP沉积制造工艺的较佳位置。图3表示用于公知PECVD沉积制 造工艺的较佳位置。较佳位置可通过制造工艺体积18的高度，或又称反 应室"间距"，而量测出。间距可以例如是介于安置在基板支持件238的 基板支持表面230上的基板240与气体分配盘64间的距离，但此间距常 定义成从基板表面240A至气体分配盘64 (即，制造工艺体积18的边缘) 的垂直距离。在一实施例中，当使用一个或多个RF能量发射组件时，在 用来对730mm x 920mm基板进行HDPO制造工艺的处理反应室中的间距 可约介于50毫米(mm)至大约500毫米之间。反应室间距可随着基板尺寸 增加而改变。
图4表示等离子处理反应室100的剖面图，其中基板支持件238设置 在等离子处理反应室的底部上或靠近底部的位置。此位置用来使己处理的 基板与未处理的基板进行交换。图5表示等离子处理反应室的一实施例的剖面图，在处理反应室中接 地表面的表面积(参见当基板支持件接地时，接地反应室壁表面"B1"与
基板支持件表面"B3")相对于接触制造工艺体积18的电容耦合电极表面 (即，RF能量发射组件(参见气体分配盘表面"B2"以及/或基板支件表 面"B3"))的表面积来增加，以在基板支持件接地时发展出最佳基板偏压、 改进所生成等离子的均匀性以及减少包含基板在内的接地组件的轰击强 度。在一实施例中，基板支持件238为RF驱动电极，其具有阻隔电容 (blocking capacitor,图中未示出)设置在基板支持件238与RF功率源 136的间。在此实施例中，当RF驱动基板支持件以形成HDPO层或使用 等离子CVD制造工艺以沉积介电层时，接地表面积与RF驱动电极表面 积的比率经过设计，使得基板偏压与等离子均匀性最适化。在此实施例中， 气体分配盘64为接地，且接地电极的总表面积比上基板支持件表面积的 比率较佳介于约1: 1至约2: 1之间。
制作半导体组件的重要因素为形成半导体组件相关的购置成本 (COO)。受多个因素影响的购置成本(COO)主要与反应室产量有关或单纯 地与用来沉积高质量栅极介电层所需要的处理时间相关。栅极氧化层的所 需厚度取决于所希望达成的TFT电性效能表现。尤其是，栅极介电层需为 高质量层(例如，低FLATBAND电压(V化))，如此制成的晶体管具有所需 的电性特性。为达成高质量栅极介电层，发展良好的栅极介电层是很重要 的，此栅极介电层需具有优异的厚度均匀性(小于1 %)以及具有足够厚度 以达到所需程度的阶梯覆盖率与崩溃电压。为达成所需阶梯覆盖率与崩溃 电压，栅极介电层厚度大约1000A。实施例中，HDPO制造工艺成长速率 为每分钟大约10A。因此，假设成长速率为定值(当然这不太可能发生)， 将需要花费大约100分钟以长成1000A的厚度。100分钟的制造工艺时间 将造成等离子制成反应室100的低产量，以及对群集工具的购置成本有不 良影响。因此，需要使用非常薄的栅极介电层，或使用制造工艺时间较短 的多层堆栈层。
化学气相沉积制造工艺
为达到一种经济上更合理的高质量栅极介电层，在一些实施例中需执行HDPO制造工艺以在HDPO层上形成良好界面，且随后沉积具有良好 主体电子特性与较高沉积速率的一层或多层膜。在一实施例中，薄HDPO 制造工艺层形成于通道上以形成高质量介电界面，以及一层或多层介电层 被沉积在HDPO层上以形成高质量栅极介电层。在一实施例中，为减少等 离子处理反应室的购置成本，可以使用两个步骤的栅极氧化形成制造工 艺。在此实施例中，进行HDPO制造工艺以达成良好栅极介电层界面(p-Si 与HDPO层的界面)，且随后将具有比HDPO制造工艺更佳的沉积速率的 第二层沉积在HDPO层上。
在一实施例中，高密度等离子(HDP) CVD沉积制造工艺用以沉积 栅极介电层4的剩余厚度，以形成符合所需物性与电性需求的膜层。在一 实施例中，为达成HDPCVD制造工艺，将一种含硅气体或含硅气体混合 物与含氧气体或含氧气体混合物导入如图2所示的反应室中。RF线圈82 以及一个或两个其它RF源(如，气体分配盘64、基板支持件238等)用 以沉积HDPCVD氧化膜于已形成的HDPO层上。另一个实施例中，使用 含硅气体(或含硅气体混合物)、含氧气体以及/或含氮气体来完成HDP 制造工艺。
在一实施例中，TEOS沉积制造工艺用以沉积栅极介电层4的剩余厚 度，以形成可符合所需的物性与电性需求的膜层。借着导入具有大约 100sccm载气(如，氦气)的约600sccm的TEOS以及大约7000 sccm的 氧气至总气体压力约0.5至约3托(Torr)的反应室中以形成等离子后将基板 暴露在该等离子中，并使基板温度介于约350。C至约550。C范围内，来实 施用于730mmx920mm平面面板显示器基板的典型PECVD TEOS制造工 艺实例。较佳地，反应室压力约l托，而基板温度介于约350°C至约 450。C(即400。C士50。C)的范围内。约2000 Watts且频率约13.56MHz的RF 功率系输送至气体分配盘上，此时基板制造工艺间距介于约10毫米至约 50毫米之间，但典型地距离气体分配盘64约15毫米，以达到每分钟约 1500A的沉积速率。由TEOS沉积制造工艺所形成的二氧化硅在半导体工 业中经常作为金属层间的介电膜。TEOS沉积制造工艺的进行利用诸如含 有四乙基正硅酸盐的气体混合物等介电层形成气体来沉积介电层。使用TEOS沉积的典型制造工艺实例进一步阐述于美国专利号5462899中，其 名称为"Chemical Vapor Deposition Method for Forming Si02，，，于1995年 IO月31日申请；以及美国专利号6451390，其名称为"Deposition of TEOS Oxide Using Pulsed RF Plasma",于2002年9月17日申请，在此以参考方 式且在不会与本发明的专利申请概念以及披露不一致的程度下并入该案 内容。
图3表示等离子处理反应室100的剖面图，其中基板支持件238设置 在靠近气体分配盘64的位置，以利于基板240表面上的等离子CVD沉积。 因为PECVD或HDP CVD沉积制造工艺的均匀性以及沉积速率受基板表 面与生成等离子间的交互作用的影响，基板支持件的处理位置可以根据在 CVD制造工艺条件中的制造工艺变量而加以调整。理想的等离子处理位 置取决于等离子处理反应室的特性(如，反应室大小、基板相对于抽气口 的位置等)以及相对于基板表面的RF能量发射组件的组态。在实施例中， 等离子离子密度在等离子处理步骤中被调整时，处理位置也可以改变。
为避免对反应室零件的电弧作用(arcing)、等离子造成的损伤，以及/ 或减少功率损失与减少在基板支持件238与反应室底座202上不需要的沉 积，必须减少在下层体积19中的等离子生成或与零件的交互作用。典型 地等离子处理反应室设计成避免等离子生成于反应室体积17的无用区域 中，但是现今常用的技术却不能应用在这些允许反应室零件进行相对运动 的反应室中，或无法应用在该些用于处理大面积基板(如，大于2000平方 厘米)的反应室中。大面积基板会因为在大气/真空界面处的零件所受到强 大大气压力、因RF接地所使得反应室结构复杂度提高与基板尺寸所造成 热均匀性以及/或上述大型零件的大型零件部件的成本等因素而有一些特 殊的考虑。为解决这些议题，在一实施例中，安装一种可在基板支持件238 与反应室底座202间进行相对移动的物理屏障物(图中未示出)以防止等 离子泄漏或产生于下层体积19中。在此实施例中，此物理屏障物可连接 于反应室底部208与可移动的基板支持件238的表面上。在一实施例中， 该物理屏障物可以是导体，并以设置金属、风箱或可挠式导线网或网栅设 置为佳，如此一来可避免等离子的生成。在另一个实施例中，遮蔽位在下层体积19中的零件(图中未示出)有助于减少这些零件上的沉积或与等
离子的交互作用。另一个实施例中，真空抽气系统152以及/或真空抽气系 统150的排空速率(如，抽气速率以及在制造工艺体积18与下层体积19 间的传导)受控制以减少从制造工艺体积18至下层体积19的气体流，进 而减少等离子轰击与化学物的作用。
为了移除在等离子处理反应室100中表面上的无用沉积物，使用一种 来自清洗源120的清洗气体以移除在反应室体积17内的零件上的沉积， 其中上述气体源系连接至入口 112上。清洗源120提供一种清洗剂，例如 解离氟，其被导入至反应室体积17中。
群集工具设备及晶片编排
本发明还提供一种群集工具310，其包含至少一种能够沉积高质量栅 极介电层的等离子处理反应室100。群集工具310具有优点，因为其支持 诸如预先加热基板、在制造工艺前预先清洗基板表面等制造工艺前步骤， 以及支持诸如后退火与冷却等后制造工艺步骤，所有步骤皆发生在单一可 控制的环境中。使用一种用以沉积栅极介电层的可控制环境对于形成高质 量栅极介电层而言为一个重要概念，因为将基板表面暴露在介于HDPO层 与介电层沉积步骤间的大气污染物下，会导致已形成的栅极层的电性特性 不良，所以会使用分开的反应室，甚至使用分开的系统以沉积HDPO层与 介电层。再者，若这些制造工艺在不需暴露于大气污染源下完成或这些制 造工艺在进行HDPO层以及/或介电层沉积制造工艺之前或之后马上完成， 则在群集工具中使用退火、预清洗以及/或预热反应室(皆于下文中阐述)将 减少在已形成的栅极介电层4中生成缺陷。
图8表示群集工具310的代表性附图，其具有一个等离子处理反应室 100。群集工具310显示一种可用以处理基板240而不需将基板暴露于空 气中的群集工具。群集工具310包含中央传送室312，其连接至负载闭锁/ 冷却室314A与314B、预热室302以及处理反应室340、 342、 344与346 上。中央传送室312、负载闭锁/冷却室314A与314B、预热室302以及处 理反应室340、 342、 344与346密接在一起以形成密死循环境，在此密死循环境中，该系统在约10毫托至约1托之间的内部压力下运作。负载闭 锁/冷却室314A与314B具有多个可关闭的开口 ，分别包含负载门316A 与316B，以传送基板240至群集工具310中。利用大气中的机械手臂(图 中未示出)而将基板240由基板储存位置38A-D中的其中一个位置传送至 负载闭锁"令却室314A或314B内。
负载闭锁/冷却室314A或314B各自包含晶片盒317，其中有多个可 支持与冷却基板的托架设置于晶片盒中。在负载闭锁/冷却室314中的晶片 盒317安置在升降组件(图中未示出)上，以一格托架的高度作为移动方 式来升高或降低晶片盒317。对负载闭锁室314A而言，负载门316A开启 且基板240被置放在位于负载闭锁/冷却室314A的晶片盒317的托架上。 升降组件以一格一格托架高度的方式来升起晶片盒317,使得空的托架对 着负载门316A。另一个基板置放于空的托架上且此制造工艺重复直到晶 片盒上的所有托架放满基板为止。此时，负载门316A关闭且负载闭锁/ 冷却室314A被排空至群集工具310内的压力。
随后，开启邻接于中央传送室312的负载闭锁/冷却室314A内壁上的 缝阀320A。基板240通过中央传送室312的机械手臂322工具而被传送 至预热室302中，在此基板被预热至需求温度。在一实施例中，基板240 在预热室302中被加热至约250°C至约450°C范围内的温度。另一个实施 例中，基板240在负载闭锁/冷却室314A中被预热至约250°C至约450°C 范围内的温度，而不需由预热室302来执行此预热功能。受控制器300所 控制的机械手臂322用以将基板由负载闭锁/冷却室314A的晶片盒317中 移除，将基板插入至预热室晶片盒329的空托架上，以及将基板移开、留 在预热室302的托架上。典型地，预热室晶片盒329装置在位于预热室302 的升降组件(图中未示出)上。在装载一个托架之后，预热式晶片盒329 被升高或降低，以让另一个空托架能被机械手臂322所汲取。机械手臂322 接着由负载闭锁/冷却室314A的晶片盒317中取回另一个基板。
从某方面来说，机械手臂322将所有或部分基板240由预热室晶片盒 329传送至四个处理反应室340、 342、 344与346的其中一个。每一个处 理反应室340、 342、 344与346分别在其内壁340A、 342A、 344A与346上选择性地安装相关的缝阀341、 343、 345或347，以隔离制造工艺气体。 在一实施例中，处理反应室340、 342、 344与346为上述的等离子处理反 应室100。此种组态的等离子处理反应室能够在同一个反应室中形成 HDPO层及公知PECVD沉积制造工艺的高质量栅极氧化层。此实施例由 于群集工具310内HDPO与PECVD反应室之间的机械手臂322数量大幅 减少，故可改进基板产量(如，每小时所能处理的基板数量)。再者，实 施例可允许众多不同种类的处理反应室与各种反应室组态连接至群集工 具310上以助于解决任何可能发生的制造工艺程序瓶颈。在另一个实施例 中，HDPO制造工艺在装置于群集工具系统中的第一反应室中完成，以及 第二介电沉积步骤在装置于群集工具系统的第二处理反应室中完成。在此 实施例中，第一模块(如，处理反应室340)装设以执行上述的HDPO制 造工艺，以及第二模块(如，处理反应室342)装设成HDPCVD或PECVD 反应器以沉积介电层。在此实施例中，在后续模块(如，处理反应室342) 中将介电层铺设在基板240上之前，先令HDPO层成长基板240上。在一 实施例中，在基板在后续模块(如，处理反应室342)中被处理以前，先 将基板240从第一模块(如，处理反应室340)传送至预热室302中。在 基板于后续模块中处理之前，在预热室中先加热基板至约250°C至约 450。C的温度。
在处理反应室340、 342、 344与346的至少其中一者内处理基板240 之后，基板被传送至负载闭锁/冷却室314B的晶片盒317内。利用一种可 移除位于晶片盒317中基板上之热的冷却表面使基板于冷却室中冷却。利 用公知热交换流体流经安装在该冷却表面的热交换器来冷却该冷却表面。 一但基板达到约20°C至约150°C的需求温度时，基板通过开启的负载门 316B而被移出反应室314B，且被置放于基板储存位置38A-D中的其中一 个位置上。
在群集工具310的一实施例中，群集工具310包含至少一个预清洗室 设置在处理反应室340、 342、 344与346位置中的其中一个位置或位于预 热室329的位置上。系统中增加的预清洗室用以在沉积栅极介电层4之前 先移除任何无用的材料(如，表面氧化物、污染物等)。预清洗制造工艺
32为等离子清洗制造工艺，其中可利用光溅镀蚀刻以及/或利用等离子蚀刻化 学品(如，三氟化氮、三氟化碳等)以由基板表面上移除氧化物与其它污 染物。预清洗制造工艺典型地为利用惰性气体(如，氩气、氙气、氪气等)
以及利用由频率约介于0.3MHz至约lOGHz间的RF频率驱动的感应以及 /或电容耦合等离子所执行的非选择性RF等离子蚀刻制造工艺。用以进行 预清洗制造工艺的RF功率取决于反应室大小、所需的预清洗蚀刻速率、 以及基板偏压。在预热步骤之前或之后，但在等离子处理步骤之前，可以 增加一个预清洗制造工艺至群集工具310处理程序中。在一实施例中，预 热及预清洗步骤在同一个反应室中完成。另一个实施例中，预热步骤在等 离子处理反应室中完成而预清洗步骤在预热步骤之前完成。另一个实施例 中，可于等离子处理反应室100执行处理步骤之前，先于反应室100中原 处进行预清洗步骤。在又一个实施例中，预清洗步骤与预热步骤可于处理 基板前在等离子处理反应室100中原处进行。或者，在另一个实施例中， 可在将基板240置入群集工具310之前，先以诸如含有氢氟酸、氨水/双氧 水、硝酸、氯化氢等水性溶液或温和碱性溶液等湿式化学品来清洗基板 240。在群集工具中使用预清洗反应室为形成高质量栅极氧化层的重要概 念，因为在预清洗制造工艺完成后且HDPO层形成前，将p-Si源极、漏 极与通道表面暴露在大气的污染物下，会导致栅极层的不良电性且破坏预 清洗制造工艺的目的。
在一个群集工具310的实施例中，群集工具310包含至少一个退火室， 设置于处理反应室340、 342、 344与346的其中一个或位于预热室329的 位置上。在系统中增加一个退火室可减少在栅极介电层形成过程中所产生 的缺陷数量。退火步骤为热制造工艺，其中基板在退火室中以介于约400°C 至550。C间的温度处理一段时间，退火步骤可发生在任何含氮气、惰性气 体或诸如大约95%氮气与5%氢气的氮气与氢气混合的环境中。退火步骤 也可以是在真空环境中进行。退火步骤大约需费时5至30分钟，例如大 约10分钟。因为需要增加产量，可能需要提供二个或更多个退火室。在 退火步骤完成后，基板240传送到冷却/负载闭锁室314A-B的其中一个内 以冷却至操作温度。进行退火步骤的方法实例以及于群集工具中的示范性硬设备进一步阐述于美国专利号6，610，374中，名称为"Method Of Annealing Large Area Glass Substrates",其于2001年9月10日申请，在此
以参考方式且在不会与本发明的专利申请概念以及披露不一致的程度下 并入该案内容。在群集工具的可控制环境中使用退火室对于形成高质量栅 极氧化层而言为一个重要概念，因为在栅极介电层形成之后随即进行退火 步骤能够减少任何因内部或外部应力对栅极介电层所造成的伤害。
虽然上文已阐述本发明的具体实施例，然在不脱离本发明的基本精神 与范围下，当可设计出本发明的其它具体实施例，且本发明的范围由权利 要求界定。
权利要求
1.一种用于等离子处理基板的反应室，包含一个或多个反应室壁，其定义出等离子处理区域；基板支持件，安置在该等离子处理区域中以及用以支撑该基板在多个垂直分隔的等离子处理位置上；RF发射组件，装设以传送RF能量至该等离子处理区域；RF功率源，连接至该RF发射组件；以及氧化气体源，与该等离子处理区域连通。
2. 根据权利要求1所述的反应室，其特征在于该RF发射组件为感应 耦合RF能量发射组件。
3. 根据权利要求1所述的反应室，其特征在于该RF发射组件为电容 耦合RF能量发射组件，以及与该等离子处理区域接触的接地表面的表面 积和接触该等离子处理区域之该RF发射组件的该表面积的比率介于约1: l至约2: l的范围内。
4. 根据权利要求1所述的反应室，其特征在于还包含控制器，连接至该RF功率源以及该气体源，其中该控制器用以控制 输送至该RF发射组件的RF能量，以及控制由该氧化气体源输送至该等 离子处理区域的气体。
5. 根据权利要求4所述的反应室，其特征在于还包含内存，连接至该控制器，该内存包含具有内建计算机可读程序的计算 机可读媒介，以指示该等离子处理反应室之操作，该计算机可读程序包含-多个计算机指令，用以控制该等离子处理反应室做(1) 开始处理；(2) 移动该基板支持件至第一等离子处理位置；(3) 利用来自该气体源的第一气体以第一RF功率来处理该基板；(4) 经过一段使用者定义的时间后，停止等离子处理；(5) 移动该基板支持件至第二等离子处理位置；(6) 利用来自该气体源之第二气体以第二RF功率来处理该基板；以及(7) 经过一段使用者定义的时间后，停止等离子处理。
6. —种用于等离子处理基板的反应室，包含 一个或多个反应室壁，定义出等离子处理区域；基板支持件，安置在该等离子处理区域中并用以支撑该基板在多个垂直分隔的等离子处理位置上；第一RF发射组件，装设以传送RF能量至该等离子处理区域； 第一RF功率源，连接至该第一RF发射组件上； 第二RF发射组件，装设以传送RF能量至该等离子处理区域； 第二RF功率源，连接至该第二RF发射组件上； 氧化气体源，与该等离子处理区域连接；以及控制器，连接至该第一RF功率源、该第二RF功率源以及该气体源 上，其中该控制器用以控制输送至该第一 RF发射组件的RF功率、输送 至该第二 RF发射组件的RF功率，以及控制由该氧化气体源输送至该等 离子处理区域的气体。
7. 根据权利要求6所述的反应室，其特征在于还包含 第三RF发射组件，设置用以传送RF能量至该等离子处理区域； 第三RF功率源，连接至该第三RF发射组件；以及其中该控制器连接至该第一RF功率源、该第二RF功率源、该第三 RF功率源以及该气体源上，其中该控制器用以控制输送至该第一 RF发射 组件的RF功率、输送至该第二 RF发射组件的RF功率、输送至该第三 RF发射组件的RF功率以及从该氧化气体源输送至该等离子处理区域的 气体。
8. 根据权利要求7所述的反应室，其特征在于该第一 RF发射组件为 RF线圈，该第二RF发射组件为气体分配盘，以及该第三RF发射组件为 基板支持件。
9. 一种形成栅极介电层在基板上的方法，包含移动该基板至等离子处理反应室的等离子处理区域内多个位置中的 第一位置；导入氧化气体混合物至该等离子处理区域；在基板表面温度不高于约550° C时，产生等离子在该等离子处理区 域中，以形成在该基板上之氧化表面；移动该基板至该多个处理位置中的第二位置；以及形成介电层在该基板的该表面上，以形成厚度介于约100A至约6000A 间的栅极介电层。
10. 根据权利要求9所述的方法，其特征在于该基板上的该氧化表面 之厚度介于约20A至约500A之间。
11. 根据权利要求9所述的方法，其特征在于形成在该基板表面上的 该介电层利用四乙基正硅酸盐所形成的。
12. 根据权利要求9所述的方法，其特征在于该氧化气体混合物包含 氧气源。
13. 根据权利要求12所述的方法，其特征在于该氧化气体混合物还包 含氦气、氢气、氩气、氙气、氪气或上述气体之组合。
14. 一种形成栅极介电层在基板上的方法，包含移动该基板至等离子处理反应室的等离子处理区域内多个处理位置 中的第一位置；导入氧化气体混合物至该等离子处理区域；在基板表面温度不高于约550° C时，利用第一 RF发射组件产生等 离子在该等离子处理区域中；移动该基板至等离子处理反应室的等离子处理区域内该多个处理位置中的第二位置；导入介电层形成气体混合物至该等离子处理区域中；以及在基板表面温度不高于约550° C时，利用第二RF发射组件产生等 离子在该等离子处理区域中，以在该基板的该表面上形成介电层。
15. 根据权利要求14所述的方法，其特征在于该第一 RF发射组件为 感应耦合RF发射组件，以及该第二 RF发射组件为电容耦合RF发射组件。
16. 根据权利要求14所述的方纟去其特征在于该介电层形成气体包含 四乙氧基硅垸或四乙基正硅酸盐。
17. 根据权利要求14所述的方纟去其特征在于该氧化气体混合物包含 氧气源。
18. 根据权利要求17所述的方法，其特征在于该氧化气体混合物还包 含氦气、氢气、氩气、氙气、氪气或上述气体之组合。
19. 根据权利要求14所述的方法，其特征在于利用第一RF发射组件 以在该等离子处理区域中产生等离子之步骤还包含利用第二 RF发射组件 在该等离子处理区域中产生等离子。
20. 根据权利要求14所述的方法，其特征在于形成介电层之步骤是利 用含硅、含氧气以及/或含氮气气体以及利用感应耦合RF能量发射组件与 电容耦合RF能量发射组件加以完成。
21. 根据权利要求20所述的方法，其特征在于该电容耦合RF能量发 射组件为气体分配盘或基板支持件。
22. —种用来形成高质量栅极氧化层在基板上的群集工具，包含多个等离子处理反应室，用以形成氧化表面在该基板上，以及沉积介 电层在该基板上，以形成栅极介电层；以及控制器，经设计以维持该基板之温度不高于约550。 C。
23. 根据权利要求22所述的群集工具，其特征在于还包含第二反应 室，用以在形成该栅极介电层在该基板上之前，预先清洗该基板。
24. 根据权利要求22所述的群集工具，其特征在于还包含第二反应 室，用以在形成该栅极介电层在该基板上之后，以介于约60。 C至约550 ° C之间的温度退火该基板。
25. 根据权利要求22所述的群集工具，其特征在于还包含第二反应 室，用以在形成该栅极介电层在该基板上之前，预热该基板至介于约60 ° C至约550。 C之间的温度。
26. 根据权利要求22所述的群集工具，其特征在于该多个等离子处理 反应室为多个高密度等离子氧化反应室，该高密度等离子氧化反应室包 含一个或多个反应室壁，定义出等离子处理区域；基板支持件，安置在该等离子处理区域中以及用以支撑该基板在多个 垂直分隔的等离子处理位置上；RF发射组件，装设以传送RF能量至该等离子处理区域中；RF功率源，连接至该RF发射组件上；以及氧化气体源，与该等离子处理区域连通。
27. —种用来形成高质量栅极氧化层在基板上的群集工具，包含 第一反应室，用以在不高于550。 C的温度在基板上形成氧化表面；以及第二反应室，用以在不高于550。 C的温度在该基板上的氧化表面上 沉积介电层。
28. 根据权利要求27所述的群集工具，其特征在于还包含第三反应 室，用以在形成该氧化表面在该基板上之前，预热该基板至介于约60。 C 至约550° C之间的温度。
29. 根据权利要求27所述的群集工具，其特征在于该第一反应室为高 密度等离子氧化反应室，该高密度等离子氧化反应室包含一个或多个反应室壁，定义出等离子处理区域；基板支持件，安置在该等离子处理区域中以及用以支撑该基板在多个垂直分隔的等离子处理位置上；RF发射组件，装设以传送RF能量至该等离子处理区域； RF功率源，连接至该RF发射组件上；以及 氧化气体源，与该等离子处理区域连通。
30. 根据权利要求27所述的群集工具，其特征在于该第二反应室为等 离子化学气相沉积反应室，该第二反应室包含一个或多个反应室壁，定义出等离子处理区域；基板支持件，安置在该等离子处理区域中，用以支撑该基板；RF发射组件，装设以传送RF能量至该等离子处理区域；RF功率源，连接至该RF发射组件上；以及氧化气体源，与该等离子处理区域连通。
31. 根据权利要求27所述的群集工具，其特征在于还包含第三反应 室，用以在该第一反应室中处理该基板前，预先清洗该基板。
32. 根据权利要求27所述的群集工具，其特征在于还包含第三反应 室，用以在形成该栅极介电层在该基板上之后，以介于约60。 C至约550 ° C之间的温度退火该基板。
33. —种用于等离子处理基板的反应室，包含 一个或多个反应室壁，定义出等离子处理区域；基板支持件，安置在该等离子处理区域中以及用以支撑该基板在多个 垂直分隔的等离子处理位置上；RF线圈，设置以传送RF能量至该等离子处理区域；RF功率源，连接至该RF线圈上；气体分配盘，装设以传送RF能量至该等离子处理区域； RF功率源，连接至该气体分配盘；以及氧化气体源，与该等离子处理区域连通。
34. 根据权利要求33所述的设备其特征在于该RF线圈为单匝线圈。
35. 根据权利要求33所述的设备，其特征在于还包含覆盖物，其邻接 该RF线圈，使得该覆盖物可遮蔽该RF线圈免于受到该等离子处理区域 中所产生的等离子。
36. —种用于等离子处理基板的反应室，包含 一个或多个反应室壁，定义出等离子处理区域；基板支持件，安置在该等离子处理区域中以及用以支撑该基板在多个 垂直分隔的等离子处理位置上，其中该基板支持件用来将来自RF功率源 的RF能量传导至等离子处理区域；气体分配盘，安置在该等离子处理区域中，其中该气体分配盘接地；以及氧化气体源，与该等离子处理区域连通。
37. 根据权利要求36所述的设备，其特征在于与该等离子处理区域接 触的接地表面的表面积与该基板支持表面之表面积的比率介于约1: 1至 约2: l之间。
全文摘要
一种利用高密度等离子氧化(HDPO)制造工艺以在MOS TFT组件中形成高质量栅极介电层的方法与设备。在实施例中，HDPO层形成在通道、源极与漏极区域上以形成介电界面，以及一层或多层介电层被沉积在HDPO层上以形成高质量栅极介电层。HDPO制造工艺通常利用感应耦合以及/或电容耦合射频(RF)发射组件以产生与控制生成在基板上的等离子，并注入含氧化源之气体以长成界面层。第二介电层可以利用化学气相沉积(CVD)或等离子增强型CVD(PECVD)沉积制造工艺而沉积在基板表面上。本发明亦提供一种群集工具(cluster tool)，其包含至少一种能够沉积高质量栅极介电层之特制化等离子处理反应室。
文档编号C23C14/16GK101310036SQ200580039023
公开日2008年11月19日 申请日期2005年11月15日 优先权日2004年11月16日
发明者约翰·怀特 申请人:应用材料公司