一种缝合工艺对准精度的检测方法及结构的制作方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及一种缝合工艺对准精度的检测方法及结构。
【背景技术】
[0002]在半导体芯片生产中，当设计所需的芯片尺寸大于光刻版最大尺寸时会使用缝合工艺，目前的检测方法是通过测量偏差尺寸来在线检测，这种方式能及时发现问题，但是无法结论缝合偏差是否影响电性；或者是通过后段金属线的电阻测试结构来判定缝合工艺的好坏，但这无法直接判断偏差的严重性大小，不方便相同缝合工艺进行调整，仅限于检测而已。
【发明内容】
[0003]针对现有技术中存在的缺陷，本发明提供了一种缝合工艺对准精度的检测方法及结构，不仅判定是否失效，也能计算出缝合工艺的偏差大小。
[0004]本发明采用如下技术方案:
[0005]—种缝合工艺对准精度的检测方法，将平行板电容的机理应用于缝合工艺中，所述方法包括:
[0006]测量所述平行板电容器的电容值；
[0007]通过计算公式计算出所述平行板电容器中电容极板间的距离；
[0008]将所述电容极板间的距离与预设的标准距离进行对比，得到所述缝合工艺的偏移量。
[0009]优选的，所述电容极板为平行金属线。
[0010]优选的，所述计算公式为平行板电容器的电容值C = KXS/d ;
[0011]其中，K为介电常数，S为所述电容极板的相对面积，d为所述电容极板间的距离。
[0012]优选的，所述平行金属板为金属铜线或铝线。
[0013]一种缝合工艺对准精度的检测结构，所述检测结构包括:
[0014]晶片；
[0015]电容极板，设置于所述晶片中；以及
[0016]所述电容极板为平行金属板。
[0017]优选的，所述平行金属板上沉积有介质层。
[0018]优选的，所述介质层上设置有铝垫，并且所述铝垫深入至所述介质层中。
[0019]优选的，所述介质层上沉积有保护层。
[0020]优选的，所述铝垫上覆盖有保护层。
[0021]优选的，平行金属板上设有穿孔，用于在缝合工艺时进行缝合。
[0022]优选的，所述平行金属板为金属铜线或铝线。
[0023]本发明的有益效果是:
[0024]本发明在芯片制造中使用缝合技术时，通过测量缝合线两边由金属线组成的平行板电容的电性结果，可以不仅判定是否失效，也能技术出缝合的偏差大小。
【附图说明】
[0025]图1为本发明一种缝合工艺对准精度的检测方法实施例一的示意图；
[0026]图2a_2b为本发明一种缝合工艺对准精度的检测方法中缝合前后的示意图；
[0027]图3为本发明一种缝合工艺对准精度的检测结构实施例二的示意图。
【具体实施方式】
[0028]需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
[0029]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0030]实施例一
[0031]本实施例提出了一种针对缝合技术的电性检测结构，通过测试此结构获得的电容/漏电/击穿电压来判定缝合时具体偏离的数值，从而判断风险和做出改善动作。图1为本发明一种缝合工艺对准精度的检测方法实施例一的示意图，如图1所示，测量平行板电容器的电容值；通过计算公式计算出平行板电容器中电容极板间的距离；将电容极板间的距离与预设的标准距离进行对比，得到缝合工艺的偏移量。
[0032]本发明一个较佳的实施例中，电容极板可以为平行金属线。设计平行金属线为电容极板，测量缝合线两边平行金属线之间的电容、漏电、击穿电压，以此来评估和计算出在缝合工艺中所造成的尺寸偏移量。
[0033]本发明一个较佳的实施例中，计算公式为平行板电容器的电容值C = KXS/d，其中，K为介电常数，S为电容极板的相对面积，d为电容极板间的距离。
[0034]图2a_2b为本发明一种缝合工艺对准精度的检测方法中缝合前后的示意图，如图2所示，因为平行板电容随极板之间的距离减小而电容增大，同时漏电增加以及击穿电压降低。本实施例根据这一理论设计以后段金属线为电容极板，当缝合后，处于不同极板(shot)上平行金属线之间的距离就会靠近，事先计算出设计距离平行金属线之间的电容、漏电、击穿电压，以此作为标准，对比测试所获的电容、漏电、击穿电压来判定缝合时具体偏离的数值，从而判断风险和做出改善动作。如图2a所示，在需要缝合的两个晶片(die)的缝合边缘做如图2a的金属线(metal);如图2b所示，缝合工艺之后，两边的平行板(metal line)组成如图2b的平行板电容，之后根据平行板电容的公式可以得知，电容随着平行板之间的间距增加而减少，反之，可以根据测量所得电容的大小计算出平行板的间距，从而得知缝合的偏差。
[0035]实施例二
[0036]图3为本发明一种缝合工艺对准精度的检测结构实施例二的示意图，如图3所示，本实施例的结构包括:晶片，晶片包括如下结构，平行金属线2设置于晶片中，在平行金属片的上方沉积介质层4，平行金属线2上设有穿孔，用于在缝合工艺中进行缝合，晶片可以是两个，在晶片缝合的时候存在一条缝合线3，缝合后平行金属线2之间的距离为d，介质层4的上方设置有铝垫1，铝垫1(AL PAD)可以是多个，平行金属线2可以是金属铜线。
[0037]此外，介质层4的上方可以沉积保护层5 (Cover)，同时铝垫1的上方也可以沉积保护层5，保护层5可以覆盖铝垫1的一部分，铝垫1同时深入至介质层4中，停止于所述金属铜线的上方。
[0038]本实施例中的结构的主要保护的方法是利用平行板电容，即平行金属线2或金属铜线的电学性质，设计平行板作为平行板电容的极板，通过测量电容与标准值的偏差来定量和定性缝合过程造成的偏差，得到缝合工艺的偏移量。
[0039]综上所述，本发明在芯片制造中使用缝合技术时，通过测量缝合线两边由金属线组成的平行板电容的电性结果，可以不仅判定是否失效，也能技术出缝合的偏差大小。
[0040]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0041]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【主权项】
1.一种缝合工艺对准精度的检测方法，其特征在于，将平行板电容的机理应用于缝合工艺中，所述方法包括: 测量所述平行板电容器的电容值； 通过计算公式计算出所述平行板电容器中电容极板间的距离； 将所述电容极板间的距离与预设的标准距离进行对比，得到所述缝合工艺的偏移量。2.根据权利要求1所述的缝合工艺对准精度的检测方法，其特征在于，所述电容极板为平行金属线。3.根据权利要求1所述的缝合工艺对准精度的检测方法，其特征在于，所述计算公式为平行板电容器的电容值c = KXS/d ; 其中，K为介电常数，S为所述电容极板的相对面积，d为所述电容极板间的距离。4.根据权利要求1-3任意一个所述的缝合工艺对准精度的检测方法，其特征在于，所述平行金属板为金属铜线或铝线。5.一种缝合工艺对准精度的检测结构，其特征在于，所述检测结构包括: 曰曰斤； 电容极板，设置于所述晶片中；以及 所述电容极板为平行金属板。6.根据权利要求5所述的缝合工艺对准精度的检测结构，其特征在于，所述平行金属板上沉积有介质层。7.根据权利要求6所述的缝合工艺对准精度的检测结构，其特征在于，所述介质层上沉积有保护层。8.根据权利要求5所述的缝合工艺对准精度的检测结构，其特征在于，平行金属板上设有穿孔，用于在缝合工艺时进行缝合。9.根据权利要求5-8任意一个所述的缝合工艺对准精度的检测结构，其特征在于，所述平行金属板为金属铜线或铝线。
【专利摘要】本发明涉及半导体领域，尤其涉及一种缝合工艺对准精度的检测方法及结构。将平行板电容的机理应用于缝合工艺中，测量平行板电容器的电容值；通过计算公式计算出平行板电容器中电容极板间的距离；将电容极板间的距离与预设的标准距离进行对比，得到缝合工艺的偏移量。
【IPC分类】G01B7/02
【公开号】CN105241367
【申请号】CN201510703866
【发明人】张武志
【申请人】上海华力微电子有限公司
【公开日】2016年1月13日
【申请日】2015年10月26日