在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构的制作方法
【专利说明】
[0001]背景
技术领域
[0002]本文所公开的实施例大致上涉及形成含娃层(silicon-containing layer)的方法。更具体而言，本文所公开的实施例涉及形成可以用于薄膜晶体管(Thin FilmTransistor, TFT)器件的含娃层的方法。
【背景技术】
[0003]因为具有包括低温(〈500°C )下的高迀移率(mobility) (>50cm7Vs)和可生产性的益处，低温多晶娃(Low Temperature Poly Silicon, LTPS)通常被用作下一代TFT(薄膜晶体管)显示器和主动阵列有机发光二极管(Active Matrix Organic Light EmittingD1de, AM0LED)中的沟道层。LTPS通常使用非晶娃(amorphous silicon)结构来生产。
[0004]行业中用于使非晶硅结构结晶的通常方法是通过准分子激光退火(ExcimerLaser Annealing, ELA)。非晶娃结构的膜特性(film properties)和ELA的工艺条件两者对于确定结晶过程和因此产生的膜特性以及最终器件的性能都有影响。
[0005]不断发展的显示器技术需要具有较大的驱动电流、更好的一致性和较低的生产成本的沟道层。这些需求要求具有较高迀移率(高于90cm2/Vs)的高质量多晶硅(polycrystalline silicon)，同时保持使用具有等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposit1n, PECVD)和ELA工具的当前设备组合。更大且更均勾的结晶晶粒尺寸(crystalline grain size)会有益于迀移率。然而，当前的技术受限于低于300?500nm的晶粒尺寸。
[0006]因此，对于形成高度结晶的含硅材料的方法具有持续的需求。
【发明内容】
[0007]本文所述的实施例大致上涉及多层非晶硅层的形成。多层非晶硅结构通过修改膜结构以及由此的结晶工艺来改善多晶娃的结晶度(crystallinity)和迀移率。
[0008]在一个实施例之中，方法可以包括下述步骤:在基板上沉积包括氮化硅(siliconnitride)的第一缓冲层；在第一缓冲层上沉积包括氧化娃(silicon oxide)的第二缓冲层；沉积第一非晶硅层，此沉积步骤包括，将含硅前体和第一活化气体输送至处理区以在基板上沉积第一非晶硅层，含硅前体和第一活化气体由等离子体活化；在第一非晶硅层上沉积第二非晶硅层，此沉积步骤包括，维持含硅前体的连续流动，同时将第二活化气体输送至处理区，同时停止第一活化气体的输送；含硅前体和第二活化气体由等离子体活化；以及在脱氢之后，对第一和第二非晶硅层退火以形成多晶硅层。
[0009]在另一实施例中，方法可以包括下述步骤:在基板上沉积包括氮化硅的第一缓冲层；在第一缓冲层上沉积包括氧化硅的第二缓冲层；在第二缓冲层上沉积第一非晶硅层，此沉积步骤包括，在等离子体存在的情况下将含硅前体和第一活化气体输送至腔室(chamber)中的处理区(processing reg1n);在第一非晶娃层上沉积第二非晶娃层，此沉积步骤包括，在等离子体存在的情况下，维持含硅前体的连续流动，同时将第二活化气体输送至处理区，同时停止第一活化气体的输送；在第二非晶硅层上沉积第三非晶硅层，此沉积步骤包括，在等离子体存在的情况下将包括含硅前体和第一活化气体的第二沉积气体输送至处理区；以及在脱氢之后，对第三非晶硅层、第二非晶硅层和第一非晶硅层退火以形成多晶娃层。
[0010]在又一实施例之中，方法可以包括下述步骤:在基板上沉积包括氮化硅的第一缓冲层；在第一缓冲层上沉积包括氧化硅的第二缓冲层；在第二缓冲层上沉积第一非晶硅层，此沉积步骤包括，在等离子体存在的情况下将包括硅烷和氢气(H2)的第一沉积气体输送至腔室中的处理区；在第一非晶硅层上沉积第二非晶硅层，此沉积步骤包括，在等离子体存在的情况下将包括硅烷和惰性气体的第二沉积气体输送至处理区，其中，在第一非晶硅层与第二非晶硅层之间形成界面；以及在脱氢之后，对第二非晶硅层和第一非晶硅层退火以形成多晶硅层。
【附图说明】
[0011]为了获得可详细地理解本发明的上述特征的方式，可以通过参考实施例来获得上文中简要概括的本发明的更特定的描述，在所附附图中绘式实施例中的一些。然而，应注意的是，所附附图仅绘示本发明的典型实施例，因此不应当认为所附附图限定本发明的范围，因为本发明可允许其他同等有效的实施例。
[0012]图1是可用于执行本文所述的操作的工艺腔室(process chamber)的剖面示意图；
[0013]图2描绘沉积工艺的一个实施例的流程图；
[0014]图3A-3D描绘根据一个实施例的沉积工艺；
[0015]图4描绘沉积工艺的另一实施例的流程图；
[0016]图5A-OT是描绘根据另一实施例的沉积工艺；以及
[0017]图6描绘对通过本文所述的方法来沉积的多晶硅层的结晶度进行的光谱分析(spectroscopic analysis)的图。
[0018]为了便于理解，在尽可能的情况下，已使用完全相同的附图标记来指定诸附图所共有的完全相同的元件。构想了一个实施例中的元件和特征可有益地结合进其他实施例而不需要进一步引述。
【具体实施方式】
[0019]本文所公开的实施例大致上涉及形成可用于TFT器件中的含硅层的方法。参照以下附图更清楚地描述本文所公开的实施例。
[0020]下文中以说明方式来描述在处理系统中所使用的本发明，所述处理系统诸如可从位于美国加利福尼亚州圣克拉拉市的应用材料股份有限公司(AppliedMaterials, Inc., Santa Clara, California.)的子公司美国 AKT 股份有限公司(AKTAmerica, Inc.)获得的PECVD (等离子体增强化学气相沉积)系统。然而，应当理解，本发明在其他系统配置(包括其他制造商销售的那些系统配置)中也有用处。
[0021]图1是可用于执行本文所述的操作的装置(apparatus)的剖面示意图。此装置包括腔室100，在腔室100中，可将一层或多层膜沉积到基板120上。腔室100通常包含限定工艺空间(process volume)的壁102、底部104和喷头(showerhead) 106。基板支撑件118设置在工艺空间内。经由狭缝阀开口 108可以进出此工艺空间，从而可将基板120移入或移出腔室100。基板支撑件118可耦接至用于升高或降低此基板支撑件118的致动器116。升降杆122穿过基板支撑件118可移动地设置，以便将基板120移向或移离基板接收表面。基板支撑件118也可包含用于将此基板支撑件118维持在期望温度的加热和/或冷却单元124。基板支撑件118也可包括用于在此基板支撑件118的外围提供RF回程路径的RF回程带(RF return straps) 126。
[0022]喷头106可以通过紧固机构140而耦接至背板112。喷头106可以通过一个或多个紧固机构140而耦接至背板