一种芯片及感测组件的封装结构及其制作方法与流程

本发明是有关一种芯片及感测组件的封装结构及其制作方法。

背景技术：

系统级封装(system-in-package，sip)为一种封装的概念，是基于系统芯片(system-on-chip，soc)所发展出来的一种封装技术；基本上，sip可定义为：在一ic包装体中，包含一或多个芯片，加上被动组件、电容、电阻、连接器和天线等任一电子组件以上的封装；换言之，就结构而言，sip就是在一个封装内不仅可以组装多个芯片，还可以将包含上述不同类型的器件和电路芯片以2d、3d的方式迭在一起，结合在一个封装体内；就功能性而言，sip则是将一个系统或子系统(sub-system)的全部或大部分电子功能配置在一个整合型基板内，以构建成更为复杂的、完整的系统。

sip一般而言包括了许多不同的技术，例如：多芯片模块(multi-chipmodule；mcm)技术、多芯片封装(multi-chippackage；mcp)技术、芯片堆栈(stackdie)、pop(packageonpackage)、pip(packageinpackage)，以及将主/被动组件内埋于基板(embeddedsubstrate)等技术。以结构外观来说，mcm属于2d架构，而mcp、stackdie、pop、pip等则属于3d架构。

由于sip具有包括微型化、可异质整合(heterogeneousintegration)、可降低系统板成本、可缩短产品上市时间，显著减小封装体积、重量，可降低功耗，以及可提升产品效能等优点，因而在近年来备受业界青睐。sip可以广泛应用于光通信、传感器以及微机电mems等多项领域；例如，以智能型手机而言，要有整合性功能、易于连网、轻薄短小方便携带等需求，因此，其ic内要以更先进制程整合更多功能，sip的优势更是具有竞争力。

参阅图1，图1为现有技术的芯片与感测组件的设置示意图，如图1所示，感测组件11位于芯片13的上方，而且所述感测组件11与所述芯片13之间还设置有黏着层12，亦即所述感测组件11是通过所述黏着层12设置于所述芯片13的上方，且所述感测组件11的感测部11a与焊垫11b皆是朝向上方，因此必须通过打线制程来电性连接感测组件的焊垫11b与基板10的导电块10a，而打线制程及黏着层的黏胶材料配置都会增加制造步骤而影响制造效率甚至良率。

况且所述感测组件11需通过黏着材料配置于所述芯片13的上方，众所周知的是传感器装置容易受封装时产生的应力影响，特别是压力及运动传感器，其中封装应力是来自于封装时的热机械应力，热机械应力可引起传感器输出讯号飘移，特别是随温度变化，因此，如果黏着材料有一定温度时，热应力会影响传感器的功能，因此必须提供一种封装压力传感器时不产生应力及直接与基板上导电线路连接的封装结构。

技术实现要素：

本发明的主要目的在于提供一种封装传感器的结构，当传感器为一种压力传感器时不被黏着材料应力影响，且压力传感器还能直接与基板上导电线路构成电性连接，其中具有感测区的压力传感器是感测面朝下(facedown)，压力传感器的焊垫与基板的焊球或导电凸块电性连接，而不须打线接合，其中感测区与基板之间具有一适当距离或一适当空间而能容置空气及不受应力影响。

本发明的较佳具体技术手段包含一种芯片及感测组件的封装结构，包含：一第一基板、一第二基板、一基板间介电层(inter-substratedielectriclayer)、一上介电层、一下介电层以及一感测组件。

所述第一基板中设置有多个基板穿导孔(throughhole)，连接所述第一基板上下表面上的导电线路层；所述第二基板中设置有多个基板穿导孔，连接所述第二基板下表面上的导电线路层与所述第一基板的下表面的导电线路层；所述第二基板中还设置有一容置空间(cavity)，且包含一芯片设置于所述容置空间内，所述容置空间的四周还包含一芯片隔离介电层。

所述基板间介电层设置于所述第一基板与所述第二基板之间，所述基板间介电层覆盖于所述第一基板下表面的导电线路层，所述基板间介电层具有多个穿导孔，这些穿导孔对应所述第一基板下表面的导电线路层，这些穿导孔内分别设置导电垫，这些穿导孔的导电垫提供所述第二基板的芯片与所述第一基板下表面的导电线路层的电性连接。

所述上介电层设置于所述第一基板的上表面，且覆盖于所述第一基板上表面的导电线路层，并在位于所述第一基板上表面的导电线路层处具有多个开孔，以暴露所述第一基板上表面的导电线路层的部分表面，暴露的部分表面上可设置导电凸块，上述导电凸块与所述第一基板上表面的导电线路层、所述第一基板中的基板穿导孔及所述第一基板下表面的导电线路层构成电性连接，所述导电凸块包含一焊球或一焊球与一球下冶金层，所述焊球可以是锡铅球或其他可导电材质。

在一较佳实施例中，所述感测组件位于所述上介电层之上，所述感测组件的一面具有一感测区及焊垫，所述感测组件具有所述感测区的一面朝向所述上介电层且与所述上介电层之间界定出一空间，并通过所述上介电层的所述导电凸块(比如焊球)使第一基板上表面的导电线路层与所述感测组件的焊垫构成电性连接。

其中，所述感测组件可为压力传感器、微机电系统(micro-electro-mechanicalsystem，mems)传感器、生医传感器或其他具有感测功能的组件。

在一较佳实施例中，所述芯片及感测组件的封装结构还设置具有容置空间的一盖体，所述盖体固定于所述第一基板之上且罩盖所述感测组件，以使所述感测组件能不受外力影响；如果感测组件是能感测空气等流体压力的组件，所述盖体则还设置有一开孔，在所述盖体内的气体通过所述盖体上的开孔连通所述盖体外的气体；由于所述感测组件与第一基板之间有一空间可使空气经过，因此气体的压力一旦改变，感测组件能有效且灵敏感测到气体的变化；而且盖体将感测组件覆盖住，具有保护感测组件的功能，而盖体开孔的设置能使内外气体压力平衡，也有助于确保感测组件的感测效能。

在一较佳实施例中，所述基板间介电层具有多个开孔，这些开孔需对应于所述第二基板的容置空间，芯片的铝垫上方预先制作导电凸块，当芯片放置于容置空间时，通过导电凸块与第一基板下表面的导电线路层构成电性连接。

本发明的实施例还提供一种芯片及感测组件的封装结构的制作方法，包含：提供一第一基板与一第二基板，其中，所述第一基板中设置有多个基板穿导孔(throughhole)，连接所述第一基板上下表面上的导电线路层；所述第一基板的上表面还设置一上介电层，所述上介电层具有多个开孔并覆盖于所述第一基板上表面的导电线路层，并在位于第一基板的上表面的导电线路层处具有多个开孔以暴露所述第一基板上表面的导电线路层的部分表面，这些暴露表面可设置导电凸块；所述第二基板中设置有多个基板穿导孔，连接所述第二基板下表面上的导电线路层与所述第一基板的下表面的导电线路层，所述第二基板中还设置有一容置空间(cavity)，将所述第一基板与所述第二基板进行对位后黏合，将一芯片置于所述容置空间内，所述芯片上的铝垫与所述第一基板下表面的导电线路层的导电凸块构成电性连接，该容置空间的四周还包含一芯片隔离介电层；在形成一下介电层覆盖于所述第二基板的下表面的导电线路层，并在位于第二基板的下表面的导电线路层处具有多个开孔以暴露所述第二基板下表面的导电线路层的部分表面，这些暴露表面可设置导电凸块；将一感测组件倒置以使所述感测组件具有感测区的一面正对所述上介电层，感测组件的焊垫与上介电层开口中的导电凸块做电性连接，而使所述第一基板上表面的导电线路层与所述感测组件的焊垫构成电性连接，其中，所述感测组件的感测区与所述上介电层相隔一距离；利用具有一开孔的一盖体将所述感测组件罩盖，并将所述盖体固定于所述第一基板上，所述盖体内的气体通过所述盖体上的开孔与外界气体连通。

在一较佳实施例中，黏合所述第一基板与所述第二基板的步骤是利用一具有黏性的介电材料黏合所述第一基板与所述第二基板。

在一较佳实施例中，所述芯片以芯片倒置方式置入所述容置空间内，并填入芯片隔离介电层材料。

附图说明

图1为现有技术的芯片与感测组件的设置示意图；

图2为本发明的一种芯片及感测组件的封装结构的实施例的示意图；

图3为本发明的一种芯片及感测组件的封装结构的另一实施例的示意图；

图4为本发明的一种芯片及感测组件的封装结构的制作方法的实施例的流程图。

附图标记说明：

10-基板，10a-导电块，11-感测组件，11a-感测部，11b-焊垫，13-芯片，12-黏着层，110-第一基板，111-基板穿导孔，112-导电线路层，120-第二基板，121-容置空间，122-芯片，123-芯片隔离介电层，124-导电垫，125-铝垫，130-基板间介电层，140-下介电层，150-上介电层，152-球下冶金层，153-焊球，154-感测组件，1541-感测区，1543-焊垫，160-盖体，161-容置空间，163-开孔。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。本发明亦可通过其他不同的具体实例加以施行或应用，本发明说明书中的各项细节亦可基于不同观点与应用在不悖离本发明的精神下进行各种修饰与变更。

其中，本说明书所附图式绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应落在本发明所揭示的技术内容能涵盖的范围内。

图2为本发明的一种芯片及感测组件的封装结构的实施例的示意图。如图2所示，本发明的芯片及感测组件的封装结构包括：一第一基板110、一第二基板120、一基板间介电层(inter-substratedielectriclayer)130、一下介电层140以及一上介电层150。其中，所述封装结构由上述各层堆栈而成，由下往上依序为：下介电层140、第二基板120、基板间介电层130、第一基板110以及上介电层150。

值得说明的是，所述第一基板110中还设置有多个基板穿导孔(throughhole)111，且在所述第一基板110上下表面上各形成一导电线路层112；所述第二基板120中同样设置有多个基板穿导孔111，且在所述第二基板的下表面上形成一导电线路层112，所述第二基板120中还设置有一容置空间(cavity)121，且包含设置于所述容置空间121内一芯片122，所述容置空间121的四周还包含一芯片隔离介电层123，所述芯片122局限于所述芯片隔离介电层123中。

所述基板间介电层130设置于所述第一基板110与所述第二基板120之间，所述基板间介电层130还包含多个穿导孔，这些穿导孔内分别容置一导电垫(bump)124，所述导电垫124提供所述第二基板120的芯片122与所述第一基板110下表面的导电线路层112电性连接。换言之，所述第一基板110上下表面上的导电线路层112、所述第二基板120下表面上的导电线路层112与所述第二基板120的容置空间121内的芯片122是通过适当的所述第一基板110的基板穿导孔111、第二基板120的基板穿导孔111和基板间介电层130的导电垫124形成电性连接。

再者，所述下介电层140覆盖于所述第二基板120的下表面的导电线路层，并在位于所述第二基板120的下表面的导电线路层处具有多个开孔，以暴露所述第二基板120的下表面上的导电线路层112的部分表面，所述第二基板120的下表面的导电线路层的暴露表面可设置导电凸块，所述导电凸块包含一焊球153或一焊球153与一球下冶金层152，所述焊球153可以是锡铅材质或其他可导电材质；所述上介电层150设置于所述第一基板110的上表面的导电线路层112，并在位于所述第一基板110的上表面上的导电线路层112处具有多个开孔，以暴露所述第一基板110的上表面的导电线路层112的部分表面，所述第一基板110的上表面的导电线路层112的暴露表面可设置导电凸块，所述导电凸块包含一焊球153或一焊球153与一球下冶金层152，所述焊球153可以是锡铅材质或其他可导电材质。

值得说明的是，所述芯片及感测组件的封装结构还包含一感测组件154，所述感测组件154位于所述上介电层150之上，所述感测组件154的一面具有一感测区1541及焊垫1543，所述感测组件154具有所述感测区1541的一面朝向所述上介电层150且与所述上介电层150之间界定出一空间，并通过第一基板110上表面的导电线路层112的所述导电凸块(例如，焊球153与球下冶金层152)使所述第一基板110上表面的导电线路层112与所述感测组件154的焊垫1543构成电性连接。

其中，所述感测组件154为压力传感器、微机电系统(micro-electro-mechanicalsystem，mems)传感器、生医传感器、气体传感器或其他具有感测功能的组件。

在一较佳实施例中，所述芯片及感测组件的封装结构还包含具有容置空间161的一盖体160，所述盖体160密封固定于所述第一基板110或所述上介电层150上且罩盖住所述感测组件154，以有效保护所述感测组件154不受外力影响；其中若所述感测组件154是用来感测气体压力，所述盖体160还开设出一开孔163(如图3所示)，在所述盖体160内的气体仅通过所述开孔163连通于所述盖体160外的气体。

由于，所述感测组件154与所述第一基板110之间有一空间类似气室，因此气体的压力一旦改变，感测区1541能有效且灵敏感测到气体压力的改变；而且所述盖体160将所述感测组件154覆盖住，具有保护感测组件的功能，而所述盖体160的所述开孔163的设置能使内外气体压力平衡(如图3所示)，也有助于确保所述感测组件154的感测效能。

在一较佳实施例中，所述基板间介电层130覆盖于所述第一基板110下表面的导电线路层112，并在位于第一基板110下表面的导电线路层112具有多个穿导孔，以暴露所述第一基板110下表面的导电线路层112的部分表面，所述第一基板110下表面的导电线路层112的暴露表面可设置导电垫124，通过所述导电垫124与所述第二基板120的容置空间121内的芯片122的铝垫125电性连接。

其中，所述第一基板110与所述第二基板120的材质可为:高分子、塑料、陶瓷、金属、siwafer、复合材料(bt、fr4…)、玻璃或软板等适合材料；基板穿导孔内的填充物、导电层、穿导孔内的导电块或导电凸块、导电垫等所用材质可为：金属或合金材料，cu、ag、ni、au、sn或上述金属的组合，如cu/ni/au、cu/ni/sn或复合导电材料，如银胶、碳胶；该上介电层150、下介电层140、基板间介电层130和芯片隔离介电层123等所用材质可为：一种绝缘材料，可以是pi、bcb、硅胶材料、树脂、复合材料等具有绝缘、黏着、介电等特性。

基于上述芯片及感测组件的封装结构，本发明更提供一种芯片及感测组件的封装结构的制作方法。图4所示为本发明的一种芯片及感测组件的封装结构的制作方法的实施例的流程图。如图4所示，本发明的一种芯片及感测组件的封装结构的制作方法包含下列步骤s1～s6。

步骤s1：提供一第一基板与一第二基板，其中所述第一基板中设置有多个基板穿导孔(throughhole)，连接所述第一基板上下表面上的导电线路层；所述第一基板的上表面还设置一上介电层，所述上介电层覆盖于所述第一基板上表面的导电线路层，并在位于所述第一基板上表面的导电线路层处具有多个开孔，以暴露所述第一基板上表面的导电线路层的部分表面，所述第一基板上表面的导电线路层的暴露表面可设置导电凸块，所述导电凸块包含焊球及球下冶金层；所述第二基板中设置有多个基板穿导孔，且在所述第二基板的下表面上形成一导电线路层及在导电线路层上制作导电凸块(焊球及球下冶金层)，所述第二基板中还设置有一容置空间(cavity)，所述第二基板中设置有多个基板穿导孔，这些基板穿导孔连接所述第二基板下表面上的导电线路层与在所述第一基板的下表面的导电线路层。

步骤s2：将所述第一基板与所述第二基板进行对位后填胶黏合，其中黏合所述第一基板与所述第二基板的步骤中，利用一具有黏性的介电材料黏合所述第一基板与所述第二基板，并通过回焊使第一基板的上下表面的导电线路层与所述第一基板中的基板穿导孔构成电性连接；因此，所述具有黏性的介电材料会在第一基板与第二基板之间形成一基板间介电层，所述基板间介电层中形成有多个穿导孔，这些穿导孔内分别设置一导电垫。

步骤s3：将一芯片以倒置方式置入所述第二基板的容置空间内，并将所述芯片的铝垫对准于所述第一基板下表面的导电线路层的导电凸块，并回焊以构成电性连接。

步骤s4：进行芯片隔离介电层填胶制程，在所述芯片的周围，比如所述芯片的两侧，填充芯片隔离介电层材料，以定位、固定并保护所述芯片；接着，在所述第二基板的下表面上形成一下介电层以覆盖所述第二基板的下表面的导电线路层，并在位于所述第二基板的下表面的导电线路层处具有多个开孔，以暴露所述第二基板的下表面的导电线路层的部分表面，所述第二基板的下表面的导电线路层的暴露表面可设置导电凸块。

步骤s5：感测组件倒装在第一基板上表面，并对准所述第一基板上表面的导电线路层上的导电凸块(或者焊球，焊球下方还具有球下冶金层)，并以回焊处理使所述感测组件与所述第一基板的导电线路层构成电性连接。

步骤s6：利用一盖体将所述感测组件罩盖，并将所述盖体固定于所述第一基板上，如果所述感测组件能感测气体压力，则所述盖体还开设出一开孔，所述盖体内的气体仅通过所述盖体上的开孔与外界气体连通。

总而言之，本发明的实施例提供一种芯片及感测组件的封装结构及其制作方法，先将第一基板与第二基板分别制作完成，再对准黏合，有别于现有方法在底板上分别将第二基板与第一基板依序堆栈置放在所述底板上，最后以重分布制程将铝垫与基板线路连接。

以上所述的仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制，是以，凡有在相同的创作精神下所作有关本发明的任何修饰或变更，皆仍应包括在本发明意图保护的范畴。