层404在50 nm和I Mm之间厚，并且特别地在一个实施例中是大约200 nm。根据各种实施例，牺牲层400比张力层404厚得多，例如诸如至少10倍厚。在替换实施例中，不管张力层404的厚度，牺牲层400可以任何厚度。
[0036]图8b示出在施加和根据第一掩模图案图案化光致抗蚀剂层406并对张力层404执行刻蚀工艺之后的结构。由此，图Sb示出根据第一掩模图案图案化的张力层404。
[0037]图8c示出在将薄膜408沉积在图案化的张力层404上之后的结构。在各种实施例中，薄膜408可以形成匹配张力层404的图案化的轮廓。在其它实施例中，可以沉积附加的牺牲层材料或另一材料并且该结构可以经历化学机械抛光(CMP)或等效工艺以在沉积薄膜408之前平面化该结构。根据各种实施例，薄膜408可以由任何类型的材料形成，例如硅、多晶硅、氧化物、任何半导体材料或这些层的组合。在其它实施例中，薄膜408可以由聚合物或金属形成。薄膜408可以如参考张力层404所描述的那样是任何厚度，例如诸如约200nmD
[0038]图8d示出在施加和根据第二掩模图案图案化光致抗蚀剂层410并对薄膜408执行进一步刻蚀工艺之后的结构。由此，图8d示出根据第二掩模图案图案化的薄膜408。
[0039]图8e示出在将张力层412沉积在图案化的薄膜408和图案化的张力层404上之后的结构。再次，张力层412可以遵循薄膜408的轮廓。在其它实施例中，该结构可以如上所述在沉积张力层412之前被平面化。张力层412可以如上面参考张力层404所描述的那样由任何材料和任何厚度形成。
[0040]图8f示出在施加和根据第三掩模图案图案化光致抗蚀剂层414并对张力层412执行另一刻蚀工艺之后的结构。由此，图8f示出根据第三掩模图案图案化的张力层412。
[0041]图8g和8h示出在释放步骤中去除光致抗蚀剂414以及去除牺牲层400之后所完成的测试结构的截面图。图Sg示出在制造期间没有被平面化的结构，以及图8h示出如上面所提到的在制造期间在层沉积之间被平面化的结构。如参考其它图所描述的，所述结构中的一些可能在去除牺牲层和释放薄膜之后断裂。在各种实施例中，张力层操作用于施加大约I GPa的张应力。在如图2-4中所描述的图案化切口的点处获取截面，但是相同的一般制造步骤可以应用于形成本文讨论的结构中的任何一种或等效结构。此外，本领域普通技术人员将认识到本文描述的各种步骤可以被修改以形成等效结构并且这种修改在本公开的范围内。
[0042]图9示出包括实施例测试结构101和功能块110的半导体晶片100的附加的顶视图。根据各种实施例，测试结构101可以包括如参考其它图描述的测试结构集合102和103，以及本质上是机械的或电气的其它测试结构。测试结构101可以如所示或者以任何其它布置分布在整个半导体晶片100上。功能块110可以包括机械结构(例如MEMS)、集成电路、或其组合。功能块115是类似于功能块110的功能块，除了测试结构101被包括在该功能块内以外。在各种实施例中，功能块是将在切割工艺中被单体化的各个管芯。由此，功能块115包括可以是管芯的一部分的测试结构101。
[0043]图10示出用于产生实施例测试结构的包括步骤502-512的另外的实施例制造顺序500的流程图。根据各种实施例，步骤502包括将牺牲材料布置在衬底上，步骤504包括将薄膜布置在牺牲材料上，以及步骤506包括将张应力材料布置在薄膜上。步骤508包括图案化张应力材料以暴露薄膜的一部分，以及步骤510包括图案化暴露部分中的薄膜以创建收缩区域。最后，步骤512包括去除牺牲材料以释放测试结构。
[0044]根据各种实施例，制造顺序500可以根据工艺步骤的另一次序被修改并且可以进一步包括其它处理步骤。特别地，可以根据参考图8a_8h描述的原理中的任何一个修改制造顺序500。例如，附加的张应力材料可以布置在薄膜下面，电极可以形成在衬底中，以及可以以任何次序执行附加的图案化步骤。
[0045]图11示出使用实施例测试结构确定薄膜的抗张强度的包括步骤552-558的实施例方法550的流程图。根据各种实施例，步骤552包括在晶片上制造多个不同的测试结构。该多个测试结构的每一个包括第一层(其是薄膜)和第二层(其是在张应力下的材料)。步骤554包括检查该多个不同的测试结构，以及步骤556包括识别该多个不同的测试结构的子集。该多个不同的测试结构的子集可以包括所有断开的测试结构。步骤558包括基于所识别的子集确定薄膜的抗张强度。
[0046]根据另外的实施例，方法550可以被修改以仅包括单个测试结构。在这样的实施例中，可以针对已知的或特定的断裂强度监控该结构。在一些实施例中，可以使用两个测试结构以便对断裂强度建立已知的上限和下限。在又另外的实施例中，在电气测试中也可以使用断裂的和未断裂的测试结构。在这样的实施例中，每个测试结构可以包括耦合到例如金属化体或接触焊盘的导电材料。电信号可以被施加到在形成测试结构的梁两端的导电材料。断裂的测试结构展示开路特性，并且未断裂的测试结构展示短路特性，其可以在测试期间提供有用的电性质。
[0047]根据各种实施例，方法550可以包括进一步的步骤和进一步的测试。本文描述的所有测试结构和等效物可以被包括在所述多个不同的测试结构中并且许多测试组可以被选择以便确定薄膜的抗张强度。此外，可以通过制造与不同薄膜或层相关联的多个测试结构来在晶片上测试多个薄膜层。
[0048]根据各种实施例，微制造的测试结构包括机械耦合在两个刚性锚部之间并布置在衬底之上的结构。该结构从衬底被释放并且包括机械耦合在所述两个刚性锚部之间的测试层。该测试层包括具有第一截面积的第一区域和具有比第一截面积小的第二截面积的收缩区域。该结构还包括布置在测试层的表面上与第一区域相邻的第一张应力层。
[0049]在各种实施例中，收缩区域的宽度从最宽点向最窄点逐渐变细。收缩区域的宽度也可以是恒定的。测试层可以具有孔，该孔形成紧接于该孔的收缩区域。测试结构还可以包括布置在该结构下面的衬底上的电极。在一些实施例中，测试结构包括布置在第一区域下面的测试层的底表面上的第二张应力层。第一张应力层可以布置在第一区域之上的测试层的顶表面上。在实施例中，第二截面积小于第一截面积的50%。第一张应力层可以被配置用于将张应力施加到测试层，该张应力不可操作用于引起测试层断裂。
[0050]根据各种实施例，微制造的测试结构包括制造在晶片上的多个张应力结构。所述多个张应力结构的每一个包括具有第一部分和第二部分的测试层和布置在测试层的第一部分上并且没有布置在测试层的第二部分上的第一张应力层。测试层的第二部分包括具有小于测试层的第一部分的截面积的收缩区域。所述多个张应力结构的第一张应力结构具有第一测试尺寸并且所述多个张应力结构的第二张应力结构具有第二测试尺寸。第二测试尺寸不同于第一测试尺寸。
[0051 ] 在各种实施例中，测试尺寸包括测试层的第一部分的平面区域、在收缩区域的中心处的测试层的宽度、收缩区域的长度或测试层的第二部分中的切口区域的平面面积。切口区域可以包括其中去除测试层、在测试层中形成孔的区域。在一些实施例中，切口区域具有矩形形状，切口区域具有圆形形状或者切口区域在测试层中包括两个孔。测试尺寸可以从对于第一张应力结构的第一值变化到对于最后张应力结构的第二值。
[0052]在各种实施例中，所述多个张应力结构的每一个还包括第二张应力层，所述第二张应力层布置在与第一张应力层相对的测试层的表面上和测试层的第一部分上并且没有布置在测试层的第二部分上。所述多个张应力结构的第一子集可以被配置成在制造期间或制造之后因通过第一张应力层施加到测试层的张应力而断开，以及所述多个张应力结构的第二子集可以被配置成在制造期间不断开。测试层可以在两个刚性锚部之间形成梁并且所述梁具有贯穿所述梁的整个长度的恒定宽度。在其它实施例中，测试层在两个刚性锚部之间形成梁并且所述梁具有贯穿所述梁的长度的锥形宽度，使得所述宽度在收缩区域中是最窄的。
[0053]根据各种实施例，微制造的测试结构包括制造在晶片上的多个张应力结构。所述多个张应力结构的每一个包括包含第一部分和第二部分的测试层和布置在测试层的第一部分上并且没有布置在测试层的第二部分上的张应力层。测试层的第二部分包括具有小于测试层的第一部分的截面积的收缩区域。所述多个张应力结构包括具有张应力层的张应力结构，所述张应力层被配置用于将不同的张应力密度施加到测试层上，相应的张应力层布置在所述测试层上。
[0054]在各种实施例中，所述多个张应力结构的第一子集被配置成在制造期间断开，以及所述多个张应力结构的第二子集没有被配置成在制造期间断开。第一和第二子集指示测试层的抗张强度。在一些实施例中，测试层在两个刚性锚部之间形成梁并且所述梁具有贯穿所述梁的长度的锥形宽度，使得所述宽度在收缩区域中是最窄的。在其它实施例中，所述梁具有贯穿所述梁的整个长度的恒定宽度，并且收缩区域在测试层中包括孔。所述多个张应力结构可以被配置有不同大小的收缩区域，使得一些收缩区域将在较低的张应力下断
m
ο
[0055]根据各种实施例，一种确定薄膜的抗张强度的方法包括在晶片上制造多个不同的测试结构，检查所述多个不同的测试结构，基于检查识别所述多个不同的测试结构的子集，以及基于所识别的子集确定薄膜的抗张强度。所述多个测试结构的每一个包括包含薄膜的第一层和具有在张应力下的材料的第二层。所述子集包括断开的测试结构。
[0