部电极32以及外部连接电极33，作为在它们的周围形成空腔的构造体而设置有壁部34。例如，绝缘膜20包括二氧化硅(S12)的绝缘膜21、氮化硅(SiN)的绝缘膜22。此外，壁部34也可以直接设置于半导体基板10的沟槽的底面上。另外，在使用玻璃、陶瓷或者树脂等的绝缘性较高的基板的情况下，也可以将下部电极31?外部连接电极33直接设置于基板上。
[0028]另外，下部电极31?壁部34由掺杂有杂质并具有导电性的多晶硅等形成。共振器的上部电极32包括悬臂(cantilever)状的构造体，构造体的一端被固定，构造体的另一端成为可动。外部连接电极33与下部电极31电连接，也可以与下部电极31—体地构成。此外，在图1中，并未图示与上部电极32电连接的外部连接电极。
[0029]在半导体基板10的沟槽内，由壁部34包围的区域成为空腔。空腔内的空间为高真空区域。在设置于空腔内的共振器中，通过对下部电极31与上部电极32之间施加交流电压，从而利用静电力来激励上部电极32的机械式的振动，进而检测出由于该机械式的振动而引起的下部电极31与上部电极32之间的静电电容的变化。
[0030]外部连接电极33例如具有扁平的棱柱或者圆柱的形状，在外部连接电极33的第I面(图中上面)的规定的区域的周围设置有绝缘膜41。而且，在外部连接电极33的第I面上设置有覆盖绝缘膜41的绝缘膜51。
[0031]在此，绝缘膜41为易于将膜厚设为较厚的绝缘膜，绝缘膜51为，与绝缘膜41相比在后述的脱模蚀刻工序中对于蚀刻液的耐性较高的绝缘膜。例如，绝缘膜41可以由二氧化硅(S12)等形成，绝缘膜51可以由氮化硅(SiN)等形成。
[0032]绝缘膜51与具有导电性的多晶硅膜52 —起构成了第I盖部50。此外，也可以在多晶硅膜52的表面上设置氮化钛(TiN)或者自对准硅化物等的膜。另外，多晶硅膜52的一部分被设置于外部连接电极33的第I面上的规定的区域内，并与外部连接电极33电连接。第I盖部50形成有开口(释放孔)50a，并通过开口 50a以外的部分覆盖空腔。
[0033]将空腔内设为减压状态(真空状态)，在第I盖部50的表面上通过铝(Al)等的金属而形成有第2盖部60。此外，第I盖部50的表面是指，与第I盖部50的空腔侧的面成为表背关系的面。第2盖部60包括经由多晶硅膜52而与外部连接电极33的第I面的规定的区域电连接的中间导电体61、和将第I盖部的开口 50a封闭的封闭部62。
[0034]如此，包括与共振器的外部连接电极33电连接的中间导电体61、与将第I盖部的开口 50a封闭的封闭部62的第2盖部60被设置在第I盖部50的表面上，因此能够使用比较简单的构造以及制造方法来实现高性能的MEMS设备中所要求的高真空的空腔封闭。
[0035]在第2盖部60的表面上设置有二氧化硅(S12)或者BPSG(Boron PhosphorusSilicon Glass:硼磷硅玻璃)等的绝缘膜70。绝缘膜70与绝缘膜41或者51相接，并使中间导电体61与封闭部62绝缘。如图1所示，绝缘膜70也可以通过贯穿第2盖部60以及绝缘膜51而与绝缘膜41相接来构成绝缘分离部。由此，能够利用绝缘膜41、绝缘膜51以及绝缘膜70而使中间导电体61切实地与封闭部62绝缘分离。
[0036]绝缘膜70可以在形成半导体电路元件的半导体基板10的第2区域内延伸。在半导体基板10的第2区域内设置有半导体电路元件。例如，在半导体基板10内设置有成为MOS场效应晶体管(MOSFET)的源极和漏极的杂质扩散区域81和82，在半导体基板10上经由栅极绝缘膜而设置有栅电极83。另外，设置有至少贯通绝缘膜70而与杂质扩散区域81和82以及栅电极83电连接的钨(W)等的连接插头(电极)91等。
[0037]因此，在半导体基板10的第I区域内，贯穿绝缘膜70而与中间导电体61电连接的导电体可以由与连接插头91相同的材料形成。例如，设置有贯穿绝缘膜70而与中间导电体61电连接的钨(W)等的连接插头(电极)92。例如，利用设置于绝缘膜70的表面上的铝(Al)等的布线100而将连接插头91与连接插头92电连接。由此，能够将共振器的外部连接电极33与MOS场效应晶体管电连接。
[0038]如此，通过作为功能元件用的连接部件而使用由与半导体电路元件用的连接部件相同的材料形成的导电体，从而能够将功能元件用的连接部件的材料兼用为高性能的半导体电路元件用的连接部件的材料。另外，由于空腔被形成于半导体基板10的沟槽内，因此形成于半导体基板10上的层构造被平坦化，从而易于形成布线层。而且，能够使功能元件用的连接插头92的上端的高度与半导体电路元件用的连接插头91的上端的高度对齐，从而通过设置于同一层上的布线而对两者进行连接。
[0039]接下来，对图1所示的MEMS设备的制造方法进行说明。
[0040]图2以及图3为本发明的一种实施方式所涉及的MEMS设备的制造工序的剖视图。首先，如图2(a)所示，例如在由单晶硅等构成的半导体基板10的主面的一部分上通过光刻法尔设置抗蚀剂11并进行干式蚀刻，由此在半导体基板10的主面的第I区域内形成较深的沟槽(深沟槽)10a。然后，去除抗蚀剂11。
[0041]接下来，如图2(b)所示，在半导体基板10的沟槽的底面上形成绝缘膜20。例如，绝缘膜20包括二氧化硅(S12)的绝缘膜21、氮化硅(SiN)的绝缘膜22。氮化硅(SiN)的绝缘膜22能够承受后述的用于去除的空腔内的牺牲膜的湿式蚀刻(脱模蚀刻)。
[0042]另外，在半导体基板10的沟槽的底面上经由绝缘膜20而形成掺杂有杂质并具有导电性的多晶硅等，并通过使用抗蚀剂的干式蚀刻来进行图案形成，从而形成共振器的下部电极31。而且，在于下部电极31上形成间隙牺牲膜23之后，形成具有导电性的多晶硅等，并通过使用了抗蚀剂的干式蚀刻来进行图案形成，从而形成共振器的上部电极32、外部连接电极33和壁部34。然后，通过湿式蚀刻来去除间隙牺牲膜23。
[0043]由此，在半导体基板10的沟槽的底面上经由绝缘膜20而形成了具有外部连接电极的共振器、以及在共振器的周围形成空腔的构造体即壁部34。此外，壁部34也可以直接被设置于半导体基板10的沟槽的底面上。另外，在使用玻璃、陶瓷或者树脂等的绝缘性较高的基板的情况下，也可以将下部电极31?外部连接电极33直接设置于基板上。
[0044]接下来，在形成了共振器等的半导体基板10的表面上通过等离子体CVD法而堆积二氧化娃(S12)等的绝缘膜，然后通过CMP(Chemical Mechanical Polishing:化学机械研磨)来研磨二氧化硅(S12)等的绝缘膜，并通过蚀刻来进行图案形成。其结果如图2(c)所示，在外部连接电极33的表面的规定的区域33a的周围形成了二氧化硅(S12)等的绝缘膜41，并且在空腔内作为牺牲膜而形成了二氧化硅(S12)等的绝缘膜42。
[0045]接下来，在形成有绝缘膜41和42等的半导体基板10的表面上形成了氮化硅(SiN)等的绝缘膜后，通过使用抗蚀剂的干式蚀刻而对氮化硅(SiN)等绝缘膜进行图案形成。其结果如图3(a)所示，形成了氮化硅(SiN)等的绝缘膜51。绝缘膜51在外部连接电极33的第I面上覆盖绝缘膜41，并且覆盖空腔的一部分。
[0046]另外，在形成有绝缘膜51等的半导体基板10的表面上形成了具有导电性的多晶硅膜后，通过使用抗蚀剂的干式蚀刻而对多晶硅膜进行图案形成。其结果如图3(a)所示，形成了包括绝缘膜51以及多晶硅膜52的第I盖部50。第I盖部50上形成有开口 50a，并通过开口 50a以外的部分而覆盖空腔。在此，多晶硅膜52的一部分被设置于外部连接电极33的第I面上的规定的区域内，并与外部连接电极33电连接。
[0047]接下来，对于形成了第I盖部50等的半导体基板10的表面进行槽加工、二氧化硅(S12)等的绝缘膜的形成、绝缘膜的平坦化等。然后，如图3(b)所示，在半导体基板10的第2区域内，作为半导体电路元件而例如形成MOS场效应晶体管(MOSFET)。
[0048]S卩，在半导体基板10上经由栅极绝缘膜而形成了栅电极83，在栅电极83的两侧的半导体基板10内形成了成为源极和漏极的杂质扩散区域81和82。另外，也可以在栅极绝缘膜以及栅电极83的侧壁形成具有绝缘性的侧壁。而且，可以在侧壁的周围的区域形成具有规定的厚度的绝缘膜。
[0049]另外，在形成了 MOS场效应晶体管等的半导体基板10的表面上