硅胶以外，还包括锗或硅胶-锗。基板的种类可由镓-砷基板、陶瓷基板、石英基板及显示用玻璃基板等构成。
[0052]其次，向第I基板12内注入不纯物，对第I基板12进行热处理而形成下部电极14。若注入不纯物而形成下部电极14，下部电极14不会在第I基板12的上部面凸出而形成于第I基板12内。这样形成的下部电极14具有与下部电极14的上部面及第I基板12的上部面相同的等级(level)。另外，变形的实施例中，下部电极14可布置成在第I基板12a的上面突出。
[0053]注入不纯物的工艺可包括离子植入工艺或掺杂工艺。注入不纯物的工艺中，可使用如PH3、八通3等η型不纯物源或BF 3、8(:13等ρ型不纯物源。这时，下部电极14可具有导电优秀的导体的特性。
[0054]基板12a上可形成非晶碳薄膜而作为牺牲层。参照图9，可在内部形成下部电极14的第I基板12上形成非晶碳薄膜16。形成所述非晶碳薄膜16的步骤中，可利用化学气相沉积而形成非晶碳薄膜16。非晶碳薄膜16可根据多种技术而蒸镀，但因成本效益及膜特性可调整性，可使用等离子强化化学气相蒸镀(PECVD)法等。
[0055]实施这种化学气相沉积的温度为200°C至600°C。例如，若将氩用为稀释气体，基板温度在蒸镀时减少到低温，如约300°C。处理基板的更低温度可降低程序的热负载(thermal budget)，能够在掺杂物移动时保护形成于基板上的器件。并且，与半导体后工艺相同的温度下实现工艺。因此，能够充分利用已在以往的半导体工艺中使用的工艺技术，能够降低制造成本。
[0056]参照图10，可在第I基板12及非晶碳薄膜16上形成上部结构物。上部结构物可包括第2基板18a及上部电极20。第2基板18a可以是硅衬底等。第2基板18a在MEMS器件中相当于器件层。可通过硅衬底的接合及/或薄型化(thinning)而任意地调整器件层的厚度，例如，可具有ΙΟμπι至ΙΟΟμπι的范围。继而，在第2基板18a上实施露光、蚀刻及清洗工艺。例如，所述蚀刻工艺可通过所谓的DeepRIE (Reactive 1n Etching-反应离子刻蚀)方式实施。
[0057]第2基板18a可包括多种形态的既定的结构物。例如，向第2基板18a的既定的部位注入不纯物而对第2基板18a进行热处理而形成上部电极20。注入不纯物的工艺可包括离子植入工艺或掺杂工艺。另外，注入不纯物的工艺中可使用如PH3、八通3等η型不纯物源或BF3、8(:13等ρ型不纯物源。
[0058]形成上部结构物的步骤还可包括:根据化学气相沉积而蒸镀钨的步骤。根据化学气相沉积的钨蒸镀可利用WF6/H2混合气体而生成。WF6可根据硅胶、氢气及硅烷(Silane)而还原，若与硅胶接触，从硅胶的还原反应开始选择性反应。氢还原反应通过形成插件而在核生成层上快速地蒸镀钨，硅烷(silane)还原反应具有更快得蒸镀速度及获得比氢还原反应中更小的鹤结晶粒大小。根据这种反应形成的鹤薄膜的阶梯覆盖(step coverage)特性良好，相比其他物质，电阻成分低，可利用为重要的导线材料。
[0059]参照图10至图11，可消除夹杂在下部电极14与上部电极20之间的非晶碳薄膜16的一部分而形成非晶碳薄膜图案16b。消除非晶碳薄膜16的一部分的工艺可在上部结构物中的至少一个，例如，形成第2基板18a后消除，可利用湿式蚀刻及/或干式蚀刻。例如，可利用干式蚀刻方式中的一个即氧气O2等离子(Plasma)而选择性地消除非晶碳薄膜16的一部分。若利用氧气O2等离子(Plasma)，与更多种类的无机物之间，具有优秀的蚀刻选择比，也容易调整薄膜厚度。因此，下部电极14易于调整与上部电极20之间的隔离距离，易于确保静电容量的均匀性，能够确保MEMS器件的稳定的动作。
[0060]另外，上部结构物除了第2基板18a及上部电极20之外，还可包括焊接接合层24及包装覆盖层26。包装覆盖层26可粘贴到第2基板18a上，包装覆盖层26的内部28可密封而维持真空，第2基板18a与包装覆盖层26之间可夹杂焊接接合层24。形成焊接接合层24的物质可包括金、银、铜、锡、铟及硅胶中的至少一个以上而构成。例如，焊接接合层24可由铜/锡、金/铟、金/锡、金/硅胶、铜/金/锡等多种二元系或三元系的焊料合金构成。
[0061]如前所述，根据本发明的技术思想的MEMS器件在硅胶基板上作为牺牲层而形成非晶碳薄膜图案，能够使用根据化学气相沉积的钨蒸镀工艺，阶梯覆盖(Step Coverage)优秀，能够制作在配线的模样或电气特性方面优秀的器件。并且，在与半导体后工艺相同的温度实现工艺，能够充分利用以往的半导体工艺中已使用的工艺技术。
[0062]本发明参考以附图中图示的实施例而进行了说明，但这只是例示性的，在本技术领域具有一般知识的人能够理解到由此可进行多种变形及均等的其他实施例。因此，本发明的真正技术保护范围应根据专利权利要求范围的技术思想而规定。
【主权项】
1.一种MEMS器件制造方法，其特征在于，包括，如下步骤: 形成下部结构物的步骤； 作为牺牲层，在所述下部结构物上形成非晶碳薄膜的步骤； 在所述非晶碳薄膜上形成绝缘支持层的步骤； 在所述绝缘支持层上形成蚀刻保护膜，一次蚀刻所述绝缘支持层及所述非晶碳薄膜，贯通所述绝缘支持层及所述非晶碳薄膜而形成露出所述下部结构物的多个导通孔的步骤； 在所述绝缘支持层上形成包括传感器结构的上部结构物的步骤； 形成贯通所述绝缘支持层的至少一个贯通孔的步骤；及 通过所述多个贯通孔消除全部所述非晶碳薄膜，使所述下部结构物与所述上部结构物相互隔离地布置的步骤。2.根据权利要求1所述的MEMS器件制造方法，其特征在于， 形成所述非晶碳薄膜的步骤，利用化学气相沉积法(CVD)实现。3.根据权利要求2所述的MEMS器件制造方法，其特征在于， 执行所述化学气相沉积的温度为200°C至600°C。4.根据权利要求1所述的MEMS器件制造方法，其特征在于， 消除所述非晶碳薄膜的步骤包括干式蚀刻方式。5.根据权利要求4所述的MEMS器件制造方法，其特征在于， 所述干式蚀刻方式利用氧气O2等离子(Plasma)而实现。6.根据权利要求1所述的MEMS器件制造方法，其特征在于， 所述形成上部结构物的步骤，还包括:在所述非晶碳薄膜上形成绝缘支持层的步骤。7.根据权利要求1所述的MEMS器件制造方法，其特征在于， 所述形成多个导通孔的步骤之后，还包括:在所述多个下部电极上形成多个金属锚而使其通过所述多个导通孔与所述多个下部电极连接的步骤。8.根据权利要求6所述的MEMS器件制造方法，其特征在于， 所述形成上部结构物的步骤，还包括:在所述绝缘支持层上形成吸收层的步骤。9.根据权利要求1所述的MEMS器件制造方法，其特征在于， 所述下部结构物，包括:用于控制所述传感器结构的可读集成电路(ROIC)。10.根据权利要求8所述的MEMS器件制造方法，其特征在于， 所述传感器结构包括红外线传感器。11.根据权利要求1所述的MEMS器件制造方法，其特征在于， 所述牺牲层的厚度为0.5至5 μm范围.12.根据权利要求1所述的MEMS器件制造方法，其特征在于， 所述贯通所述绝缘支持层及所述非晶碳薄膜而形成露出所述下部结构物的多个导通孔的步骤，可通过一次光刻工艺实现。
【专利摘要】本发明公开一种将非晶碳薄膜利用为牺牲层的MEMS器件制造方法。根据本发明的一实施例，包括如下步骤：形成下部结构物；作为牺牲层，在所述下部结构物上形成非晶碳薄膜；在所述非晶碳薄膜上形成包括传感器结构的上部结构物；消除所述非晶碳薄膜而使所述下部结构物与所述上部结构物相互隔离地布置。
【IPC分类】B81B1/00
【公开号】CN104955765
【申请号】CN201380071919
【发明人】林声圭, 金暎洙, 金熙渊, 姜敏浩, 吴在燮, 李贵鲁
【申请人】韩国科学技术院
【公开日】2015年9月30日
【申请日】2013年2月1日
【公告号】WO2014119810A1