1。此外，通常，下部电极51、52以及上部电极53分别使用硅来形成，而多数金属的比重大于硅。因此，通过利用金属来构成凸部541，能够增大包含可动部531的振动系统的质量，实现可动部531的小型化，并能够实现该振动系统的低频率化。
[0100]此处，作为构成金属部54的金属，只要是能够使得凸部541减轻可动部531固着于下部电极51的材料即可，可根据可动部531的设计适当选择，而没有特别限定，可以使用各种金属，但优选使用能够在半导体工艺中成膜的材料。
[0101]此外，优选的是，构成凸部541的材料的熔点高于构成下部电极51以及上部电极53中的至少一方的材料(即硅)的熔点。由此，即使可动部531与下部电极51经由凸部541短路而在凸部541中流过过电流，也能够减轻凸部541熔融的情况。
[0102]此外，优选的是，构成凸部541的材料的杨氏模量大于构成下部电极51的材料的杨氏模量。由此，即使凸部541与下部电极51接触，也不易变形，从而能够减轻凸部541的变形导致的特性变化(例如可动部531的振动特性的变化)。此外，当在下部电极51的靠可动部531侧的面上设置有凸部的情况下，只要使该凸部的构成材料的杨氏模量大于可动部531的构成材料的杨氏模量即可。
[0103]此外，优选的是，构成凸部541的材料对于含有氟酸的蚀刻液具有耐受性。由此，如后面详细描述的那样，在对由氧化硅膜构成的牺牲层进行蚀刻而在可动部531和下部电极51之间形成间隙时，能够减轻凸部541被蚀刻的情况。
[0104]关于以上那样的凸部541的构成材料，优选使用钨或钨合金来作为构成金属部54的金属。钨的熔点极高。因此，即使可动部531与下部电极51经由凸部541短路而在凸部541中流过过电流，也能够减轻凸部541熔融的情况。此外，钨的硬度极高，因此，即使凸部541与下部电极51接触，也不易变形，从而能够减轻凸部541的变形导致的特性变化。
[0105]此外，凸部541的高度h(突出量)根据可动部531与下部电极51之间的距离gl而不同，只要能够减轻可动部531固着于(粘连于)下部电极51的情况即可，没有特别限定，例如设为0.1 μπι以上且10 μm以下左右。
[0106]此外，关于凸部541的宽度W，只要能够减轻可动部531固着于(粘连于)下部电极51的情况即可，没有特别限定，例如设为0.1 μπι以上且10 μπι以下左右。
[0107]此外，凸部541的末端与下部电极51之间的距离g2被设定为如下程度:在如上述那样驱动振动元件5时，凸部541不会与下部电极51接触。
[0108](MEMS结构体的制造方法)
[0109]接下来，对MEMS结构体I的制造方法进行简单说明。
[0110]图3是示出图1所示的MEMS结构体的制造工序(固定电极形成工序)的图，图4是示出图1所示的MEMS结构体的制造工序(可动电极形成工序)的图，图5是示出图1所示的MEMS结构体的制造工序(腔室形成工序)的图。以下，基于这些图来进行说明。
[0111][振动元件形成工序]
[0112]-准备基板的工序-
[0113]首先，如图3的(a)所示，准备半导体基板21 (硅基板)。
[0114]此外，当在半导体基板21上及其上方形成半导体电路的情况下，在半导体基板21的上表面中的不形成绝缘膜22以及绝缘膜23的部分处，通过离子掺杂形成半导体电路的MOS晶体管的源极以及漏极。
[0115]接下来，如图3的(b)所示，在半导体基板21的上表面形成绝缘膜22 (氧化硅膜)。
[0116]绝缘膜22(氧化硅膜)的形成方法没有特别限定，例如可以使用热氧化法、溅射法、CVD法等。此外，绝缘膜22可根据需要进行构图，例如，在半导体基板21的上表面或其上方形成半导体电路的情况下，以使半导体基板21的上表面的一部分露出的方式，对绝缘膜22进行构图。
[0117]然后，如图3的(C)所示，在绝缘膜22上形成绝缘膜23 (氮化硅膜)。
[0118]作为绝缘膜23(氮化硅膜)的形成方法，没有特别限定，例如，可以使用溅射法、CVD法等。此外，绝缘膜23可根据需要进行构图，例如，当在半导体基板21的上表面或其上方形成半导体电路的情况下，以使半导体基板21的上表面的一部分露出的方式对绝缘膜23进行构图。
[0119]-形成固定电极形成用膜的工序-
[0120]接下来，如图3的(d)所示，在绝缘膜23上形成用于形成导体层24以及下部电极51,52的导体膜71 (固定电极形成用膜)。
[0121]具体而言，例如，在绝缘膜23上，利用溅射法、CVD法等形成由多晶硅或非晶硅构成的硅膜，然后在该硅膜中掺杂磷等杂质，由此形成导体膜71。此外，根据绝缘膜23的结构，也可以在外延地生长出的硅膜中掺杂磷等杂质，由此形成导体膜71。
[0122]接下来，如图3的(e)所示，对导体膜71构图，形成导体层24以及下部电极51、52。
[0123]具体而言，例如，在导体膜71上涂布光致抗蚀剂，按照导体层24以及下部电极51、52的形状(俯视时形状)进行构图，形成光致抗蚀剂膜。然后，使用该光致抗蚀剂膜作为掩模，对导体膜71进行蚀刻，然后去除光致抗蚀剂膜。由此，形成导体层24以及下部电极51、52。
[0124]此外，在半导体基板21的上表面或其上方形成半导体电路的情况下，例如，与下部电极51、52等的构图同时地，对导体膜71进行构图，形成半导体电路的MOS晶体管的栅电极。
[0125]-形成牺牲层的工序-
[0126]接下来，如图4的(a)所示，在下部电极51上，形成牺牲层72。在本实施方式中，在下部电极52上的一部分(形成固定部532的部分)以外的整个区域，形成牺牲层72。在该牺牲层72上，与形成固定部532的部分对应地形成开口 721。
[0127]在本实施方式中，牺牲层72为氧化硅膜，在后述的工序中，将一部分去除，剩余部分成为层间绝缘膜61。此外，在省略层间绝缘膜61的情况下，也可以使牺牲层72形成为仅覆盖下部电极51。此外，牺牲层72也可以是由PSG (掺磷玻璃)等构成。
[0128]此外，牺牲层72的形成方法没有特别限定，例如，可以使用溅射法或CVD法等。
[0129]-形成可动电极形成用膜的工序-
[0130]接下来，如图4的(b)所示，在开口 721内以及牺牲层72上，形成用于形成上部电极53的导体膜73 (可动电极形成用膜)。
[0131]具体而言，例如，在开口 721内以及牺牲层72上，利用溅射法、CVD法等沉积多晶硅或非晶硅而形成硅膜，然后，在该硅膜中掺杂磷等杂质，由此形成导体膜73。此外，根据牺牲层72的结构，也可以在外延地生长出的硅膜中掺杂磷等杂质，由此形成导体膜73。此外，娃膜也可以利用回蚀或CMP (chemical mechanical plishing:化学机械抛光)等进行平坦化。
[0132]-利用金属形成凸部的工序_
[0133]接下来，如图4的(C)所示，在导体膜73中形成贯通孔534。此时，以与贯通孔534连续的方式，在牺牲层72中形成与凸部541对应的形状的凹部722。S卩，在由导体膜73以及牺牲层72构成的层叠体中，以成为与金属部54对应的形状的方式，形成由贯通孔534以及凹部722构成的凹部731。
[0134]凹部731的形成方法没有特别限定，例如，可以使用干式蚀刻。通过使用干式蚀亥IJ，能够利用形成贯通孔534时的过蚀刻，简单地形成微小的凹部722。此外，在进行干式蚀刻时，可以把利用光刻得到的抗蚀剂膜用作掩模。
[0135]接下来，如图4的(d)所示，在凹部731内填充金属，形成金属部54。
[0136]具体而言，例如，在凹部731内以及导体膜73上，利用溅射法、CVD法等沉积钨等金属而形成金属膜，然后，针对该金属膜，通过回蚀或CMP等，去除凹部731内部以外的无用部分，而仅在凹部731内残留有金属。由此，能够利用金属形成金属部54，该金属部54具有从导体膜73的靠导体膜71侧的面突出的凸部541。此外，在形成金属膜时，可以分多次地沉积金属，在该情况下，在第I次或第2次的金属的沉积中，作为金属，可以使用钛及氮化钛等来形成胶层。
[0137]接下来，如图4的(e)所示，对导体膜73进行构图，形成上部电极53。
[0138]具体而言，例如，在导体膜73上涂布光致抗蚀剂，按上部电极53的形状(俯视时形状)进行构图，形成光致抗蚀剂膜。进而，使用该光致抗蚀剂膜作为掩模，对导体膜73进行蚀刻，然后去除光致抗蚀剂膜。由此，形成上部电极53。
[0139]如上所述，形成具有下部电极51、52以及上部电极53的振动元件5。
[0140][腔室形成工序]
[0141]如图5的(a)所示，在上部电极53以及牺牲层72的上侧，形成层间绝缘膜74、75、布线层63、65以及表面保护膜66。
[0142]具体而言，例如，在上部电极53以及牺牲层72上，利用溅射法、CVD法等形成氧化硅膜，对该氧化硅膜进行蚀刻来进行构图，由此，形成层间绝缘膜74，该层间绝缘膜74呈与布线层63对应的形状且形成有贯通孔。进而，以填充层间绝缘膜74的贯通孔的方式，在层间绝缘膜74上，利用溅射法、CVD法等形成由铝构成的膜，针对该膜，通过蚀刻来进行构图(去除无用部分)，由此形成布线层63。
[0143]然后，在与层间绝缘膜74同样地形成层间绝缘膜75后，与布线层63同样地形成布线层65。此外，在形成布线层65后，利用溅射法、CVD法等，形成作为氧化硅膜、氮化硅膜、聚酰亚胺膜、环氧树脂等的表面保护膜66。
[0144]此外，这样的层间绝缘膜与布线层的层叠结