1可以是氧化硅、氮化硅、旋涂的非晶碳(SOC)，CVD沉积的非晶碳、硅基抗反射材料(SiARC)中的一种，或者是氧化硅/氮化硅、Si ARC/S0C/氧化硅或氮化硅的复合结构，或是由其他电介质材料组合而成的复合结构，以满足不同线宽尺寸对转移的要求。当然，也可以采用其他薄膜形成该硬掩模层，本发明对此不作严格限定。
[0037]然后，在硬掩模层101上形成缓冲层104。该缓冲层104可以是非晶硅或多晶硅。可以通过已知的沉积工艺，例如CVD、原子层沉积、外延等，在硬掩模层101上外延形成非晶硅或多晶硅的缓冲层104。
[0038]随后，利用嵌段共聚物定向自组装技术在缓冲层104上形成嵌段共聚物层105。可以采用已有的DSA技术，例如制图外延法(Graphoepitaxy)或者表面化学图案(Surf aceChemical Pattern)法，形成嵌段共聚物层105，本发明对形成嵌段共聚物的DSA技术不做具体限定。通过改变嵌段共聚物的链长、组成、退火条件等，使其在薄膜、孔、槽中进行定向自组装，可以形成不同的嵌段共聚物层图案，如球状、柱状、层状等。本发明对嵌段共聚物层的图案不做具体限定。
[0039]根据本发明的一个实施方式，嵌段共聚物层105可以由二元嵌段共聚物形成。然而，该嵌段共聚物层105也可以由多元嵌段共聚物形成。该嵌段共聚物可以选自PS-b-PMMA、PS-b-PSS1、PS-b-roMS或者PS-b-PVP等二元嵌段共聚物或其他多元共聚物，但本发明不限于此。作为一个例子，在本发明中采用二嵌段共聚物PS-b-PMMA形成嵌段共聚物层105。然而，在其他例子中，可以采用任何适当的嵌段共聚物形成嵌段共聚物层105。此处，作为一个例子，嵌段共聚物层105包括由第一组分PMMA构成的第一区域103和由第二组分PS构成的第二区域102。
[0040]接下来，如图2所示，去除由第一组分PMMA构成的第一区域103，保留由第二组分PS构成的第二区域102，形成嵌段共聚物图案。可以采用氧等离子体刻蚀等适当方法去除第一区域103，本发明对此不做具体限定。
[0041]随后，如图3所示，以嵌段共聚物的第二组分构成的第二区域102为掩模，刻蚀缓冲层104，形成缓冲层图案。缓冲层104可以由非晶硅或多晶硅形成。可以采用任何适当的刻蚀工艺，例如等离子体刻蚀、离子铣、反应离子刻蚀、高密度等离子体刻蚀等干法刻蚀工艺，对缓冲层104进行刻蚀。本发明对此不做具体限定。
[0042]接着，如图4所示，以缓冲层图案为掩模，对硬掩模层101进行刻蚀。可以采用等子体干法刻蚀技术将缓冲层的图形转移到下面的硬掩模101上，形成硬掩模层图案。
[0043]至此，完成了根据本发明的定向自组装模板转移方法的所有步骤。
[0044]可选的是，根据本发明的定向自组装模板转移方法还可以进一步包括以硬掩模层图案为掩模，对半导体衬底100进行刻蚀的步骤。具体来说，可以采用等离子体刻蚀等干法刻蚀技术对半导体衬底100进行刻蚀，形成衬底图案。此处的衬底图案可以是为槽、孔、洞、线型及其他规则或非规则图形或图案。在此处形成的半导体结构的基础上，可以根据已有的半导体制造工艺，形成源漏区、栅极等半导体结构，最终形成所需的半导体器件。
[0045]在现有技术中，通常以Al2O3作为掩模层，使得掩模层图案向下层S12层转移过程中产生的附产物易于沉积在底部，导致掩模层难以彻底打开，因此往往需要大量的过刻蚀及必要的清洗过程，使得较难控制。
[0046]根据本发明的定向自组装模板转移方法，在硬掩模层101与嵌段共聚物层105之间形成了由非晶硅或多晶硅构成的缓冲层104。由于缓冲层104具有对PS较高的抗蚀性，因此在刻蚀过程中先将PS层图案转移到缓冲层104上形成缓冲层图案，然后再将缓冲层图案转移到下面的硬掩模层上。由于在本发明的定向自组装模板转移方法中引入了由非晶硅或多晶硅构成的缓冲层，降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖，因此能够得到高保真和重复性好的刻蚀结构。
[0047]根据本发明的定向自组装模板转移方法克服了现有技术中的上述缺陷，简化了工艺过程且易于制备，有利于降低成本并实现大规模生产。
[0048]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0049]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易理解，对于目前已存在或者以后即将开发出的工艺、结构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、结构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【主权项】
1.一种定向自组装模板转移方法，包括: 1)提供半导体衬底，在所述半导体衬底上形成掩模层； 2)在所述掩模层上形成缓冲层； 3)在所述缓冲层上形成嵌段共聚物； 4)对所述嵌段共聚物进行定向自组装，分别形成由所述嵌段共聚物的第一组分和第二组分构成的第一区域和第二区域； 5)选择性去除所述第一区域并保留所述第二区域以形成预定图案； 6)利用所述预定图案对所述缓冲层进行刻蚀以形成缓冲层图案；以及 7)以所述缓冲层图案为掩模，对所述掩模层进行刻蚀，以形成掩模层图案。2.根据权利要求1所述的方法，进一步包括:利用所述掩模层图案对所述衬底进行刻蚀，形成衬底图案。3.根据权利要求1或2所述的方法，其中，所述缓冲层为多晶硅或非晶硅。4.根据权利要求1或2所述的方法，其中，所述掩模层是氧化硅、氮化硅、旋涂的非晶碳(SOC)或CVD沉积的非晶碳、硅基抗反射材料Si ARC中的一种，或者是氧化硅/氮化硅、SiARC/S0C/氧化硅或氮化硅的复合结构。5.根据权利要求1或2所述的方法，其中，刻蚀所述缓冲层的气体为以下之一或其组合:碳氟基气体，卤基气体、SF6。6.根据权利要求5所述的方法，其中，所述卤基气体为以下之一或其组合:C12、HBr。7.根据权利要求1所述的方法，其中，刻蚀所述掩模层的气体为碳氟基气体和氧化性气体的组合气体。8.根据权利要求7所述的方法，其特征在于，所述碳氟基气体为以下之一或其组合:CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8。9.根据权利要求7所述的方法，其中，所述氧化性气体为以下之一或其组合:02、CO。10.根据权利要求1或2所述的方法，其中，所述半导体衬底是体硅、501、6^6601、应变硅、GeSi等硅基或锗基四族材料中的一种，或者是II1、V族非硅基材料。
【专利摘要】本发明提供了一种定向自组装模板转移方法，包括：提供半导体衬底，在所述半导体衬底上形成掩模层；在所述掩模层上形成缓冲层；在所述缓冲层上形成嵌段共聚物；对所述嵌段共聚物进行定向自组装，分别形成由所述嵌段共聚物的第一组分和第二组分构成的第一区域和第二区域；选择性去除所述第一区域并保留所述第二区域以形成预定图案；利用所述预定图案对所述缓冲层进行刻蚀以形成缓冲层图案；以及以所述缓冲层图案为掩模，对所述掩模层进行刻蚀，以形成掩模层图案。在本发明的定向自组装模板转移方法中引入了由非晶硅或多晶硅构成的缓冲层，降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖，因此能够得到高保真和重复性好的刻蚀结构。
【IPC分类】G03F7/00, B81C1/00, H01L21/027
【公开号】CN105565261
【申请号】CN201610067780
【发明人】孟令款, 闫江
【申请人】中国科学院微电子研究所
【公开日】2016年5月11日
【申请日】2016年1月29日