专利名称：电子电路的形成方法
技术领域：
本发明涉及一种通过蚀刻压延铜箔或电解铜箔进行电路形成的电子电路的形成方法。
背景技术：
电子/电气设备中广泛使用印刷电路用铜箔，该印刷电路用铜箔一般情况下通过粘合剂、或不使用粘合剂而在高温高压下粘合到合成树脂板或薄膜等基材上，制造出覆铜层压板，之后为了形成要实现的电路，通过抗蚀剂涂布及曝光工序印刷电路，进一步经过去除铜箔的不需要部分的蚀刻处理，再进一步焊锡各种元件，形成电子设备用的印刷电路。该印刷电路中使用的铜箔根据其制造方法种类的不同大致分为电解铜箔及压延铜箔，但均对应印刷电路板的种类、质量要求来使用。这些铜箔具有与树脂基材粘接的面和非接触面，分别实施特殊的表面处理(加工处理)。并且，如同多层印刷布线板的内层中使用的铜箔一样，也存在双面具有与树脂的粘接功能的情况(双加工处理)。电解铜箔一般情况下使铜电沉积于旋转鼓，对其进行连续剥离以制造铜箔，但在制造时，与旋转鼓接触的面是光泽面，其相反一侧的面具有多个凹凸(粗糙面)。但在该粗糙面中，为了进一步提高与树脂基板的粘合性，一般附着0. 2 3 μ m左右的铜粒子。进一步，还存在为了在增强该凹凸的基础上防止铜粒子的脱落而形成较薄镀层的情况。将这一系列的工序称为粗糙化处理。该粗糙化处理不仅电解铜箔需要进行，压延铜箔也需要进行，同样的粗糙化处理在压延铜箔中也实施。使用上述铜箔，通过热冲压法、连续法制造覆铜层压板。该层压板例如以热冲压法为例，进行环氧树脂的合成、酚醛树脂向纸基材的浸泡、干燥，制造出预浸料坯，进一步组合该预浸料坯和铜箔，通过冲压机进行热压成型，经过这些工序等来制造。除此以外还包括以下方法在铜箔上使聚酰亚胺前体溶液干燥及固化，在上述铜箔上形成聚酰亚胺树脂层。这样制造的覆铜层压板为了形成目标的电路，通过抗蚀剂涂布及曝光工序印刷电路，进一步进行去除铜箔的不需要部分的蚀刻处理，在进行蚀刻并形成电路时，存在该电路无法变为所希望的宽度的问题。这是指，蚀刻后的铜箔电路的铜部分从铜箔表面朝向、即朝向树脂层尾部扩散地被蚀刻(产生滴流)。当产生较大“滴流”时，存在树脂基板附近产生铜电路短路、形成次品的情况。需要尽量减小该“滴流”，为了防止这种尾部扩散的蚀刻不良，可考虑延长蚀刻时间，进行较多蚀刻，以减少该“滴流”。但这种情况下，当存在已经达到规定宽度尺寸的地方时，其被进一步蚀刻，因而该铜箔部分的电路宽度相应地变小，无法获得电路设计的目标的平均的线宽(电路宽度)，尤其是在该部分(被细线化的部分)产生发热，有时会产生断线问题。在电子电路的精细图形化进一步提高的情况下，当前该蚀刻不良导致的问题越发突出，在电路形成上成为较大问题。本发明人为对其进行改善，提出了以下方案在蚀刻面一侧的铜箔上形成蚀刻速度比铜慢的金属或合金层的铜箔(参照专利文献1)。作为这种情况下的金属或合金是镍、 钴及它们的合金。在设计电路时，从抗蚀剂涂布侧、即铜箔表面渗透蚀刻液，因此如果在抗蚀剂正下方存在蚀刻速度慢的金属或合金层，则可抑制其附近的铜箔部分的蚀刻，其他铜箔部分的蚀刻照常进行，因此“”减少，产生可形成较平均的宽度的电路的效果。其结果是，对现有技术而言取得较大进步。而在进一步进行改良的阶段，出现了若干问题。包括在形成电路后，需要去除树脂，并需要通过软蚀刻去除为防止“滴流”而形成的蚀刻速度慢的金属或合金层；进而在将带有上述蚀刻速度慢的金属或合金层(镍或镍合金层)的铜箔作为覆铜层压板形成电子电路的工序中，由镍或镍合金构成的蚀刻速度慢的层残留的问题。即，当为了防止“滴流”而形成的蚀刻速度慢的金属或合金层残留时，尤其是当电路(空间)之间狭小时，可能出现电路短路(short)，迁移特性退化等问题。尤其是，在形成铜的电路之间的宽度为铜的厚度的2倍以下的宽度的电路时，即使在发明人提案的发明的优选范围内，也会产生问题。为了尽量缩短去除蚀刻的时间并去除干净，需要尽力使镍或镍合金层的厚度变薄，并且后一情况下由于等产生图形蚀刻中的短路、迁移特性的退化等问题，因此要求进一步进行改良，或置换为其他材料。
发明内容
本发明的课题是，获得一种使用压延铜箔或电解铜箔的电子电路的形成方法，在通过蚀刻覆铜层压板的铜箔进行电路形成时，防止蚀刻造成的滴流，可形成目标的电路宽度的平均的电路，使镍层厚度适度，通过软蚀刻易于去除它们，不会有处理残留，并且可提高图形蚀刻中的蚀刻性，可防止短路、电路宽度发生不良。本发明人发现以下若干问题可同时解决在压延铜箔或电解铜箔的蚀刻面上形成镍层，调节铜箔厚度方向的蚀刻速度，可形成没有滴流的电路宽度平均的电路，进一步通过使铜表面的被覆层为适度的薄度，可通过软蚀刻容易去除。本发明人基于这一见解，提出了以下方案。1.提供一种电子电路的形成方法，通过对覆铜层压板进行蚀刻形成电子电路，其特征在于，在由压延铜箔或电解铜箔构成的铜层的蚀刻面一侧形成镍或镍合金的蚀刻速度慢的层之后，将上述铜层的非蚀刻侧的面粘贴到树脂基板上，形成覆铜层压板，接着在形成铜层及镍或镍合金层的基础上附加电路形成用的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的上述铜层及镍或镍合金层的不必要部分，接着进行抗蚀去除，进一步通过软蚀刻去除残留的镍层，形成铜的电路间的空间具有铜的厚度的2倍以上的宽度的电路。2.并且，提供一种上述1所述的电子电路的形成方法，其特征在于，形成以下电路铜电路间的宽度相对于铜的厚度的比，在9μπι以上时为2倍以下，在小于9μπι时为3. 5 倍以下，且蚀刻因子是2.0以上。
3.并且，本发明提供一种根据上述1或2所述的电子电路的形成方法，其特征在于，作为蚀刻率比上述铜低的合金的镍合金层中的镍比率超过50wt%。4.并且，本发明提供一种根据上述1 3的任意一项所述的电子电路的形成方法， 其特征在于，上述镍量为100 μ g/dm2 3000 μ g/dm2。5.并且，本发明提供一种根据上述1 4的任意一项所述的电子电路的形成方法， 其特征在于，在上述镍或镍合金层上进一步形成铬层或铬酸盐及/或硅烷处理层。6.并且，本发明提供一种根据上述3 5的任意一项所述的电子电路的形成方法， 其特征在于，在形成上述硅烷处理层时，以硅单体换算为20 μ g/dm2以下。本发明具有以下效果对覆铜层压板的铜箔通过蚀刻进行电路形成时，可形成目标的电路宽度平均的电路。并且，可防止蚀刻造成的滴流，进而使铜表面上的被覆层为适度的薄度，从而可通过软蚀刻容易地去除，进一步可防止蚀刻后被覆层的残留。这样一来，可提供一种提高图形蚀刻中的蚀刻性、可防止短路、电路宽度发生不良的良好的电子电路的形成方法。
图1是蚀刻因子(EF)的计算方法的概要说明图。
具体实施例方式本发明的电子电路的形成方法是在由压延铜箔或电解铜箔构成的覆铜层压板上， 通过蚀刻形成电子电路的方法。为实现本发明的目的，在压延铜箔或电解铜箔的蚀刻面一侧，形成蚀刻率低于铜的镍或镍合金层后，将该压延铜箔或电解铜箔粘贴到树脂基板上，形成覆铜层压板。接着在铜箔上附加用于形成电路的抗蚀图案，进一步使用蚀刻液去除附加了上述抗蚀图案的部分以外的覆铜层压板上的铜箔。通过该抗蚀图案的形成来去除不需要的铜箔是一般使用的方法。在本发明中，铜箔上的镍或镍合金层通过上述蚀刻液与铜箔部分同时去除不必要的部分。此时，如下所述，镍或镍合金层具有不产生铜电路的滴流的效果。之后进行抗蚀剂去除，进一步将残留在抗蚀部的镍或镍合金层通过软蚀刻去除。 这样一来，铜的电路间的空间具有铜的厚度的2倍以下、乃至1. 5倍以下的宽度，且可高精度形成蚀刻因子也为2. 0以上的电路。但当空间过于狭小时，从电路制作精度的角度出发，可能产生短路。因此，为了稳定制造电路，关于铜电路间的宽度相对于铜的厚度的比，优选铜的厚度为5μπι以下时超过 1.0，在超过54 111时超过0.5。在电解铜箔的情况下，也同样适用于粗糙面(Μ面)或光泽面(S面)，但被蚀刻的面通常使用光泽面一侧。压延铜箔中也存在高纯度铜箔或提高了强度的合金铜箔，但本发明包含所有这些铜箔。抑制蚀刻的镍或镍合金层位于靠近铜箔上的抗蚀部分的位置，抗蚀侧的铜箔的蚀刻速度被该镍或镍合金层抑制，相反，随着远离镍或镍合金层，铜的蚀刻以通常的速度进行。这样一来，从铜电路的侧面的抗蚀侧向着树脂基板侧，大致垂直地进行蚀刻，形成矩形的铜箔电路。镍或镍合金层主要抑制滴流的发生，形成目标的电路宽度平均的电路。覆铜层压板在形成电子电路的树脂粘贴等工序中，需要进行高温处理，这种情况下，镍或镍合金层被氧化，易发生抗蚀剂的涂布性(平均性、密着性)不良，并且当蚀刻时， 加热时形成的界面氧化物易导致蚀刻不均，成为导致短路或电路宽度不均的原因。这种情况下，优选将镍或镍合金层形成得较厚。但作为覆铜层压板，当未受到较大的加热影响时， 可使镍或镍合金层较薄。因此，通过使镍或镍合金层形成得较厚，可防止热氧化造成的影响，但形成得较厚本身不一定就好。这是指，当电路形成后，需要通过软蚀刻进行去除，因此该去除工序耗费时间。在微细电路的形成中，需要使用蚀刻速度快的氯化铁水溶液形成的蚀刻液。这是因为，因电路的微细化，存在蚀刻速度下降的问题。氯化铁水溶液形成的蚀刻液是有效防止这一问题的手段。这样一来，可高精度地形成铜的电路间的空间具有铜的厚度的2倍以下、乃至1. 5 倍以下的宽度的电路。在上述镍或镍合金层上，可进一步形成铬层或铬酸盐及/或硅烷处理层。这种情况下，可能产生蚀刻速度相对于图形蚀刻液不同，但通过适当选择其量，同样可抑制镍或镍合金层表面的氧化，因此可形成稳定的电路宽度的图形。并且，上述镍或镍合金层中含有的镍量是100 μ g/dm2 3000 μ g/dm2，优选 2250μ g/dm2以下，进一步优选1500μ g/dm2以下。这是进行电路蚀刻时，抑制滴流的产生并形成平均的电路的蚀刻必要的量。当小于100 μ g/dm2时，没有该效果。优选200 μ g/dm2以上，进一步优选300 μ g/ dm2以上。并且，上限是3000 μ g/dm2。此外，当100 μ g/dm2以上时，也产生耐热(耐变色) 性，随着厚度变大，耐热(耐变色)性提高，因此可以说越多越好。此时，耐热(耐变色)性是指，能够抑制保存时的变色、焊锡安装时的热时变色、 CCL基板制造时的热导致的变色的功能。另一方面，当过厚时，在进行软蚀刻时，镍或镍合金层去除工序的负荷变大，根据情况不同，产生处理残留，可能出现迁移特性退化等问题，成为铜电路设计上的障碍。因此， 需要是上述范围。并且，在本发明的电子电路用的压延铜箔或电解铜箔中，当设置上述铬层或铬酸盐层时，铬量以金属铬换算为100 μ g/dm2以下。并且，当形成上述硅烷处理层时，以硅单体换算，优选是20 μ g/dm2以下。这是因为能够抑制蚀刻速度相对于图形蚀刻液不同。但是， 适度的量对于防止镍或镍合金层的热氧化有效。以下示出优选电镀条件的例子。(镀镍)Ni:10 40g/LpH :2. 5 3. 5温度常温 60°C电流密度 Dk :2 50A/dm2
时间1 4秒(镀镍一锌合金)Ni:10 40g/LZn :0. 5 7g/LH2SO4 2 20g/L温度常温 60°C电流密度 Dk 10 50A/dm2时间1 4秒(镀铬的条件)K2Cr2O7 (Na2Cr2O7 或 CrO3)Cr 40 300g/ 升H2SO4 0. 5 10. Og/ 升浴温40 60°C电流密度 Dk :0. 01 50A/dm2时间1 100秒阳极Pt_Ti板、不锈钢板、铅板等(铬酸盐处理的条件)K2Cr2O7 (Na2Cr2O7 或 CrO3) 2 IOg/ 升NaOH 或 KOH 10 50g/ 升ZnO 或 ZnSO4 · 7H20 :0. 05 IOg/ 升pH :2 13浴温20 80°C电流密度 Dk :0· 05 5A/dm2时间5 30秒阳极Pt_Ti板、不锈钢板等(硅烷处理的条件)从以下各种系列的硅烷中选择。浓度为 0. Olwt% 5wt%种类烯烃系硅烷、环氧系硅烷、丙烯系硅烷、氨基系硅烷、巯基系硅烷将溶解到乙醇的硅烷用水稀释到规定浓度，涂布到铜箔表面。(镍附着量的分析方法)为了分析镍处理面，用FR-4树脂冲压制作反面，并进行遮蔽。将该样本在浓度 30%的硝酸中溶解到表面处理覆膜溶解，将烧杯中的溶解液稀释为10倍，通过原子吸光分析进行镍的定量分析。(锌、铬附着量的分析方法)为了分析处理面，用FR-4树脂冲压制作反面，并进行遮蔽。将该样本在浓度10% 的盐酸中煮沸3分钟，使处理层溶解，将该溶液通过原子吸光分析进行锌、铬的定量分析。(考虑热影响)在覆铜层压板(CCL)的制造阶段，热作用于铜箔。通过该热能，铜箔表层设置的蚀刻改善处理层向铜层扩散。因此，当初期待的蚀刻改善效果降低，蚀刻因子有减少倾向。因此，为获得和未扩散的状态同等的效果，需要考虑CCL制造时作用于铜箔的热量，使改善处理层的附着量增加1. 1 2倍左右。(蚀刻因子的测定条件)蚀刻因子是指，被尾部扩散地蚀刻时(产生滴流时)，假设电路被垂直蚀刻时的、 从铜箔上表面划的垂线与树脂基板的交点为P点，滴流距该P点的长度的距离为a时，该a 和铜箔的厚度b的比b a，该数值越大，倾斜角越大，不残留蚀刻残渣，滴流变小。蚀刻因子(EF)的计算方法概要如图1所示。如该图1所示，以EF = b/a计算。通过使用该蚀刻因子，可简单判断蚀刻性的好坏。(实施例)接着说明本发明的实施例及比较例。此外，本实施例终究只是一例，不限于该例。 即，在本发明的技术思想范围内，包括实施例以外的所有方式或变形。(实施例1)使用箔厚18 μ m的压延铜箔。在该压延铜箔上以上述镀镍条件如下述表1所示， 形成镍附着量为2500 μ g/dm2的镀镍层。之后粘合到树脂基板。接着，通过抗蚀涂布及曝光工序，印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。蚀刻条件、电路形成条件、电路宽度方向的处理残留、软蚀刻性(镍层的去除)如下。(蚀刻条件)氯化铁水溶液(37wt%，波美度40° )液温50°C喷雾压0.15MPa(电路形成条件)电路间距包括30 μ m间距、50 μ m间距两种，但根据铜箔的厚度变更。本实施例1 中，使用了 18 μ m厚的铜箔，因此是以下条件。(50 μ m间距电路的形成)抗蚀剂L/S = 33μπι/17μπι，完成的电路顶部(上部)宽度15μπι，蚀刻时间105
秒左右(电路宽度方向的处理残留)通过电子显微镜观察电路上表面，在电路宽度方向上产生2μπι以上时为差评 (X)，小于2μπι时为好评(〇)。(软蚀刻去除性)将硫酸一过氧化氢混合溶液(硫酸165g/L、过氧化氢水21g/L)以35°C浸泡/搅拌2分钟，对于是否被去除，实施外观观察。在上述条件下进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果如表1所示。这是10个电路的评价结果。如该表1所示，电路间的空间/ 箔厚比为1. 4。处理残留较少，评价为“〇”，软蚀刻性也良好(〇)。
(实施例2)在本实施例中，使用压延铜箔，对其进行镀铜。压延铜箔的厚度为9 μ m，镀铜的厚度为9 μ m，箔的总厚度为18 μ m。对该压延铜箔，以上述镀镍条件如下述表1所示，形成镍附着量为2000μ g/dm2的镀镍层。之后粘合到树脂基板。接着通过抗蚀涂布及曝光工序，印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。蚀刻条件及电路形成条件和实施例1相同，电路宽度方向的处理残留、软蚀刻性 (镍层的去除)也和实施例1一样实施。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为1.4。处理残留较少，评价为“〇”，软蚀刻性也良好(〇)。(实施例3)在本实施例中，使用对树脂基板(聚酰亚胺系树脂)镀铜的基板，镀铜的厚度为 18 μ m。对该镀铜基板，以上述镀镍条件如下述表1所示，形成镍附着量为1000 μ g/dm2的镀镍层。接着在其上通过抗蚀涂布及曝光工序，印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。除了电路形成条件外，蚀刻条件和实施例1相同，电路宽度方向的处理残留、软蚀刻性(镍层的去除)也和实施例1一样实施。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25 μ m/5 μ m，完成的电路顶部(上部)宽度10 μ m，蚀刻时间76秒左右。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为1.9。处理残留较少，评价为“〇”，软蚀刻性也良好(〇)。(实施例4)在本实施例中，使用电解铜箔。电解铜箔的厚度为5 μ m。对该电解铜箔的光泽面以上述镀镍条件如下述表1及表2所示，形成镍附着量为500 μ g/dm2的镀镍层。之后粘合到树脂基板。接着在其上通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。蚀刻条件及电路形成条件和实施例1相同，电路宽度方向的处理残留、软蚀刻性 (镍层的去除)也和实施例1一样实施。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为3. 4。处理残留较少，评价为“〇”，软蚀刻性也良好(〇)。
(实施例5)使用箔厚为18 μ m的电解铜箔。对该电解铜箔以上述镀镍一锌条件如下述表1所示，形成镍附着量为2500μ g/dm2、锌附着量为650μ g/dm2的镀镍一锌层。镍比为66wt%。 之后粘合到树脂基板。接着通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镀镍一锌层，最终形成仅有铜的电路。蚀刻条件及电路形成条件和实施例1相同，电路宽度方向的处理残留、软蚀刻性 (镀镍一锌层的去除)也和实施例1一样实施。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为1.4。处理残留较少，评价为“〇”，软蚀刻性也良好(〇)。(比较例1)使用箔厚18 μ m的压延铜箔。对该压延铜箔以上述镀镍条件如下述表1所示，形成7500 μ m/dm2的镀镍层。之后粘合到树脂基板。接着通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。蚀刻条件、电路形成条件、电路宽度方向的处理残留、软蚀刻性(镍层的去除)和实施例1 一样实施。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为1.4，但处理残留变多，评价为“ X ”，软蚀刻性也不佳(X)。可以认为这是由于镍层厚度过大。(比较例2)使用箔厚18 μ m的压延铜箔。对该压延铜箔以上述镀镍条件如下述表1所示，形成10000 μ m/dm2的镀镍层。之后粘合到树脂基板。接着通过抗蚀涂布及曝光工序印刷10 个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。除了电路形成条件外，蚀刻条件、电路宽度方向的处理残留、软蚀刻性(镍层的去除)和实施例1 一样实施。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25μπι/5μπι，完成的电路顶部(上部)宽度10 μ m，蚀刻时间76秒左右。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为1.6，但处理残留变多，评价为“ X ”，软蚀刻性也不佳(X)。可以认为这是由于镍层厚度过大。(比较例3)使用箔厚5μπι的电解铜箔。对该电解铜箔的光泽面以上述镀镍条件如下述表1及表2所示，形成5000 μ m/dm2的镀镍层。之后粘合到树脂基板。接着通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理。通过蚀刻形成电路后，去除抗蚀剂，进一步通过软蚀刻去除镍，最终形成仅有铜的电路。除了电路形成条件外，蚀刻条件、电路宽度方向的处理残留、软蚀刻性(镍层的去除)和实施例1 一样实施。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25μπι/5μπι，完成的电路顶部(上部)宽度10 μ m，蚀刻时间48秒左右。以上述条件进行蚀刻，形成电路，进一步去除树脂后，进行软蚀刻。其结果同样如表1所示。这是10个电路的评价结果。如表1所示，电路间的空间 /箔厚比为3. 5，但处理残留变多，评价为“ X ”，软蚀刻性也不佳(X)。可以认为这是由于镍层厚度过大。(比较例4)使用箔厚18 μ m的压延铜箔。将该压延铜箔粘合到树脂基板。接着通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理，形成电路。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25μπι/5μπι，完成的电路顶部(上部) 宽度10 μ m,蚀刻时间48秒左右。进行蚀刻并形成了电路，但电路短路，并且电路间的空间/箔厚比无法计算。其结果如表1所示。由此可知，当不存在镍层时，难以形成铜电路。(比较例5)使用箔厚5μπι的电解铜箔。将该电解铜箔的粗糙面粘合到树脂基板。接着对电解铜箔的光泽面通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理，形成电路。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25 μ m/5 μ m，完成的电路顶部(上部)宽度 ο μ m，蚀刻时间48秒左右。进行蚀刻并形成了电路，但EF的50 μ m间距为1. 4，被末尾扩散地蚀刻，不是优选状态。电路间的空间/箔厚比是2. 6。其结果如表1所示。由此可知，当不存在镍层时，即使铜的厚度较薄，电路切断不佳，难以形成电路。(比较例6)使用箔厚9μπι的压延铜箔。将该压延铜箔粘合到树脂基板。接着对压延铜箔的表面通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理，形成电路。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25 μ m/5 μ m，完成的电路顶部(上部)宽度 ο μ m，蚀刻时间48秒左右。进行蚀刻并形成了电路，但EF的50μπι间距为1. 3，被末尾扩散地蚀刻，不是优选状态。电路间的空间/箔厚比是0.7。其结果如表1所示。由此可知，当不存在镍层时，即使铜的厚度较薄，电路切断不佳，难以形成电路。(比较例7)使用箔厚18 μ m的压延铜箔。对该压延铜箔以上述条件形成镀镍层。将该铜箔侧粘合到树脂基板。接着对压延铜箔的镀镍侧的表面通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除铜箔的不需要部分的蚀刻处理，形成电路。关于电路形成条件，是30 μ m 间距电路，抗蚀剂L/S = 25μπι/5μπι，完成的电路顶部(上部)宽度10 μ m，蚀刻时间48
秒左右。进行蚀刻并形成了电路，但EF的30μπι间距为1. 2，被末尾扩散地蚀刻，不是优选状态。电路间的空间/箔厚比是0.4。其结果如表1所示。由此可知，即使存在镍层，但Ni 量较少时，电路切断不佳，难以形成电路。(比较例8)使用箔厚5μπι的电解铜箔。对该电解铜箔的光泽面以上述条件形成镀镍锌合金层。镀镍锌合金层的Ni比为30wt%。将该铜箔层粘合到树脂基板。接着对压延铜箔的镀镍锌合金侧的表面通过抗蚀涂布及曝光工序印刷10个电路，进一步实施去除镍镍锌合金铜箔的不需要部分的蚀刻处理，形成电路。关于电路形成条件，是30 μ m间距电路，抗蚀剂L/S = 25 μ m/5 μ m，完成的电路顶部(上部)宽度10 μ m，蚀刻时间48秒左右。进行蚀刻并形成了电路，但EF的30 μ m间距为1. 4，被末尾扩散地蚀刻，不是优选状态。电路间的空间/箔厚比是M。其结果如表1所示。由此可知，即使存在镍层但Ni比较小时，电路切断不佳，难以形成电路。从表1可知，在形成比铜箔的蚀刻面一侧形成的铜的蚀刻率低的镍时，无论是压延铜箔还是电解铜箔，处理残留均没有或较少，基本形成为矩形的铜箔电路，可获得极良好的蚀刻电路。与之相对，不符合本发明条件时，滴流较大，形成梯形的铜箔电路，蚀刻不良。并且，本发明的软蚀刻性也良好，未发现蚀刻残渣。在实施例中，说明了形成镍层、镍一锌层的情况，但已经确认，含有镍的其他合金层也可获得同样的效果。但和镀合金相比，单独的镀镍层易于管理镀液及电镀条件。表权利要求
1.一种电子电路的形成方法，通过对覆铜层压板进行蚀刻形成电子电路，其特征在于， 在由压延铜箔或电解铜箔构成的铜层的蚀刻面一侧形成镍或镍合金的蚀刻速度慢的层之后，将上述铜层的非蚀刻侧的面粘贴到树脂基板上，形成覆铜层压板，接着在形成铜层及镍或镍合金层的基础上附加电路形成用的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的上述铜层及镍或镍合金层的不必要部分，接着进行抗蚀去除，进一步通过软蚀刻去除残留的镍层，形成电路。
2.根据权利要求1所述的电子电路的形成方法，其特征在于，形成以下电路铜电路间的宽度相对于铜的厚度的比，在9 μ m以上时为2倍以下，在小于9 μ m时为3. 5倍以下，且蚀刻因子也是2.0以上。
3.根据权利要求1或2所述的电子电路的形成方法，其特征在于，作为蚀刻率比上述铜低的合金的镍合金层中的镍比率超过50wt%。
4.根据权利要求1 3的任意一项所述的电子电路的形成方法，其特征在于，上述镍量为 100 μ g/dm2 3000 μ g/dm2。
5.根据权利要求1 4的任意一项所述的电子电路的形成方法，其特征在于，在上述镍或镍合金层上进一步形成铬层或铬酸盐及/或硅烷处理层。
6.根据权利要求5所述的电子电路的形成方法，其特征在于，在形成上述铬层或铬酸盐层时，铬量以金属铬换算为100 μ g/dm2以下。
7.根据权利要求5或6所述的电子电路的形成方法，其特征在于，在形成上述硅烷处理层时，以硅单体换算为20 μ g/dm2以下。
全文摘要
一种电子电路的形成方法，在压延铜箔或电解铜箔的蚀刻面一侧形成镍或镍合金层后，在该树脂基板上粘贴该压延铜箔或电解铜箔，形成覆铜层压板，接着附加用于在铜箔上形成电路的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的铜箔、镍或镍合金层的不必要的部分，并进行抗蚀去除，进一步通过软蚀刻去除残留的镍或镍合金层，形成铜的电路间的空间具有铜的厚度的2倍以上的宽度的电路，其课题在于，形成电路宽度平均的电路，提高图案抗蚀的抗蚀性，防止短路、电路宽度不良的发生。
文档编号C25D7/06GK102265712SQ200980152968
公开日2011年11月30日 申请日期2009年12月22日 优先权日2008年12月26日
发明者山西敬亮, 神永贤吾, 福地亮 申请人:吉坤日矿日石金属株式会社