专利名称：图案制造方法
技术领域：
本发明涉及一种由形成在基板上的层制造具有预定形状的图案的方 法，更详细地涉及一种制造具有诸如用于磁头的读取头中的磁阻效应元 件的形状的预定形状的图案的方法。
背景技术：
如图2A所示，在形成磁阻效应元件的工艺期间，在工件5的表面上 形成了将成为读取元件的元件层10之后，在元件层10的表面上形成光 刻胶图案6，在该光刻胶图案6的侧面上形成有悬突部6a。在通过离子 铣削(ion milling)将元件层10构图为预定图案(宽度)以形成读取端 子10a时，将光刻胶图案6用作掩模。
悬突部6a设置在光刻胶图案6的侧面上，用于限制离子铣削期间离 子照射的区域以使读取端子10a的侧面形成为要求的倾斜面(参见图 2B)，并使得在剥离工艺期间容易地将附着于光刻胶图案6的表面的任何 外物与光刻胶图案6—起去除。
如图2A和2B所示，形成带悬突部6a的光刻胶图案6的一种已知 方法是形成具有不同刻蚀速率的两层光刻胶材料，并且在对该光刻胶进 行曝光和显影时利用刻蚀速率差来形成悬突部。即，如果下层上的光刻 胶材料的刻蚀速率高于(即，快于)上层上的光刻胶材料的刻蚀速率， 则当在将光刻胶曝光后对其进行刻蚀时，下层上的光刻胶材料将要比上 层上的光刻胶材料刻蚀得快，从而形成带悬突部6a的光刻胶图案6。
专利文献1
日本专利公报特开2003-92442号。
发明内容
然而，使用在湿法刻蚀光刻胶材料时通过利用刻蚀速率差来形成类
似于图2A和2B所示的光刻胶图案的方法，难以精确地控制图案。随着 记录介质的记录密度增大，并且随着读取端子10a逐渐变窄，该方法将 不再适用。例如，在用于对读取端子进行构图的光刻胶图案6中，图案 的主部仅约120nm宽，并且由于支撑这种主部的柱部极窄，所以存在如 下问题如果柱部被湿法刻蚀过度刻蚀了，则所形成的光刻胶图案6会 倒塌。
构想了本发明来解决上述问题，本发明的目的是提供一种图案制造 方法，该图案制造方法可在形成精确图案时，例如在以预定图案形成磁 头的读取端子时，高精度地形成掩模，并且即使在形成诸如读取端子的 极精细图案时也可形成适当图案。
为了实现所述目的，根据本发明的一种图案制造方法包括如下步骤:
在基板上形成要构图的层；在所述要构图的层上形成第一掩模层；在所 述第一掩模层上形成第二掩模层，该第二掩模层在千法刻蚀工艺期间具 有比所述第一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影， 以将所述第二掩模层形成为预定形状；以及，通过干法刻蚀去除所述第 一掩模层的从所述第二掩模层露出的露出部分，并且从所述第一掩模层 的侧面干法刻蚀所述第一掩模层的位于所述第二掩模层下面的部分，以 在所述第一掩模层中形成比所述第二掩模层窄的柱部，从而形成带悬突 部的掩模。
另外，通过以树脂形成所述第一掩模层，并以包括硅在内的光刻胶 材料形成所述第二掩模层，可以获得所述第一掩模层与所述第二掩模层 之间的明显刻蚀速率差，并可以可靠地形成带悬突部的掩模。
另外，通过形成保护层作为要构图的层的最上层，可以抑制在干法 刻蚀工艺期间对柱部的进一步刻蚀，从而便于在干法刻蚀工艺期间的操 作，并可以形成无形状波动的掩模，所述保护层是由抑制在干法刻蚀工 艺期间对所述第一掩模层制成的所述柱部进行刻蚀的材料构成。
根据本发明的另一种图案制造方法包括如下步骤在基板上形成要 构图的层，该要构图的层的表面是由钌制成；在所述要构图的层上形成
第一掩模层；在所述第一掩模层上形成第二掩模层，该第二掩模层具有
比所述第一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影，
以将所述第二掩模层形成为预定形状；以及，通过刻蚀去除所述第一掩
模层的从所述第二掩模层露出的露出部分，并且从所述第一掩模层的侧 面刻蚀所述第一掩模层的位于所述第二掩模层下面的部分，以在所述第 一掩模层中形成比所述第二掩模层窄的柱部，从而形成带悬突部的掩模。 利用根据本发明的图案制造方法，与常规湿法刻蚀相比，通过提供 在干法刻蚀工艺期间刻蚀速率不同的第一掩模层和第二掩模层，并利用 干法刻蚀形成掩模，可以更高精度地形成掩模，用以抑制掩模的形状波 动且高精度地形成图案，并用以提高产品的成品率。
本发明的以上及其他目的和优点在本领域技术人员阅读并理解参照 附图的以下详细描述时将变得明了。
在附图中
图1A至1E是用于说明按照根据本发明的图案制造方法的磁阻效应 元件的制造步骤的图；以及
图2A和2B是用于说明通过在元件层上形成光刻胶图案来形成读取 端子的方法的图。 '
具体实施例方式
下面将参照附图来详细描述本发明的优选实施例。 作为根据本发明的图案制造方法的实施例，图1A至1E示出了在制
造磁阻效应元件期间的如下工艺在工件的表面上形成元件层IO作为要
构图的层，然后形成光刻胶图案作为用于通过离子铣削对元件层10进行
构图的掩模。
图1A示出了如下状态已经形成了元件层IO，并在元件层10的表 面上已经形成了由树脂制成的抗反射覆层12作为第一掩模层。注意，通 过层叠用以构造读取端子的磁性膜、绝缘膜等来形成元件层10。元件层
10的多层结构将随元件层10是用于GMR (巨磁阻)元件还是TMR (隧 道磁阻)元件等而不同。尽管本发明并不依赖于元件层10的结构，但是 元件层10的表面上形成的保护层11的材料在光刻胶掩模的适当图案的 形成中起到了重要作用。
覆盖保护层11的表面的抗反射覆层12用来在对抗反射覆层12上形 成的光刻胶材料进行曝光操作时阻止反射，并是釆用针对干法刻蚀具有 比光刻胶材料更快(更高)的刻蚀速率的材料而形成。通过利用抗反射 树脂材料涂覆基板的表面来形成抗反射覆层12。在本实施例中，抗反射 覆层12的厚度为60到70nm。
图1B示出了如下状态抗反射覆层12的表面已涂覆有光刻胶材料 以形成光刻胶层14作为第二掩模层。光刻胶层14的厚度约为300 nm。
在本实施例中，采用包括硅在内的光刻胶材料来防止光刻胶受到作 为稍后执行的工艺的干法刻蚀的腐蚀。通过将对光刻胶层进行干法刻蚀 期间的刻蚀速率设置为较低速率，并将对光刻胶层14下面的抗反射覆层 12进行干法刻蚀期间的刻蚀速率设置为比光刻胶层14高的速率，可以形 成覆盖保护层11的由在干法刻蚀期间具有不同刻蚀速率的两个层构成的 掩模层。
接下来，对光刻胶层14执行曝光和显影操作以在工件表面上形成光 刻胶图案14a (参见图1C)。这里，在一个工件上制造大量的磁头(读取 端子)。在曝光和显影操作期间，根据工件上各个元件的位置来形成光刻 胶图案14a。图1C示出了如下状态在工件上的一个元件形成位置处形 成截面为矩形的光刻胶图案14a。由于抗反射覆层12不受对光刻胶层14 执行的曝光和显影操作的腐蚀，因此抗反射覆层12保留在保护层11的 表面上。
图1D示出了如下状态在本实施例的特征工艺中，已通过干法刻蚀对抗反射覆层12进行了刻蚀，从而形成由光刻胶图案14a下面的抗反射 覆层12构成的柱部12a，由此形成光刻胶掩模20。
干法刻蚀去除了抗反射覆层12的未由光刻胶图案14a覆盖的露出部 分，并还从抗反射覆层12的侧面刻蚀了位于光刻胶图案14a下面的抗反 射覆层12，从而将抗反射覆层12构形为比光刻胶图案14a的图案宽度窄 的柱部。由此，在光刻胶图案14a的侧面上形成悬突部14b。
通过控制利用干法刻蚀对抗反射覆层12进行刻蚀的刻蚀时间来形 成在光刻胶图案14a的侧面上形成的悬突部14b。如果增加刻蚀时间，则 抗反射覆层12的柱部12a变'窄且悬突部14b悬突出更大距离，而如果刻 蚀时间减少，则柱部12a变厚且悬突部14b悬突出更短距离。
在本实施例中，利用02等离子体工艺来对抗反射覆层12进行刻蚀。 这种干法刻蚀是各向同性的，由此对位于光刻胶图案14a下面的抗反射 覆层12的刻蚀是从抗反射覆层12的侧面进行的，而光刻胶图案14a几 乎不被刻蚀。
根据该通过利用干法刻蚀对抗反射覆层12进行刻蚀来形成光刻胶 掩模20的方法，通过控制刻蚀时间，可以控制光刻胶掩模20的悬突部 14b的形状。注意，在本实施例中，干法刻蚀的刻蚀时间约为200秒。
在该千法刻蚀工艺中，刻蚀抗反射覆层12，并且随着对抗反射覆层 12的露出部分进行刻蚀，还刻蚀了抗反射覆层12下面的保护层11。保 护层11通过干法刻蚀而飞散，并淀积在已被刻蚀成柱形的抗反射覆层12 的柱部12a上以及光刻胶图案14a的外表面上。本发明人发现，当保护 层11是由在02等离子体工艺中难以刻蚀的材料构成时，保护层11淀积 在抗反射覆层12的柱部12a的外表面上，从而抑制了对柱部12a的进一 步刻蚀。
艮口，在通过干法刻蚀刻蚀并去除了抗反射覆层12之后， 一旦开始对 保护层11的刻蚀，就可将保护层11的材料淀积在光刻胶图案14a下面的 已被刻蚀为柱形的抗反射覆层12的外表面上，用以抑制对柱部12a的进 一步刻蚀。
因此，当保护层ll的材料用以抑制对柱部12a的刻蚀时，即使干法 刻蚀的处理时间增长一定量，在所形成的光刻胶掩模20的形状中也不会 有较大波动。
通过利用干法刻蚀产生的飞散(即升华)的保护层11抑制对由抗反 射覆层12构成的柱部12a的刻蚀的效果，可以较大误差裕度来执行由干
法刻蚀进行的处理，这使得处理更加容易。
艮P，即使干法刻蚀的处理时间增长一定量，也可以避免由于柱部12a 太窄导致光刻胶掩模20倒塌的问题。还可以在无需特别精确地控制干法 刻蚀装置的处理时间的情况下，形成预定形状的光刻胶掩模20。因此， 具有如下优点，即，即使干法刻蚀装置的刻蚀速率有波动，光刻胶掩模 20的形状也不会对这种波动敏感，这使得容易控制干法刻蚀装置。
作为保护元件层10的保护层11，釆用诸如钽或钌的材料。根据实验 发现当釆用钽作为保护层11时，在抑制对抗反射覆层12的刻蚀方面 不会有显著效果。然而，当采用钌作为保护层11时，在抑制对抗反射覆 层12的刻蚀方面有充分的效果，这可以形成具有期望形状的光刻胶掩模 20，从而消除光刻胶掩模20倒塌的问题。
按照这种方式，当执行干法刻蚀工艺时，通过利用保护层ll抑制对 抗反射覆层12的刻蚀的效果，可以提高读取端子的制造效率，并极大地 提高成品率。
即使当将读取端子制造得更精细，且光刻胶掩模要求更高形成精度
时，根据本实施例的制造方法也可以无波动地形成光刻胶掩模，并可被
有效地加以采用。
图1E示出了如下状态通过利用由上述方法形成的光刻胶掩模20
来对元件层IO进行离子铣削，形成了读取端子10a。这里，光刻胶掩模 20用作离子照射方向的遮蔽，使得将方形图案10a的侧面形成为斜面。 利用光刻胶掩模20，以预定精度形成了悬突部14b和柱部12a，使得在 剥离工艺期间，可靠地将附着于光刻胶掩模20上的飞散材料与光刻胶掩 模20—起去除，从而形成了具有预定形状的读取端子10a。
权利要求
1、一种图案制造方法，该图案制造方法包括如下步骤在基板上形成要构图的层；在所述要构图的层上形成第一掩模层；在所述第一掩模层上形成第二掩模层，该第二掩模层在干法刻蚀工艺期间具有比所述第一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影，以将所述第二掩模层形成为预定形状；以及通过干法刻蚀去除所述第一掩模层的从所述第二掩模层露出的露出部分，并且从所述第一掩模层的侧面干法刻蚀所述第一掩模层的位于所述第二掩模层下面的部分，以在所述第一掩模层中形成比所述第二掩模层窄的柱部，从而形成带悬突部的掩模。
2、 根据权利要求l所述的图案制造方法，其中，所述第一掩模层是 由树脂制成的，并且所述第二掩模层是由包括硅在内的光刻胶材料制成 的。
3、 根据权利要求l所述的图案制造方法，其中，形成保护层作为所 述要构图的层的最上层，所述保护层是由在干法刻蚀工艺期间抑制对所 述第一掩模层构成的所述柱部进行刻蚀的材料构成的。
4、 根据权利要求3所述的图案制造方法，其中，所述保护层是由钌 制成的。
5、 一种图案制造方法，该图案制造方法包括如下步骤-在基板上形成要构图的层，所述要构图的层的表面是由钌制成的； 在所述要构图的层上形成第一掩模层；在所述第一掩模层上形成第二掩模层，该第二掩模层具有比所述第 一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影，以将所述第二掩模层形成为预 定形状；以及，通过刻蚀去除所述第一掩模层的从所述第二掩模层露出的露出部 分，并且从所述第一掩模层的侧面刻蚀所述第一掩模层的位于所述第二 掩模层下面的部分，以在所述第一掩模层中形成比所述第二掩模层窄的 柱部，从而形成带悬突部的掩模。
6、 一种磁阻效应元件的制造方法，该磁阻效应元件的制造方法包括如下步骤形成磁阻效应膜；在所述磁阻效应膜上形成第一掩模层；在所述第一掩模层上形成第二掩模层，该第二掩模层在千法刻蚀工 艺期间具有比所述第一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影，以将所述第二掩模层形成为预 定形状；以及，通过干法刻蚀去除所述第一掩模层的从所述第二掩模层露出的露出 部分，并且从所述第一掩模层的侧面干法刻蚀所述第一掩模层的位于所 述第二掩模层下面的部分，以在所述第一掩模层中形成比所述第二掩模 层窄的柱部，从而形成带悬突部的掩模。
7、 一种磁阻效应元件的制造方法，该磁阻效应元件的制造方法包括 如下步骤形成磁阻效应膜，该磁阻效应膜的表面是由钌制成的； 在所述磁阻效应膜上形成第一掩模层；在所述第一掩模层上形成第二掩模层，该第二掩模层具有比所述第 一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影，以将所述第二掩模层形成为预 定形状；以及通过刻蚀去除所述第一掩模层的从所述第二掩模层露出的露出部 分，并且从所述第一掩模层的侧面刻蚀所述第一掩模层的位于所述第二 掩模层下面的部分，以在所述第一掩模层中形成比所述第二掩模层窄的 柱部，从而形成带悬突部的掩模。
全文摘要
本发明提供了一种图案制造方法。该图案制造方法可高精度地控制将读取端子形成为预定图案的光刻胶掩模的形状，使得提高了读取端子的形成精度，并提高了磁头的成品率。该图案制造方法包括如下步骤在基板上形成要构图的层；在所述要构图的层上形成第一掩模层；在所述第一掩模层上形成第二掩模层，该第二掩模层在干法刻蚀工艺期间具有比所述第一掩模层低的刻蚀速率；对所述第二掩模层进行曝光和显影，以将所述第二掩模层形成为预定形状；以及，通过干法刻蚀去除所述第一掩模层的从所述第二掩模层露出的露出部分，并且从所述第一掩模层的侧面干法刻蚀所述第一掩模层的位于所述第二掩模层下面的部分，以在所述第一掩模层中形成比所述第二掩模层窄的柱部，从而形成带悬突部的掩模。
文档编号G01R33/09GK101101956SQ20061014678
公开日2008年1月9日 申请日期2006年11月24日 优先权日2006年7月3日
发明者小岛隆 申请人:富士通株式会社